Вы находитесь на странице: 1из 15

INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 1

INSTITUTO TECNOLGICO DE LZARO


CRDENAS.
CARRERA: INGENIERA ELECTRNICA.
MATERIA: CONTROLADORES LGICOS PROGRAMABLES.
UNIDAD: 2.
TRABAJO: 2.1
EQUIPO: CUATRO.
TRABAJO DE INVESTIGACIN.


No. Control.
INTEGRANTES: CAMACHO PEREZ NEFTALI 11560433.
DOMINGUEZ ESTRADA ROBERTO 11560014.
ESTRADA MARTINEZ ALFREDO NICANOR 11560012.
VALENTE ZARATE GERARDO ALDOIR 115060135.
VAZQUEZ BAZQUEZ BRANDOM SAMIR 115600153.
VILLAFUERTE GARCIA HERNAN 10120135.

PROFESOR: JULIO CESAR GALLO SNCHEZ.

Cd. Y Pto. Lzaro Crdenas Michoacn a 25 de agosto del 2014.
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 2


INDICE

2.1 ESTRUCTURA EXTERNA DE UN PLC. ............................................................................................... 3
2.2.- COMPONENTES ESENCIALES DEL CONTROLADOR LGICO
PROGRAMABLE..6
2.3.- MODO DE FUNCIONAMIENTO ....................................................................................................... 12



















INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 3

2.1 ESTRUCTURA EXTERNA DE UN PLC.

El PLC es una unidad electrnica que reemplaza a los dispositivos auxiliares de
automatizacin y control desempeando l mismo toda la lgica de automatizacin.
Est compuesto por:
Entradas y Salidas Digitales
Fuentes de Poder.
Carcasa.
Control de Operario.
Interfaz de Programacin.
Mdulos de Expansin.

FIGURA 2.1 ESTRUCTURA EXTERNA DE UN PLC
Entradas y Salidas Digitales
Los PLC estn provistos de entradas y salidas digitales que les permite conectarse a las
diversas seales y actuadores de una aplicacin especfica. A las entradas se conectan
diversos tipos de interruptores los cuales sern activados por el operario o directamente por
la mquina, del tipo fin de carrera. De igual manera, se admite la conexin de sensores.
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 4

Cuando se conecta un interruptor o sensor a una entrada, simplemente se est permitiendo
que la tensin elctrica del punto comn se presente en la entrada cuando el interruptor est
cerrado y que se ausente si el interruptor est abierto.
A las salidas es usual acoplar lmparas, bobinas de contactores, de relevos, de electro
vlvulas, entre otros. El PLC activa una salida al colocar un voltaje al elemento colocado en
el circuito. Como se aprecia en la grfica, el circuito de salida tambin incluye un punto
comn.
Fuente de Poder
Suele ser de 24 voltios, suministra los voltajes y corrientes necesarios para alimentar tanto al
PLC como a sus circuitos auxiliares. Carcasa: permite la instalacin del PLC en racks o rieles,
cada fabricante utiliza su propio mtodo de instalacin y por lo tanto no siempre es posible
intercambiar mdulos de PLC de distintas marcas.

FIGURA 2.2 RACK DE UN PLC.
Controles de Operario
Estn dispuestos en la cartula del PLC, permiten al operario parar o continuar la ejecucin
del programa. A ste conjunto se suman las indicaciones luminosas.

INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 5

Interfaz de Programacin
La interfaz de comunicacin permite la transferencia del programa desde un programador de
mano especfico para el PLC o computador personal provisto del software adecuado.

Mdulos de Expansin
Los mdulos de expansin permiten ampliar el nmero de entradas y salidas que posee el
PLC, cuando la capacidad de ste no cumple con los requerimientos de una aplicacin de
automatizacin.
Algunas de las caractersticas tcnicas de los mdulos de expansin son:
Entradas y salidas digitales. Entradas y salidas anlogas tipo 4 a 20 miliamperios. Entradas
y salidas anlogas tipo 0-10 voltios. Expansin de memoria. Conexin a redes de datos
industriales (buses de campo).

FIGURA 2.3 MODULO DE EXPANSION
Cuando el PLC se encuentra conformando un conjunto con los mdulos de expansin recibe
el nombre de Unidad Principal.



INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 6

2.2.- COMPONENTES ESENCIALES DEL CONTROLADOR LGICO
PROGRAMABLE.

2.2.1.- Procesador (Arquitectura, componentes, funciones principales).

Cada controlador lgico programable, contiene al menos un procesador central. Hay quienes
afirman que es el elemento ms importante del PLC. Lo que es indiscutible, es que el
procesador central o cpu, constituye el cerebro del sistema. Los componentes principales del
cpu son:
Procesador
Memoria
Fuente de poder

La figura 1.1, muestra el diagrama simplificado a bloques de un cpu. An cuando la figura
1.1, muestra la fuente de poder como parte del cpu, en realidad se trata de un dispositivo
separado contenida en su propio encapsulado. La fuente de poder se conecta directamente al
bastidor del sistema, de donde los otros elementos (cpu, tarjetas de e/s, tarjetas de red, etc),
se comunican y reciben potencia.

La figura 1.2, muestra la relacin funcional e interaccin entre los componentes principales
del sistema de PLC. En general, el procesador central ejecuta el programa de control
almacenado en memoria (RAM por lo general, que puede ser de tipo DRAM o SRAM), en
forma de diagrama de escalera, mientras que la fuente de poder suministra energa a todos
los componentes del sistema.
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 7


La principal funcin del procesador es comandar y gobernar las actividades del sistema
completo. Realiza est funcin mediante la interpretacin y ejecucin de una coleccin de
programas de sistema conocidos como ejecutivo (identificado como el sistema operativo
del procesador central). El ejecutivo, un grupo de programas supervisorios, se encuentra
almacenado de manera permanente en el procesador y es considerado como parte del
procesador en s mismo. Mediante la ejecucin del programa ejecutivo, el procesador puede
realizar las funciones de control, procesamiento, comunicacin, y otras funciones propias de
su encomienda.
El ejecutivo, realiza comunicacin entre el PLC y el usuario va un dispositivo de
programacin. As mismo, soporta otras comunicaciones con dispositivos perifricos.
El cpu del PLC puede contener ms de un procesador, al usar varios procesadores se dividen
las tareas de control y comunicacin, esto es conocido como multiprocesamiento. La figura
1.3, muestra una configuracin multiprocesador.

2.2.2.- Ciclo de Scan del procesador.
La funcin bsica del controlador programable es leer el estado de los dispositivos de campo
(entradas), y entonces ejecutar el programa de control, que de acuerdo con la lgica
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 8

programada, podr poner en on o en off los dispositivos de salida. El proceso de poner los
dispositivos de salida en condicin on o off, ocurre en dos pasos.
Este proceso de leer las entradas, ejecutar la lgica del programa de control, y actualizar el
estado de las salidas, es conocido como ciclo de scan.
La figura 1.4, muestra en forma grfica el ciclo de scan. El procesador genera una seal
interna que indica el final del ciclo de scan, tiene diferentes aplicaciones, es llamada end-of-
scan (EOS).


2.2.3.- Diagnsticos del cpu.
El procesador es responsable de la deteccin de fallas de comunicacin, as como otras fallas,
que pueden ocurrir durante la operacin del sistema. Debe alertar al operador o al sistema en
caso de una falla. Para hacer esto, el procesador realiza diagnsticos y deteccin de errores
durante la operacin, y enva informacin de estados a los indicadores que estn localizados
en la cartula frontal del CPU.
Los diagnsticos tpicos incluyen memoria, procesador, batera, y fuente de alimentacin.
Algunos procesadores poseen un juego de contactos de relevador que pueden activar para
sealizar una falla. El procesador tiene el control de los relevadores de falla y activa uno de
ellos cuando ocurre una o ms condiciones de falla.
Los contactos de relevador que usualmente se proporcionan como parte del procesador,
operan en la forma de un watchdog timer; esto es, el procesador enva un pulso al final de
cada ciclo de scan indicando que el sistema opera de forma correcta. Si ocurre una falla, el
procesador dejar de enviar el pulso, el tiempo del timer se agota, y el relevador se activa.
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 9

2.2.4.- Memoria.
En la figura 1.8, las dos reas principales en la organizacin de memoria del PLC, este arreglo
es conocido como mapa de memoria. La primera de estas secciones es la memoria de sistema
o memoria ejecutiva, la segunda en la memoria de aplicacin. Aunque las dos secciones
principales aparecen una despus de la otra, no necesariamente son adyacentes, ya sea
fsicamente o por direccin. El mapa de memoria muestra tanto lo que se almacena en la
memoria, as como la localidad que se ocupa en ella, de acuerdo a localizaciones definidas
llamadas direcciones de memoria. Es importante entender el mapa de memoria cuando se
est creando un programa de control para el PLC y se estn definiendo las tablas de datos.

En general, todos los PLCs deben tener localidades de memoria para cuatro reas bsicas,
que son las que siguen:
2.2.5.- Memoria de aplicacin y su interaccin con las entradas y salidas.
La memoria de aplicacin almacena las instrucciones programadas y cualquier otro dato que
el procesador usar para realizar sus funciones de control. La figura 1.9, muestra un mapa de
los elementos que son tpicos en esta rea. Cada controlador programable contiene un
mximo de memoria de aplicacin, la cual vara dependiendo del tamao del controlador.
Los datos, constantes y variables, son almacenados en la seccin de tablas de datos de la
memoria de aplicacin, mientras que las instrucciones y lgica de control son almacenadas
en la seccin de programa de usuario.

INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 10

Seccin tabla de datos. La seccin de tabla de datos de la memoria del PLC, est compuesta
de varias reas, estas son:
Tabla de entradas
Tabla de salidas
rea de almacenamiento

Estas reas contienen informacin en formato binario representando el estado de entradas y
salidas, nmeros, y cdigos. Enseguida una explicacin de cada una de las tres reas en la
tabla de datos.

Tabla de entradas. La tabla de entradas es un arreglo de bits que almacena el estado de las
entradas digitales conectadas al PLC, a travs de las interfases de entrada. El nmero mximo
de bits en la tabla de entradas, es igual al nmero mximo de puntos de entrada digital que
pueden conectarse al PLC.
Cuando el PLC se encuentra funcionando, el procesador leer el estado de cada uno de los
puntos de entrada conectados a las tarjetas de entrada digital, y colocar su valor actual (1
o 0) en la localidad de memoria correspondiente de la tabla de entrada, vea la figura 1.10.
La tabla de entradas constantemente est cambiando reflejando los cambios en los mdulos
de entrada y sus dispositivos de campo que estn conectados a ellos. Los cambios en la tabla
de entradas se realizan en la etapa de lectura del ciclo de actualizacin de entradas y salidas.

Tabla de salidas. La tabla de salidas es un arreglo de bits que controla el estado de los
dispositivos de salida digital que son conectados al PLC, a travs de las interfases de salida.
El mximo nmero de bits disponibles de la tabla de salidas es igual al mximo nmero de
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 11

dispositivos de campo que pueden hacer interfase con el PLC. La figura 1.11, muestra la
relacin entre la tabla de salidas y los mdulos de salida digital.

rea de almacenamiento. Contiene el estado de los bits internos que son referidos a: salidas
internas, bobinas internas, registros de uso general, valores acumulados, etc. Todas estas
condiciones internas son evaluadas por la lgica del programa de control, en secuencias y/o
operaciones de registros. Los bits internos, que pueden representar contactos abiertos o
cerrados, son usados conjuntamente con otras condiciones internas o con puntos de entrada
real, para formar secuencias o interlocks que entonces pueden cambiar el estado de una salida
real o de otra condicin interna.
El rea de almacenamiento de registros o palabras es usado para almacenar grupos de bits
(bytes o words). Esta informacin se almacena en formato binario y representa cantidades o
cdigos. Las cantidades decimales se almacenan en su equivalente en formato binario. Si se
trata de cdigos, el patrn de bits corresponde al formato BCD o al cdigo ASCII (un carcter
por byte), vea la figura 1.12.
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 12



2.3.- MODO DE FUNCIONAMIENTO


Los Controladores Lgicos Programables son maquinas secunciales que ejecutan
correlativamente las instrucciones indicadas en el programa de usuario almacenado en su
memoria, generando unas rdenes o seales de mando a partir de las seales de entrada ledas
de la planta (aplicacin): al detectarse cambios en las seales, el autmata reacciona segn
el programa hasta obtener las rdenes de salida necesarias. Esta secuencia se ejecuta
continuamente para conseguir el control actualizado del proceso.

La secuencia bsica de operacin del autmata se puede dividir en tres fases principales:

Lectura de seales desde la interfaz de entradas.
Procesado del programa para obtencin de las seales de control.
Escritura de seales en la interfaz de salidas.

A fin de optimizar el tiempo, la lectura y escritura de las seales se realiza a la vez para todas
las entradas y salidas; Entonces, las entradas ledas de los mdulos de entrada se guardan en
una memoria temporal (Imagen entradas). A esta acude la CPU en la ejecucin del programa,
INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 13

y segn se va obteniendo las salidas, se guardan en otra memoria temporal (imagen de salida).
Una vez ejecutado el programa completo, estas imgenes de salida se transfieren todas a la
vez al mdulo de salida.


2.3.1.- Ciclo de funcionamiento

El funcionamiento del Controlador Lgico Programable es, salvo el proceso inicial que sigue
a un Reset, de tipo secuencial y cclico, es decir, las operaciones tienen lugar una tras otra, y
se van repitiendo continuamente mientras el autmata est bajo tensin.

2.3.2.- Proceso inicial.
Como se muestra en la figura, antes de entrar en el ciclo de operacin el autmata realiza una
serie de acciones comunes, que tratan fundamentalmente de inicializar los estados del mismo
y chequear el hardware. Estas rutinas de chequeo, incluidas en el programa monitor ROM,
comprueban:
El bus de conexiones de las unidades de E/S.

El nivel de la batera, si esta existe
La conexin de las memorias internas del sistema
El mdulo de memoria exterior conectado, si existe.
Si se encontrara algn error en el chequeo, se activara el LED de error y quedara registrado
el cdigo del error. Comprobadas las conexiones, se inicializan las variables internas:
Se ponen a OFF las posiciones de memoria interna (excepto las mantenidas o
protegidas contra perdidas de tensin).
Se borran todas las posiciones de memoria imagen E/S.
Se borran todos los contadores y temporizadores (excepto los mantenidos o
protegidos contra perdidas de tensin).

INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 14

Transcurrido el Proceso Inicial y si no han aparecido errores el autmata entra en el Ciclo de
Operacin.

2.3.3.- Ciclo de operacin

Este ciclo puede considerarse dividido en tres bloques:
Proceso Comn
Ejecucin del programa
Servicio a perifricos

Proceso comn: En este primer bloque se realizan los chequeos cclicos de conexiones y de
memoria de programa, protegiendo el sistema contra:
Errores de hardware (conexiones E/S, ausencia de memoria de programa, etc).
Errores de sintaxis (programa imposible de ejecutar).

El chequeo cclico de conexiones comprueba los siguientes puntos:
Niveles de tensin de alimentacin
Estado de la batera si existe.
Buses de conexin con las interfaces

El chequeo de la memoria de programa comprueba la integridad de la misma y los posibles
errores de sintaxis y gramtica:
Mantenimiento de los datos, comprobados en el "checksum".
Existencia de la instruccin END de fin de programa
Estructura de saltos y anidamiento de bloque correctas
Cdigos de instrucciones correctas

INSTITUTO TECNOLOGICO DE LAZARO CARDENAS 15

Ejecucin del programa: En este segundo bloque se consultan los estados de las entradas y
de las salidas y se elaboran las rdenes de mando o de salida a partir de ellos. El tiempo de
ejecucin de este bloque de operaciones es la suma del:
Tiempo de acceso a interfaces de E/S.
Tiempo de escrutacin de programa

Y a su vez esto depende, respectivamente de:
Nmero y ubicacin de las interfaces de E/S.
Longitud del programa y tipo de CPU que lo procesa

Servicio a perifricos: Este tercer y ltimo bloque es nicamente atendido si hay pendiente
algn intercambio con el exterior. En caso de haberlo, la CPU le dedica un tiempo limitado,
de 1 a 2 ms, en atender el intercambio de datos. Si este tiempo no fuera suficiente, el servicio
queda interrumpido hasta el siguiente ciclo.

Tiempo de ejecucin y control en tiempo real: El tiempo total que el Controlador Lgico
Programable emplea para realizar un ciclo de operacin se llama tiempo de ejecucin de ciclo
de operacin o ms sencillamente tiempo de ciclo "Scan time". Dicho tiempo depende de:
El nmero de E/S involucradas.
La longitud del programa usuario
El nmero y tipo de perifricos conectados al autmata.

Los tiempos totales de ciclos son entonces la suma de tiempos empleados en realizar las
distintas operaciones del ciclo:
Autodiagnstico (Proceso comn).
Actualizacin de E/S (Ejecucin del programa).
Ejecucin de programa (Ejecucin del programa).
Servicio a perifricos.(Servicio a perifricos).