FAMILIAS LOGICAS

INTRODUCCION


Una familia lgica de dispositivos circuitos integrados digitales monolticos, es
un grupo de puertas lgicas (o compuertas) construidas usando uno de varios
diseos diferentes, usualmente con niveles lgicos compatibles y caractersticas
de fuente de poder dentro de una familia. Muchas familias lgicas fueron
producidas como componentes individuales, cada uno conteniendo una o algunas
funciones bsicas relacionadas, las cuales se podran ser utilizadas para crear
sistemas.

A continuacin se darn conocer las familias lgicas, sus caractersticas y
usos, para ser aplicados tanto en la teora como en la prctica, las familias que se
describirn a continuacin son las TTL, MOS, IL y ECL.















FAMILIAS LOGICAS


Una familia lgica es un conjunto de circuitos integrados que implementan
distintas operaciones lgicas compartiendo la tecnologa de fabricacin y en
consecuencia, presentan caractersticas similares en sus entradas, salidas y
circuitos internos. La similitud de estas caractersticas facilita la implementacin de
funciones lgicas complejas al permitir la directa interconexin entre los chips
pertenecientes a una misma familia.

Tipos de familias lgicas.
Dentro de las familias lgicas se encuentran:
DL (Lgica Diodo).
RTL (Lgica Resistencia-Transistor).
DTL (Lgica Diodo-Transistor).
HTL (Lgica de alto umbral).
ECL (Lgica de Acoplamiento de Emisor).
TTL (Lgica Transistor-Transistor).
MOS (Semiconductor xido Metal).
o PMOS (MOS tipo-P).
o NMOS (MOS tipo-N).
o CMOS (MOS Complementario).
o Bicos (CMOS Bipolar).
IIL I
2
L (Lgica Inyeccin Integrada).
MOS.
Estas familias, son aquellas que basan su funcionamiento en los transistores
de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos,
segn el canal utilizado:
1. NMOS: se basa nicamente en el empleo de transistores NMOS para
obtener una funcin lgica. Su funcionamiento de la puerta lgica es el
siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el
transistor NMOS estar en su zona de corte, por lo tanto, la intensidad que
circular por el circuito ser nula y la salida estar la tensin de polarizacin
(un nivel alto); y cuando la entrada se encuentra en el caso de que est en
un nivel alto, entonces el transistor estar conduciendo y se comportar
como interruptor, y en la salida ser un nivel bajo.
2. PMOS:
El transistor MOS se puede identificar como un interruptor controlado por la
tensin de la puerta, V_G, que es la que determinar cundo conduce y cuando
no.
3. CMOS :
Las siglas CMOS derivan del significado MOS complementario, ya que sus
circuitos contienen internamente MOS de canal n y MOS de canal p. Es
utilizada debido principalmente a las siguientes caractersticas:
1. Muy bajo consumo.
2. Amplio margen de tensin de alimentacin.
3. Alta inmunidad al ruido.

CARACTERSTICAS DE LAS SERIES CMOS.

Existen varias series en la familia CMOS de circuitos integrados digitales,
estudiaremos las principales caractersticas de cada una.

1. Series 4000/14000.

Las primeras series CMOS fueron la serie 4000. La serie original es la 4000A;
la 4000B representa mejora con respecto a la primera y tiene mayor capacidad de
corriente en sus salidas. A pesar de la aparicin de la nueva serie CMOS, las
series 4000 siguen teniendo uso muy difundido. La serie 4000A es la lnea ms
usada de Circuitos Integrados digitales CMOS, contiene
algunas funciones disponibles en la serie TTL 7400 y est en expansin
constante. Algunas caractersticas ms importantes de esta familia lgica son:

a) La disipacin de potencia de estado esttico de los circuitos lgicos
CMOS es muy baja.

b) Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1
lgico. El suministro VDD puede estar en el rango 3 V a 15 V para la
serie 4000. La velocidad de conmutacin de la familia CMOS 4000A
vara con el voltaje de la fuente. (consultar el apartado de los niveles de
voltaje).

c) Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje.

2. Serie 74C.

Esta serie CMOS tiene como caracterstica principal es que es compatible
terminal por terminal y funcin por funcin, con los dispositivos TTL que tienen el
mismo nmero (muchas de las funciones TTL, aunque no todas, tambin se
encuentran en esta serie CMOS). Esto hace posible remplazar algunos circuitos
TTL por un diseo equivalente CMOS. Por ejemplo, 74C74 contiene dos flip-flops
tipo D disparados por flanco y tiene la misma configuracin de terminales que el CI
TTL 7474, que tambin ofrece dos flipflops tipo D disparados por flanco. El resto
de las caractersticas son iguales a la serie 74C.
Las series HC/ HCT tienen como caracterstica principal su alta velocidad.

3. Serie 74HC (CMOS de alta velocidad).

Esta es una versin mejor de la serie 74C. La principal mejora radica en un
aumento de diez veces en la velocidad de conmutacin (comparable con la de los
dispositivos de la serie 74LS de TIL). Otra mejora es una mayor capacidad de
corriente en las salidas. La serie 74HC son los CMOS de alta velocidad, tienen un
aumento de 10 veces la velocidad de conmutacin. La serie 74HCT es tambin de
alta velocidad, y tambin es compatible en lo que respecta a los voltajes con los
dispositivos TTL.

4. Serie 74HCT.

Esta serie tambin es una serie CMOS de alta velocidad, y est diseada para
ser compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir,
las entradas pueden provenir de salidas TTL (esto no es cierto para las dems
series CMOS).

CARACTERSTICAS COMUNES A TODOS LOS DISPOSITIVOS CMOS.

A. Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje
de alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V
proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los
dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto
con TTL se deben de tomar medidas especiales.

B. VOLTAJE DE ALIMENTACIN: Las series 4000 y 74C funcionan
con valores de VDD, que van de 3 a 15 V, por lo que la regulacin del voltaje
no es un aspecto crtico. Las series 74HC y 74RCT funcionan con un menor
margen de 2 a 6 V.

Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de
voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a
VDD para el estado alto. Esto es el resultado directo de la alta resistencia de
entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a
la que est conectada.



Los requerimientos de voltaje en la entrada para dos estados lgicos se
expresa como un porcentaje del voltaje de alimentacin, tal y como se expresa
en la tabla adjunta.

De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje
de entrada menor que VIL (mx.) = 1.5 V como BAJO, y cualquier voltaje de
entrada mayor que VIH (mn.) = 3.5 V como ALTO.

C. NIVELES DE VOLTAJE

Se denomina ruido a "cualquier perturbacin involuntaria que puede originar
un cambio no deseado en la salida del circuito." El ruido puede generarse
externamente por la presencia de escobillas en motores o interruptores, por
acoplo por conexiones o lneas de tensin cercanas o por picos de la corriente
de alimentacin. Los circuitos lgicos deben tener cierta inmunidad al ruido la
cual es definida como "la capacidad para tolerar fluctuaciones en la tensin no
deseadas en sus entradas sin que cambie el estado de salida". Los fabricantes
establecen un margen de seguridad para no sobrepasar los valores crticos de
tensin conocido como MARGEN DE RUIDO.

En la Figura (g), tenemos los valores crticos de las tensiones de entrada y
salida de una puerta lgica y los mrgenes de ruido a nivel alto y bajo.

Figura (g)

Si la tensin de entrada mnima a nivel alto de una puerta tiene
como valor VIHmn, la tensin mnima de salida a nivel alto debe ser igual o
superior a VIH mn. Pero para evitar la influencia de ruidos que afecten a la
siguiente puerta, no se permitir una tensin de salida inferior a VIHmn ms el
margen de ruido a nivel alto (VNIH): VOH mn. = VIH mn. + VNIH
Para determinar el valor de VOLmx aplicamos el mismo criterio pero utilizando
el margen de ruido a nivel bajo (VNIL):



Los mrgenes de ruido son los mismos en ambos estados y dependen de
VDD. En VDD = 5 V, los mrgenes de ruido son 1.5 V. Observamos una mayor
inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa para
aplicaciones que estn expuestas a un medio con mucho ruido.
Evidentemente, los mrgenes ruido pueden mejorarse utilizando un valor
mayor de VDD a expensas de un mayor consumo de potencia debido al mayor
voltaje de alimentacin.

D. INMUNIDAD AL RUIDO

La potencia disipada, es la media de potencia disipada a nivel alto y bajo.
Se traduce en la potencia media que la puerta va a consumir. Tal y como
comentamos, uno de los principales motivos del empleo de la lgica CMOS es
su "muy bajo consumo de potencia". Cuando un circuito lgico CMOS se
encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es
extremadamente baja, aumentando conforme aumenta la velocidad de
conmutacin.

Esto lo podemos observar examinando cada uno de los circuitos de las
Figuras anteriormente explicadas independientemente del estado de la salida,
hay una muy alta resistencia entre el terminal VDD y masa, debido a que
siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este
motivo, se produce una disipacin de potencia dc tpica del CMOS de slo 2.5
nW por compuerta cuando VDD = 5 V; an en VDD = 10 aumentara slo 10
nW.

Con estos valores de PD es fcil observar por qu la familia CMOS se usa
ampliamente en aplicaciones donde el consumo de potencia es
de inters primordial.

E. DISIPACIN DE POTENCIA

En la siguiente grfica, podemos observar como la disipacin de potencia
en funcin de la frecuencia de una compuerta TTL es constante dentro del
rango de operacin. En cambio, en la compuerta CMOS depende de la
frecuencia.

La disipacin de potencia de un CI CMOS ser muy baja mientras est en
una condicin dc. Desafortunadamente, PD siempre crecer en proporcin a la
frecuencia en la cual los circuitos cambian de estado.

Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que
suministrarse una corriente de carga con oscilacin momentnea a la
capacitancia de carga. Esta capacitancia consta de las capacitancias de
entrada de las cargas combinadas que se conducen y de la capacitancia de
salida propia del dispositivo.

Estas breves espigas de corriente son suministradas por VDD y pueden
tener una amplitud regular de 5 mA y una duracin de 20 a 30 ns. Es obvio,
que cuando la frecuencia de conmutacin aumente, habr ms de estas
espigas de corriente por segundo y el consumo de corriente promedio de VDD
aumentar.

De este modo, en frecuencias ms altas, CMOS comienza a perder algunas
de sus ventajas sobre otras familias lgicas. Como regla general, una
compuerta CMOS tendr el mismo PD en promedio que una compuerta 74LS
en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situacin es
ms compleja que la que se expresa aqu y un diseador lgico debe realizar
un anlisis detallado para determinar si el CMOS tiene o no una ventaja en
cuanto a la disipacin de potencia en cierta frecuencia de operacin.

F. PD AUMENTA CON LA FRECUENCIA
G. FACTOR DE CARG
Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada
extremadamente grande (10*12) que casi no consume corriente de la fuente
de seales, cada entrada CMOS representa comnmente una carga a tierra de 5
pF. Debido a su capacitancia de entrada se limita el nmero de entradas CMOS
que se pueden manejar con una sola salida CMOS. As pues, el factor de carga de
CMOS depende del mximo retardo permisible en la propagacin. Comnmente
este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para
altas frecuencias, el factor de carga disminuye.

La salida CMOS tiene que cargar y descargar la combinacin en paralelo de
cada capacitancia de entrada, de manera que el tiempo de conmutacin de salida
aumente en proporcin al nmero de cargas conducidas, cada carga CMOS
aumenta el retardo en la conduccin de la propagacin del circuito por 3 ns.
As podemos llegar a la conclusin de que el factor de carga de CMOS depende
del mximo retardo permisible en la propagacin.

H. VELOCIDAD DE CONMUTACIN

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de
carga relativamente grandes, su velocidad de conmutacin es ms rpida debido a
su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS
tiene que cargar la capacitancia de carga a travs de una resistencia relativamente
grande (100 k ). En el circuito CMOS, la resistencia de salida en el estado ALTO
es el valor RON del P-MOSFET, el cual es generalmente de 1 k o menor. Esto
permite una carga ms rpida de la capacitancia de carga.

Los valores de velocidad de conmutacin dependen del voltaje de alimentacin
que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo
de propagacin es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como
podemos ver, mientras VDD sea mayor podemos operar en frecuencias ms
elevadas. Por supuesto, mientras ms grande sea VDD se producir una mayor
disipacin de potencia.

Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio
alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es
comparable con la de la serie 74LS.

I. ENTRADAS CMOS

Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy
sensibles a la electricidad esttica y al ruido, los cuales pueden fcilmente activar
los canales MOSFET P y N en el estado conductor, produciendo una mayor
disipacin de potencia y posible sobrecalentamiento. Tienen que estar conectadas
a un nivel fijo de voltaje alto o bajo (0 V o VDD) o bien a otra entrada. Esta regla
se aplica an a las entradas de otras compuertas lgicas que no se utilizan en el
mismo encapsulado.

J. SUSCEPTIBILIDAD A LA CARGA ESTTICAS

Los CMOS estn protegidos contra dao por carga esttica mediante la
inclusin en sus entradas de diodos zner de proteccin.

Diseados para conducir y limitar la magnitud del voltaje de entrada a niveles
muy inferiores a los necesarios para provocar dao. Si bien los zner por lo
general cumplen con su finalidad, algunas veces no comienzan a conducir con la
rapidez necesaria para evitar que el CI sufra daos. Por consiguiente, sigue
siendo buena idea observar las precauciones de manejo presentadas antes para
todos los CI.



IIL

Tambin conocida en su forma abreviada como I
2
L, es la lgica de
Inyeccin integrada, sus siglas vienen de su nombre en ingls: Integrated
Interjection Lgic. Es una clase de circuitos digitales construido con colectores
mltiples BJT. Cuando fue introducido, tena una velocidad comparable con la del
TTL, y su potencia tan baja como la del CMOS.

ECL
La familia ECL, Lgica Acoplada en Emisor (emmiter-coupled logic) son
unos circuitos integrados digitales los cuales usan transistores bipolares, pero a
diferencia de los TTL en los ECL se evita la saturacin de los transistores, esto da
lugar a un incremento en la velocidad total de conmutacin. La familia ECL opera
bajo el principio de la conmutacin de corriente, por el cual una corriente de
polarizacin fija menor que la corriente del colector de saturacin es conmutada
del colector de un transistor al otro. Este tipo de configuraciones se les conoce
tambin como la lgica de modo de corriente (CML; current-mode logic).

FUNDAMENTO DE LAS ECL

El funcionamiento de los circuitos ECL se basa en el mismo del
amplificador diferencial. Los transistores no se saturan, la operacin normal es en
zona activa, lo que constituye una de las razones que hace que estos circuitos
sean los ms veloces de los circuitos integrados digitales.

LA CONFIGURACIN DE UNA ECL

Est basada en el amplificador diferencial, denominado as porque su salida
es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este
circuito se utiliza principalmente en sistemas analgicos, pero tambin tiene
propiedades digitales, llegando a ser la base de construccin de la lgica de
emisor acoplado o ECL (en algunos casos no la podemos encontrar como lgica
de modo corriente o CML), como lo muestra el circuito.

Al aumentar el nmero de entradas, es necesario poner dos seguidores de
emisor para igualar niveles de tensin de entrada y salida.

Si V1 es igual que V2 se tendr que, por simetra del circuito, las corrientes
de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en
aproximadamente 0,1 voltio, el transistor T1 estar en conduccin y T2 en corte; e
inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducir
y T1 estar en corte.

La corriente de emisor se mantiene prcticamente constante, y se transfiere
o conmuta del transistor T1 al T2 cuando la tensin V1 vara desde 0,1 V, por
encima de la tensin de referencia V2, hasta 0,1 voltios por debajo de esta
tensin. Excepto dentro de un margen muy estrecho de variacin de la tensin de
entrada V1, a la salida S slo puede tener uno de dos posibles valores y, por
tanto, acta como circuito digital.
Los dos niveles lgicos pueden deducirse fcilmente. Si T2 est en corte, la
tensin de salida ser igual a la de alimentacin y se estar a nivel lgico 1.

Cuando T2 est en conduccin, los valores de las resistencias calculados
previamente harn que el transistor se encuentre en su zona activa, es
decir, T2 estar en su regin activa cuando la unin colector-base est polarizada
inversamente. Entonces, la tensin de salida ser la de alimentacin menos la
cada de tensin en la resistencia de colector, obteniendo de esta manera el
estado lgico 0.

Puesto que en el amplificador diferencial ningn transistor est dispuesto a
llegar a saturacin, se elimina el tiempo de almacenamiento y, por tanto, la lgica
ECL se convierte en la ms rpida de las familias lgicas. Podemos conseguir
retardos de propagacin inferiores a 0,5 nanosegundos por puerta.

LGICA CABLEADA CON CIRCUITOS ECL

Al igual que en las otras familias resulta conveniente obtener un nivel
adicional de lgica a travs de la unin de varias salidas de compuertas ECL.
Cuando dos o ms salidas de estas compuertas se unen, en el punto de las
mismas se realiza la funcin OR de las salidas unidas.

VENTAJAS DE LA FAMILIA ECL

1. Son los circuitos ms veloces y pueden alcanzar tiempos de demora de
hasta 1ns.
2. No existen picos de corrientes en los transistores como sucede en la familia
lgica TTL.
3. Se dispone de salidas complementadas, lo que le brinda mayor versatilidad.
4. El nivel de 1 lgica es prcticamente independiente del factor de carga.
5. Buen factor de carga N= 15

DESVENTAJAS DE LA FAMILIA ECL

1. Pequeos valores de los mrgenes de ruidos.
2. Altos valores de potencia del orden de 40 mW.
3. No son compatibles con los circuitos TTL.
4. Ocupan gran rea en los circuitos integrados





TTL

LGICA TTL GENERAL
Voltaje de
alimentacin
Margen de Ruido
5 Volts 0.4 Volts

TTL ESTANDAR (SERIE 54 / 74)

1. Retraso de propagacin por compuerta de 10 nano segundos.
2. Disipacin por compuerta de 10 miliwatts.

TTL ALTA VELOCIDAD (SERIE 54 / 74H)

1. Retraso de propagacin por compuerta de 6 nano segundos.
2. Disipacin por compuerta de 22 miliwatts.

TTL BAJO CONSUMO (SERIE 54 / 74L)

1. Retraso de propagacin por compuerta de 33 nano segundos.
2. Disipacin por compuerta de 1 miliwatt.

TTL SCHOTTKY (SERIE 54 / 74S)

1. Retraso de propagacin por compuerta de 3 nano segundos.
2. Disipacin por compuerta de 19 miliwatts.

TTL SCHOTTKY DE ABJO CONSUMO (SERIE 54 / 74LS)

1. Retraso de propagacin por compuerta de 9.5 nano segundos.
2. Disipacin por compuerta de 2 miliwatts.
EMITTER COUPLED LOGIC

1. Puede operar a frecuencias mayores de 500 Mhz.
2. Retraso de propagacin por compuerta de 0.3 nano segundos.
3. Disipacin por compuerta de 60 miliwatts.

NIVELES LOGICOS

En los circuitos digitales es muy comn referiste a las entradas y salidas
que estos tienen como si fueran altos o bajos. (Niveles lgicos altos o bajos).
A la entrada alta se le asocia un 1 y a la entrada baja un 0. Lo mismo
con las salidas.
Si se estuviera trabajando con circuitos integrados TTL que se alimentan
con +5 voltios, el 1 se supondra que tiene un voltaje de +5 voltios y el 0
voltios. Esto es as en un anlisis ideal de circuitos digitales.

DISIPACIN DE POTENCIA

Es la potencia suministrada necesaria para operar la compuerta. Este
parmetro se expresa en milivatios (mW) y representa la potencia real designada
por la compuerta. Un circuito integrado con cuatro compuertas exigir de la fuente
cuatro veces la potencia disipada por cada compuerta. En un sistema dado puede
haber muchos circuitos integrados y sus potencias deben tenerse en cuenta. El
poder total disipado en un sistema es la suma total del poder disipado de todos
los circuitos integrados.

SIGNIFICADO DE LAS COMPUERTAS 74XXX

La serie de 7400 es una lgica digital de circuitos integrados La serie SN7400
se origin con TTL circuitos integrados realizados por Texas Instruments . Debido
a la popularidad de estas piezas, que ocuparon el segundo lugar de origen por
otros fabricantes que mantienen el nmero de secuencia 7400 como una ayuda a
la identificacin de piezas compatibles.

De la serie 7400, se nombraran algunos de los que forman parte de la gran
familia TTL:
7400: Cuadrngulo 2-input NAND
7401: Quad-entrada de la puerta NAND de 2 con colector abierto salidas
7402: Cuadrngulo 2-input NI puerta
7403: Quad-entrada NAND 2 puerta con salidas de colector abierto
(diferentes patillas de 7401)
7404: Hex Inverter
7405: inversor hexagonal con salidas de colector abierto
7406: inversor hexagonal Buffer / Driver con 30 salidas de colector abierto V
7407: hexagonal Buffer / Driver con 30 salidas de colector abierto V
7408: Quad 2-Input Y puerta
7409: Quad 2-Input Y puerta con salidas de colector abierto
7410: Triple 3-input NAND
7411: Triple 3-Y la puerta de entrada
7412: Triple NAND de 3 entradas puerta con salidas de colector abierto
7413: Doble disparador de Schmitt de 4 entradas NAND
7414: hexagonal disparador de Schmitt inversor
7415: Triple 3-input Y puerta con salidas de colector abierto
7416: inversor hexagonal Buffer / Driver con 15 salidas de colector abierto V
7417: hexagonal Buffer / Driver con 15 salidas de colector abierto V
7418: dual 4-input NAND con disparador de Schmitt entradas
7419: hexagonal disparador de Schmitt inversor
7420: dual 4-input NAND
7421: Se dobla 4-Y la puerta de entrada
7422: Dual 4-Input NAND con salidas de colector abierto
7423: Ampliable dual 4-input NI puerta con luz estroboscpica
7424: Cuadrngulo 2-puertas de entrada de la puerta NAND con las
entradas del Schmitt-disparador receptor de lnea.
7425: dual 4-input NI puerta con luz estroboscpica
7426: Cuadrngulo 2-input NAND con 15 salidas de colector abierto V
7427: Triple puerta NOR de 3 entradas
7428: Quad 2-Input NI almacenador intermediario
7430: 8-entrada de puerta NAND
7431: hexagonal Elementos de retardo
7432: Quad 2-Input O puerta
7433: Quad 2-Input NI almacenador intermediario con salidas de colector
abierto
7436: Quad 2-Input NI Puerta (pinout diferente de 7402)

PARAMETROS ELECTRICOS

VOH: Voltaje de salida mnimo que una compuerta entrega cuando su salida
est en el nivel alto.
VOL: Voltaje de salida mximo que una compuerta entrega cuando su salida
est en el nivel bajo.
VIH: Voltaje mnimo que puede ser aplicado en la entrada de una compuerta y
ser reconocida como nivel alto.
VIL: Voltaje mximo que puede ser aplicado en compuerta y ser reconocida
como nivel bajo.


MARGEN DE RUIDO

Es el mximo voltaje de ruido agregado a la seal de entrada de un circuito
digital que no cause un cambio indeseable, a la salida del circuito. Se expresa en
voltios (V). Hay dos tipos de ruido que deben de considerarse:

Ruido DC, causado por la desviacin en los niveles de voltaje de la seal.
Ruido AC, es el pulso aleatorio que puede ser creado por otras seales
conmutadas. De esta forma el ruido es el trmino usado para denotar una seal
indeseable sobrepuesta a una seal de operacin normal.0 y 1, son los
mrgenes de ruido para el nivel bajo y alto respectivamente, este margen se
establece para prevenir respuestas falsas que podran ser causados por el ruido
introducido en el sistema.


REGION DE INCERTIDUMBRE O ZONA PROHIBIDA

Para que un circuito integrado TTL opere adecuadamente, el fabricante
especfica que una entrada baja vare de 0 a 0.8 V y un alto vare de 2 a 5V. La
regin que est comprendida entre 0.8 y 2 V se le denomina regin prohibida o de
incertidumbre y cualquier entrada en este rango dara resultados impredecibles.
Los rangos de salidas esperados varan normalmente entre 0 y 0.4V para una
salida baja y de 2.4 a 5V para una salida alta.

FAN-OUT

Especifica el nmero de cargos normales que puede accionar la salida de la
compuerta sin menoscabar su operacin normal. La salida de la compuerta
suministra una cantidad limitada de corriente por encima de la cual no opera
correctamente y en este caso se dice que est sobrecargada.
Es el nmero mximo de entradas que pueden conectarse a la salida de la
compuerta y se expresa con un nmero.





SALIDAS:

PUSH-PULL DE SALIDA
Una salida push-pull es un tipo de circuito electrnico que puede impulsar
una corriente elctrica positiva o negativa en una carga. Las salidas push-pull
estn presentes en circuitos lgicos digitales TLL y CMOS y en algunos tipos de
amplificadores. Se implementan usualmente como un par complementario de
transistores, uno en modo sumidero (sink), es decir disipando o drenando corriente
desde la carga hacia tierra o una fuente de poder negativa, y el otro en modo
fuente (source), es decir alimentando o suministrando corriente hacia la carga
desde una fuente de poder positiva. Debido a la forma como se dibujan
esquemticamente, con dos transistores apilados, uno encima del otro,
normalmente con un diodo o una resistencia de proteccin entre ellos, las salidas
push-pull se denominan tambin salidas totem-pole, pero esta denominacin se
reserva generalmente para TTL y familias lgicas relacionadas.

En circuitos digitales con salida push-pull, cada transistor se conmuta al
estado de conduccin (on) cuando su complemento se conmuta al estado de
bloqueo (off). Una configuracin especial son las salidas TTL y de familias lgicas
relacionadas. En este caso, el transistor superior funciona como un pull-up activo,
en modo lineal, mientras que el transistor inferior lo hace como un interruptor, en
modo digital. Por esta razn, este tipo de salidas no son capaces de suministrar en
el modo source tanta corriente como la que drenan en el modo sink (tpicamente
20 veces menos).
Una desventaja de las salidas push-pull simples es que no se pueden
conectar dos o ms de ellas entre s porque si una intenta halar (pull) mientras otra
intenta empujar (push), los transistores se pueden destruir.




COLECTOR ABIERTO

Un colector abierto es un tipo de salida en muchos circuitos integrados (IC) .
En lugar de salir una seal de un voltaje o corriente especfica, la seal de salida
se aplica a la base de un interno del transistor NPN , cuyo colector se exterioriza
(abierto) en un pin del CI. El emisor del transistor est conectado internamente a la
terminal de tierra. Si el dispositivo de salida es un MOSFET de la salida se llama
drenaje abierto y funciona de forma similar.
La base del transistor tiene la etiqueta "de salida IC". Se trata de una
produccin interna de la lgica interna del IC para el transistor Desde el punto de
vista del transistor, esta es la entrada que controla la conmutacin del transistor.
La salida externa es el colector del transistor, y el transistor acta como interfaz
entre la lgica interna de CI y las partes externas de la IC.

La salida por lo general tiene un exterior resistencia pull-up , lo que eleva la
tensin de salida cuando el transistor est apagado. Cuando cualquier transistor
conectado a esta resistencia est activada, la salida se ve obligado a cerca de 0
voltios.













BIBLIOGRAFIA


http://www.uhu.es/adoracion.hermoso/Documentos/tema-3-Series-cmos.pdf

http://www.slideshare.net/federicoblanco2009/circuitos-integrados-1786290

http://www.tourdigital.net/SimuladorTTLconEscenarios.htm

http://www.ucontrol.com.ar/wiki/index.php?title=Simulador_de_circuitos_digi
tales

http://www.scribd.com/doc/15861661/Resumen-de-Las-Familias-Logicas

http://www.fceia.unr.edu.ar/eca1/files/teorias/Familias_logicas-2009.pdf