FACULDADE DE ENGENHARIA,

ARQUITETURA E URBANISMO

CURSO: Engenharia Eltrica e Engenharia de Computao.

DISCIPLINA: Circuitos Lgicos I Z520234 .
4a Srie de Exerccios- Resoluo
Circuitos Lgicos Combinacionais
Exerccio 1. Simplifique as seguintes expresses usando a lgebra Booleana.
(a) x = ABC + AC
(b)

y = (Q + R )(Q + R )

(c)

w = ABC + ABC + A
(d) q = RST ( R + S + T )
(e)

x = A B C + A BC + A B C + A B C + A B C

(f)

z = ( B + C )( B + C ) + A + B + C

(g)

y = (C + D) + A C D + A B C + A B C D + A C D

(h)

x = A B(C D) + A B D + B C D
Exerccio 4.1

(a)

x = A B C + A C = C ( A B + A) = C ( A + B)

(b)

y = (Q + R)(Q + R) = Q Q + Q R + R Q + R R = Q R + R Q

(c)

w = A B C + A B C + A = A C ( B + B ) + A = A C + A1 = A C + A (C + C ) =
= A C + A C + A C = A (C + C ) + C ( A + A) = A + C
(d)

q = R S T ( R + S + T ) = ( R + S + T )( R S T ) = R C + S R S T + T R S T =
=RST + RST + RST = RST
(e)

x = A B C + A B C + A B C + A B C + A B C = A B C + B C ( A + A) + A B (C + C ) =
= A B C + B C + A B = B C + B ( A C + A) = B C + B ( A + C ) = B C + A B + B C
(f)

z = (B + C) (B + C) + A + B + C = B B + B C + B C + C C + A B C =
= B C + B C + A B C = B C + B (C + A C ) = B C + B (C + A ) = B C + B C + A B
(g)

y = (C + D) + A C D + A B C + A B C D + A C D =
= C D + AC D + A B C + A B C D + AC D =
= C D + C D ( A + A) + A B C + A B C D =
= C D + C D + A B C + A B C D = D(C + C ) + A B C + A B C D =
= D + ABC + ABC D = D + ABC + ABC
FEAU - FACULDADE DE ENGENHARIA, ARQUITETURA E URBANISMO
Avenida Shishima Hifumi, 2911 - Bairro Urbanova -CEP 12244-000 - So Jos dos Campos-SP Tel: (12) 3947 1006

(h)

x = A B (C D) + A B D + B C D = A B (C + D) + A B D + B C D =
= ABC + AB D + AB D + BC D
Exerccio 2. Simplifique o circuito mostrado na Figura 2 usando a lgebra Booleana.
Exerccio 4.2

Figura 2

x = M NQM NQM NQ = M NQ+ M NQ+ M NQ = M NQ+ M NQ+ M NQ =

= M Q ( N + N ) + N Q (M + M ) = M Q + N Q = Q (M + N )

Exerccio 3. Projete o circuito lgico correspondente tabela-verdade mostrada na Tabela 3.

A
0
0
0
0
1
1
1
1

TABELA 3
B
C
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1

X
1
0
1
1
1
0
0
1
Exerccio 4.4

Considerando que na tabela verdade temos menos 0:

x = A B C + A B C + A B C = B C ( A + A) + A B C = B C + A B C

ou considerando Soma-de-Produtos:

x = AB + BC + BC

Prof. Jos Ricardo Abalde Guede

Exerccio 4. Projete um circuito lgico cuja sada seja nvel ALTO apenas quando a maioria
das entradas A, B e C for nvel BAIXO.
Exerccios 4.5
A
0

B
0

C
0

X
1

ABC

ABC

ABC

0
1

1
0

1
0

0
1

ABC

1
1
1

0
1
1

1
0
1

0
0
0

x = A B C + A B C + A B C + A B C = A B (C + C ) + A C ( B + B ) + B C ( A + A) =
= A B + AC + B C

Exerccio 5. Um nmero de quatro bits representado como A3A2A1A0, onde A3, A2, A1 e A0
representam os bits individuais e A0 o LSB. Projete um circuito lgico que gera um nvel
ALTO na sada sempre que o nmero binrio for maior que 0010 e menor que 1000.
Exerccios 4.7

A3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

A2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

A1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

A0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

X
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0

Da Tabela Verdade podemos observar que

x = 1 quando A3 = 0 e A2 = 1 ou quando
A3 = A2 = 0 e A1 = A0 = 1.

x = A3 A2 + A3 A2 A1 A0 = A3 ( A2 + A2 A1 A0 ) = A3 ( A2 + A1 A0 )
Exerccio 6. A Figura 6 mostra um diagrama para um circuito de alarme de automvel usado
para detectar uma determinada condio indesejada. As trs chaves so usadas para indicar
respectivamente o estado da porta do motorista, o estado da ignio e o estado dos faris.
Projete um circuito lgico com essas trs chaves como entrada de forma que o alarme seja
ativado sempre que ocorrer uma das seguintes condies:


Os faris esto acessos e a ignio esta desligada.


A porta est aberta e a ignio est ligada.
Exerccios 4.8

Prof. Jos Ricardo Abalde Guede

Figura 6

L
0
0

I
0
0

D
0
1

X
0
0

L ID

LI D

LI D

1
1

1
1

0
1

0
1

L ID

Porta = Door = D
Ignio = I
Luzes = Lights =L

X = L I D + L I D + L I D + L I D = I D ( L + L) + L I ( D + D) = I D + L I
Exerccio 7. Simplifique as expresses propostas Exerccios 1(e) e 1(g) usando um mapa K.
Exerccios 4.12 e 4.13

Passos do mtodo do mapa K para a simplificao de uma expresso Booleana:

Passo 1 Construa o mapa K e coloque os 1s nos quadros que correspondem aos 1s na tabela-verdade.
Coloque 0s nos outros quadros.
Passo 2 Analise o mapa quanto aos 1s adjacentes e agrupe os 1s que no sejam adjacentes a
quaisquer outros 1s.Esses so denominados 1s isolados.
Passo 3 Em seguida, procure os 1s que so adjacentes a somente um outro 1. Agrupe todo par que
contm tal 1.
Passo 4 Agrupe qualquer octeto, mesmo que ele contenha alguns 1s que j tenham sido agrupados.
Passo 5 Agrupe qualquer quarteto que contenha um ou mais 1s que ainda no tenha sido agrupados,
certificando-se de usar o menor nmero de agrupamentos.
Passo 6 Agrupe quaisquer pares necessrios para incluir quaisquer 1s que ainda no tenham sido
agrupados, certificando-se de usar o menor nmero de agrupamentos.
Passo 7 Forme a soma OR de todos os termos gerados para cada grupo.

1(e)

x = B C + B C + A B ou
4

x = B C + B C + AC
Prof. Jos Ricardo Abalde Guede

1(g) Para colocarmos no Mapa K temos que escrever a expresso na forma de Somade-Produtos:

y = C D + AC D + A B C + A B C D + AC D

y = D + ABC + ABC

Exerccio 8. A Figura 8 mostra um contador BCD que gera uma sada de quatro bits
representando o cdigo BCD para o numero de pulsos que aplicado na entrada do contador.
Por exemplo, aps a ocorrncia de quatro pulsos, as sadas do contador sero DCBA = 01002
= 410. O contador retorna para 0000 no dcimo pulso comeando a contagem novamente. Em
outras palavras, as sadas DCBA nunca representaro um numero maior que 10012 = 910.
Projete um circuito lgico que gere uma sada em nvel ALTO sempre que o contador estiver
nas contagens 2, 3 e 9. Use o mapa K e aproveite as condies dont-care.
Exerccio 4.16

Figura 8
D
0
0
0

C
0
0
0

B
0
0
1

A
0
1
0

X
0
0
1

0
0
0
0
1
1

1
1
1
1
0
0

0
0
1
1
0
0

0
1
0
1
0
1

0
0
0
0
0
1

1
1
1
1
1
1

0
0
1
1
1
1

1
1
0
0
1
1

0
1
0
1
0
1

X
X
X
X
X
X

DC B A
DC B A

DC B A
X = BC + AD

Prof. Jos Ricardo Abalde Guede

Exerccio 9. A Figura 9 mostra quatro chaves que fazem parte do circuito de controle em uma
maquina copiadora. As chaves esto posicionadas em diversos pontos ao longo da trajetria do
papel dentro da maquina. Cada chave est no estado normal aberto e, quando o papel passa
sobre a chave, ela fechada. impossvel o fechamento simultneo das chaves SW1 e SW4.
Projete um circuito lgico que gere uma sada em nvel ALTO sempre que duas ou mais chaves
estiverem fechadas ao mesmo tempo. Use o mapa K e aproveite as vantagens das condies
dont-care.
Exerccios 4.17

Figura 9

S4
0
0

S3
0
0

S2
0
0

S1
0
1

X
X
1

0
0

0
0

1
1

0
1

X
1

0
0

1
1

0
0

0
1

X
1

0
0
1

1
1
0

1
1
0

0
1
0

X
0
1

S 4 S 3 S 2 S1

S 4 S 3 S 2 S1

1
1

0
1

1
0

1
0

0
1

1
1
1

1
1
1

0
1
1

1
0
1

0
0
0

S 4 S 3 S 2 S1
S 4 S 3 S 2 S1
S 4 S 3 S 2 S1
S 4 S 3 S 2 S1

S 4 S 3 S 2 S1
X = S1 S 2 + S1 S 3 + S 3 S 4 + S 2 S 3 + S 2 S 4

Exerccio 10. (a) Determine a forma de onda de sada para o circuito mostrado na Figura 10.
(b) Repita para a entrada B mantida em nvel BAIXO.
(c) Repita para a entrada B mantida em nvel ALTO.
Exerccio 4.18

Figura 10

Prof. Jos Ricardo Abalde Guede

(a) A sada x = 1 quando as entradas A e B forem diferentes.

(b) Quando B = 0 a sada x = A .

(c) Quando B = 1 a sada x = A .

Exerccio 11. Determine as condies de entrada necessrias para gerar uma sada X = 1 no
circuito mostrado na Figura 11.
Exerccio 4.19

Figura 11

A sada X = 1 quando A B , B = C e C = 1 . Logo as condies de entrada

C = B = 1, A = 0 determinam X = 1 .
Exerccio 12. Um chip 7486 contm quatro portas EX-OR. Mostre como implementar uma
porta EX-NOR usando apenas um chip 7486.
Exerccio 4.20

A B = AB + AB
A B = AB + AB

( A B) 1 = ( A B + A B) 1 + ( A B + A B ) 1 = ( A B A B) 1 + ( A B + A B) 0 =
= ( A + B) ( A + B) + 0 = ( A + B) ( A + B) = A A + A B + B A + B B =
= 0 + AB + B A+ 0 = AB + AB = A B

Prof. Jos Ricardo Abalde Guede

Exerccio 13.
(a) Sob que condies uma porta OR permitir a passagem de um sinal lgico para a sada
sem alterao?
(b) Repita o item (a) para uma porta AND.
(c) Repita para uma porta NAND.
(d) Repita para uma porta NOR.
Exerccios 4.30
(a) Uma porta OR permite a passagem de um sinal lgico para a sada sem alterao
quando as outras entradas so nvel BAIXO ou 0.
(b) Uma porta AND permite a passagem de um sinal lgico para a sada sem alterao
quando as outras entradas so nvel ALTO ou 1.
(c) Uma porta NAND permite a passagem de um sinal lgico para a sada INVERTIDO
quando as outras entradas so nvel ALTO ou 1.
(d) Uma porta NOR permite a passagem de um sinal lgico para a sada INVERTIDO
quando as outras entradas so nvel BAIXO ou 0.
Exerccio 14. A Figura 14 apresenta um detector de magnitude relativa que recebe dois
nmeros binrios de trs bits x2x1x0 e y2y1y0 e determina se eles so iguais e, se no forem,
indica qual o maior. Existem trs sadas, definidas conforme a seguir:
1.
M = 1 apenas se os dois nmeros de entrada forem iguais.
2.
N = 1 apenas se x2x1x0 for maior que y2y1y0.
3.
P = 1 apenas se y2y1y0 for maior que x2x1x0.
Projete um circuito lgico para esse detector. O circuito tem seis entradas e trs sadas e
portanto muito complexo para usar uma tabela-verdade.
Exerccio 4.22

Figura 14

O circuito abaixo uma possvel soluo.

As trs portas EX-OR e a porta NAND 4 determina quando os dois nmeros so iguais,
ou seja quando X2 = Y2, X1 = Y1 e X0 = Y0 simultaneamente: M = 1.
As portas NAND 1, 2 e 3 e a porta OR determinam quando Y2Y1Y0 > X2X1X0 : P = 1.
A porta NOR ativo ALTO quando nem M ou P so nvel ALTO, logo quando X2X1X0 >
Y2Y1Y0 : N = 1.

Prof. Jos Ricardo Abalde Guede

Exerccio 15. A Figura 15 mostra o cruzamento de uma rodovia com uma via de acesso.
Sensores detectores de veculos so colocados ao longo das pistas C e D (na rodovia) e nas
pistas A e B (via de acesso). As sadas desses sensores sero nvel BAIXO (0) quando
nenhum veculo estiver presente e nvel ALTO (1) quando um veculo estiver presente. O sinal
de trnsito no cruzamento controlado de acordo com a seguinte lgica:
1. O sinal da direo leste-oeste (L-O) ser verde quando as duas pistas C e D
estiverem ocupadas.
2. O sinal da direo leste-oeste ser verde sempre que as pistas C ou D estiverem
ocupadas, mas com as pistas A e B desocupadas ou somente uma delas ocupada.
3. O sinal da direo norte-sul (N-S) ser verde sempre que as duas pistas A e B
estiverem ocupadas, mas as pistas C e D estiverem ambas ou uma delas desocupadas.
4. O sinal da direo norte-sul tambm ser verde quando as pistas A ou B estiverem
ocupadas enquanto ambas as pistas C e D estiverem vazias.
5. O sinal da direo leste-oeste ser verde quando no houver veculo presente em
qualquer das pistas.
Usando as sadas dos sensores A, B, C e D como entradas, projete um circuito lgico para
controlar o semforo. Devem existir duas sadas, N-S e L-O, que sero nvel ALTO quando a
luz correspondente for verde. Simplifique o circuito o mximo possvel e mostre todos os
passos.
Exerccio 4.27

Figura 15

Item 5
Item 4

D
0
0

C
0
0

B
0
0

A
0
1

L/O
1
0

N/S
0
1

Item 4

Item 3

Item 2
Item 2
Item 2
Item 3

0
0
0
0

1
1
1
1

0
0
1
1

0
1
0
1

1
1
1
0

0
0
0
1

Item 2
Item 2
Item 2
Item 3

1
1
1
1

0
0
0
0

0
0
1
1

0
1
0
1

1
1
1
0

0
0
0
1

Item 1
Item 1
Item 1
Item 1

1
1
1
1

1
1
1
1

0
0
1
1

0
1
0
1

1
1
1
1

0
0
0
0

DC B A
DC B A
DC B A

DC B A

DC B A

Temos cinco combinaes em que N / S = 1,

9

Prof. Jos Ricardo Abalde Guede

N / S = DC B A + DC B A + DC B A + DC B A + DC B A =

= D C ( B A + B A + B A) + B A( D C + D C + D C ) = D C ( B + A) + B A( D + C ) =
Logo,

L/O = N / S

Exerccio 16. Veja da Figura 16. Lembre-se de que a sada Y deve estar em nvel ALTO para
qualquer uma das seguintes condies:
1.
A = 1, B = 0, independente de C
2.
A = 0, B= 1, C = 1
No teste do circuito, o tcnico observa que a sada Y vai para o nvel ALTO apenas para a
primeira condio, mas permanece em nvel BAIXO para todas as outras condies de entrada.
Considere a lista a seguir com as possveis falhas. Para cada uma escreva sim ou no para
indicar se essa falha pode ou no ser a causa do problema. Justifique cada resposta no.
(a)
Um curto interno de Z2-13 com GND
(b)
Um circuito aberto na conexo com Z2-13
(c)
Um curto interno de Z2-11 com VCC
(d)
Um circuito aberto na conexo de VCC com Z2
(e)
Um circuito aberto interno em Z2-9
(f)
Uma conexo aberta de Z2-11 a Z2-9
(g)
Uma ponte de solda entre os pinos 6 e 7 de Z2
Exerccio 4.42

Figura 16

(a)
No, um curto interno de Z2-13 com GND mantm o ponto X em nvel BAIXO
permanentemente e a primeira condio A = 1, B = 0 no levaria a sada Y ao nvel ALTO.
(b)
No, um circuito aberto na conexo com Z2-13 um nvel ALTO na tecnologia
TTL, logo na segunda condio A = 0, B =1 e C = 1 levaria Z2-11 ao nvel BAIXO e Z2-8 ao
nvel ALTO.
(c)
Sim, um curto interno de Z2-11 com VCC deixaria a sada Y ao nvel BAIXO na
segunda condio A = 0, B =1 e C = 1 levaria Z2-11.
(d)
No, um circuito aberto na conexo de VCC com Z2 no deixaria trabalhar
corretamente o circuito integrado Z2 e nem a primeira condio satisfeita.
(e)

Sim, um circuito aberto interno em Z2-9 pode explicar a falha.

(f)
Sim, uma conexo aberta de Z2-11 a Z2-9 pode explicar a falha observada pelo
tcnico.
10

Prof. Jos Ricardo Abalde Guede

(g)
No, uma ponte de solda entre os pinos 6 e 7 de Z2 levaria Z2-10 ao nvel BAIXO
sempre e Z2-8 para o nvel ALTO para todos os casos.

Exerccio 17. Considere que as portas mostradas na Figura 16 sejam todas CMOS. Quando o
tcnico testo o circuito, conclui que ele funciona corretamente exceto para as seguintes
condies:
1.
A = 1, B = 0, C = 0
2.
A = 0, B= 1, C = 1
Para essas condies, a ponta de prova lgica indica nveis indeterminados em Z2-6, Z2-11 e
Z2-8. Qual deve ser a falha mais provvel no circuito? Justifique
Exerccio 4.44

Podemos observar que Z2-6 e Z2-11 devem ter o mesmo nvel lgico para as entradas A,
B e C apenas nos dois casos citados acima em que eles deveriam adquirir nveis
diferentes. Logo como nesses dois casos observado nveis indeterminados podemos
sugerir que a causa pode ser um curto circuito entre eles por uma ponte de solda. Este
curto circuito no ter efeito em todos os casos em que estas duas sadas apresentem
nveis iguais.

***&***

11

Prof. Jos Ricardo Abalde Guede