CONCEITOS BASICOS DE FPGA

Daniel Milhomem Sampaio

Mrcio Wiliam Costa Cutrim
RESUMO: O artigo prope a obteno de conhecimento sobre o FPGA,
sabendo que um fruto de uma evoluo do conceito de PDLs e CPLDs. A
distribuio de FPGA basicamente simples, porem requer uma analise de
custo, uma vez que o processo de fabricao s vivel em larga escala.
PALAVRAS-CHAVE: Conhecimento, FPGA, PDL e CPLD.
ABSTRACT: The paper proposes to obtain knowledge about the FPGA,
knowing it is a result of an evolution of the concept of PDLs and CPLDs. The
distribution of FPGA is basically simple, however requires an analysis of cost,
since the manufacturing process is only viable on a large scale.
KEYWORDS: Knowledge, FPGA, CPLD and PDL.

Aluno graduando em Engenharia Mecnica 3 perodo UEMA - cd.: 1112219.

Aluno graduando em Engenharia Mecnica 3 perodo UEMA - cd.: 1112216.

INTRODUO
O desenvolvimento das FPGA um fruto de uma evoluo do conceito

de PDLs e CPLDs e da indstria de memorias programveis somente de leitura

(PROM). FPGAs podem ser utilizados para a implementao de qualquer tipo
de hardware. Um dos usos mais comuns a prototipao de componentes que
sero um dia(ASIC, circuitos integrados prontos feitos especificamente para
uma aplicao). No entanto, no h problemas em si distribuir FPGAs. Essa
deciso requer basicamente uma analise de custo, uma vez que o
desenvolvimento de um ASIC um processo bastante caro e inflexvel, mas
que gera componentes de custo bastante reduzidos se produzidos em larga
escala.

CONHECIMENTOS BASICOS DO FPGA

Um FPGA um dispositivo semicondutor que largamente utilizado

para o processamento de informaes digitais. Foi criado pela Xilinx Inc., e teve
o seu lanamento no ano de 1985 como um dispositivo que poderia ser
programado de acordo com as aplicaes do usurio (programador). O FPGA
composto basicamente por trs tipos de componentes: blocos de entrada e
sada (IOB), blocos lgicos configurveis (CLB) e chaves de interconexo
(Switch Matrix). Os blocos de entrada e sada (I/O) formam uma borda ao redor
do dispositivo. Cada um desses blocos pode servir como entrada, sada ou
acesso bi-direcional a outros pinos de I/O. Os blocos lgicos so dispostos de
forma bidimensional, as chaves de interconexo so dispostas em formas de
trilhas verticais e horizontais entre as linhas e as colunas dos blocos lgicos
como mostrado na figura.

CLB (Configuration Logical Blocks): Circuitos idnticos, construdos

pela reunio de flip-flops (entre 2 e 4) e a utilizao de lgica combinacional.
Utilizando os CLBs, um usurio pode construir elementos funcionais lgicos.

IOB

(Input/Output

Block):

So

circuitos

responsveis

pelo

interfaceamento das sadas provenientes das sadas das combinaes de

CLBs. So basicamente buffers, que funcionaro como um pino bidirecional

entrada e sada do FPGA.

Switch Matrix (chaves de interconexes): Trilhas utilizadas para

conectar os CLBS e IOBS. O terceiro grupo composto pelas interconexes.
Os recursos de interconexes possuem trilhas para conectar as entradas e
sadas dos CLBs e IOBs para as redes apropriadas. Geralmente, a
configurao estabelecida por programao interna das clulas de memria
esttica, que determinam funes lgicas e conexes internas implementadas
no FPGA entre os CLBs e os IOBs. O processo de escolha das interconexes
chamado de roteamento.
Um FPGA jamais se comportar como um CPLD. Um CPLD composto
por poucos blocos lgicos grandes e um FPGA por muitos blocos lgicos
pequenos. Assim, um FPGA muito mais flexvel que um CPLD, mas o CPLD
por ter menos flexibilidade, tem um atraso interno menor.

PROGRAMAO DE FPGAs
Tipicamente, a etapa inicial do projeto seguida de uma simulao

funcional. Este o perodo onde um simulador utilizado para a execuo do

projeto para confirmar as sadas com as diversas entradas de teste. A
compilao somente se inicia quando j existe uma representao funcional
correta do hardware. Esta compilao se divide em 2 etapas. A primeira,
chamada de sntese (synthesys), onde o compilador tem uma idia de como
implementar o projeto e falta apenas posicionar e rotear as estruturas lgicas
em macroclulas, interconexes e pinos de entrada e sada, que a segunda
etapa. Feita a compilao, um bitstream criado, ou seja, j sabemos quais
so os dados binrios que devero ser carregados no FPGA ou CLPD para
fazer com que o chip execute um projeto em particular. Geralmente, as
empresas que desenvolvem dispositivos programveis, fornecem tambm
softwares capazes de carregar o bitstream no hardware utilizando linguagens
de descrio de hardware (Hardware Description Language HDL).

4 REFERNCIAS BIBLIOGRFICAS
file:///C:/Users/pc/Downloads/apostila_fpga_edg.pdf
http://vhdl.com.br/site/fpga/conceitos-basicos