You are on page 1of 5

Act 9: Quiz 2 /Question1

11.5/15

calificac 38.3/50

Puntos: 1

Los comentarios en el lenguaje VHDL, tienen como finalidad aclarar mejorar la comprensin del
programa, dichos comentarios deben estar precedidos de:
Seleccione una respuesta.
a. Un asterisco
b. Dos asteriscos
c. Un guin
d. Dos guiones

Question2
Puntos: 1

En VHDL el estndar que define las palabras reservadas de dicho cdigo, es:
Seleccione una respuesta.
a. IEEE 1160
b. IEEE 1164
c. IEEE 802
d. IEEE 811

Question3
Puntos: 1

Aparte de nombrar la entidad, el propsito de la declaracin de entidad es definir sus seales de


interfaz externa o puertos en su parte de declaracin de puertos. Adems de las palabras clave entity
is, port y end. Una declaracin de entidad tiene elementos como:
Seleccione al menos una respuesta.
a. signal_name
b. mode
c. signal_type
d. entity_name

Question4
Puntos: 1

A las palabras reservadas por el lenguaje VHDL y los nombres definidos por el programa se conoce
como:
Seleccione una respuesta.
a. Comentarios
b. Operadores
c. Identificadores
d. Instrucciones

Question5
Puntos: 1

El lenguaje VHDL incluye tipos como:


Seleccione al menos una respuesta.
a. Paquetes
b. Procedimientos
c. Datos
d. Funciones

Question6
Puntos: 1

Dentro de VHDL, todo el sistema diseado y las entradas y salidas se mismo, se conocen como:
Seleccione al menos una respuesta.
a. Instancias
b. Puertos
c. Entidad
d. Seales

Question7
Puntos: 1

Un sistema electrnico se puede representar en el lenguaje VHDL por medio de:


Seleccione una respuesta.
a. Puertos

b. Seales
c. Constantes
d. Entidades

Question8
Puntos: 1

El lenguaje de descripcin de hardware de alta capacidad denominado VHDL, no tiene como objetivo:
Seleccione una respuesta.
a. Utilizar un algoritmo o bien una estructura de hardware real para definir la operacin
b. Descomponer los diseos jerrquicamente
c. Simular la operacin lgica y comportamiento de temporizacin
d. Caracterizar matemticamente los circuitos

Question9
Puntos: 1

Respecto a la arquitectura de VHDL, es correcto afirmar que:


Seleccione al menos una respuesta.
a. Se asignan seales
b. Est asociada con una entidad
c. Una entidad puede tener mltiples arquitecturas
d. Define el comportamiento de la entidad

Question10
Puntos: 1

La declaracin de la librera contiene una lista de todas las libreras que se usarn en el diseo.
Respecto al paquete ieee.std_logic_1164 se puede afirmar:
Seleccione una respuesta.
a. Especfica un sistema lgico multinivel
b. Es en donde se almacenan los diseos realizados
c. Especfica recursos como textos de entrada y salida
d. Especfica recursos como tipos de datos

Question11
Puntos: 1

Contexto: Este tipo de pregunta se desarrolla en torno a un (1) enunciado y cuatro (4) opciones de
respuesta (1, 2, 3, 4). Solo dos (2) de estas opciones responden correctamente a la pregunta.
Enunciado: Los identificadores son palabras reservadas por el lenguaje y lo nombres definidos por el
programador. Los identificadores no pueden contener:
1. Caracteres especiales
2. Colocarlos entre comillas dobles
3. Empezar por un nmero
4. Comenzar con dos guiones seguidos
Seleccione una respuesta.
a. Si 1 y 2 son correctas.
b. Si 3 y 4 son correctas.
c. Si 2 y 4 son correctas.
d. Si 1 y 3 son correctas.

Question12
Puntos: 1

VHDL es un lenguaje para la descripcin de sistemas electrnicos digitales. No es una seccin del
cdigo VHDL:
Seleccione una respuesta.
a. Entidad
b. Librera
c. Arquitectura
d. Puerto

Question13
Puntos: 1

Los objetos en el lenguaje VHDL hacen referencia a las entidades o elementos que contienen un valor
predeterminado en ciertas propiedades y que permiten el almacenamiento del mismo o sus
transferencias a otras entidades. De la lista, cul no es soportado por el lenguaje VHDL?
Seleccione una respuesta.
a. Matrices

b. Seales
c. Constantes
d. Variables

Question14
Puntos: 1

Contexto: Este tipo de preguntas consta de dos proposiciones, as: una Afirmacin y una Razn,
Unidas por la palabra PORQUE. Usted debe examinar la veracidad de cada proposicin y la relacin
terica que las une.
Enunciado: En el lenguaje VHDL la entidad (ENTITY) corresponde a una descripcin externa PORQUE
la entidad relaciona los puertos de entrada y salida del sistema.
Seleccione una respuesta.

a. Si la afirmacin y la razn son VERDADERAS y la razn es una explicacin COR

b. Si la afirmacin y la razn son VERDADERAS, pero la razn NO es una explicaci


afirmacin.
c. Si la afirmacin es VERDADERA, pero la razn es una proposicin FALSA.
d. Si la afirmacin es FALSA, pero la razn es una proposicin VERDADERA.

Question15
Puntos: 1

Para declarar el uso de una librera en el lenguaje VHDL es necesario ubicar al principio la palabra
Library seguida del nombre de la librera, luego la palabra:
Seleccione una respuesta.
a. USE junto con el nombre de las variables
b. PORT junto con el nombre del tipo de entradas y salidas
c. PORT junto con el nombre de las entradas y salidas
d. USE junto con el nombre de la biblioteca