Engenharia Eletrica Volume Consolidado

Engenharia Eltrica VOLUME NICO - CQA/UNIP
ENGENHARIA ELTRICA
MATERIAL INSTRUCIONAL ESPECFICO

(VOLUME NICO)
2013
Engenharia Eltrica VOLUME NICO CQA/UNIP
COORDENADORA E ORGANIZADORA
Christiane Mazur Lauricella
Doutora em Engenharia Metalrgica e de Materiais, Mestre em Tecnologia Nuclear,

Engenheira Qumica e Licenciada em Matemtica, com Aperfeioamento em
Estatstica. professora titular da Universidade Paulista.
AUTORES
Edval Delbone
Doutor e Mestre em Engenharia Eltrica e Engenheiro Eletricista. professor
adjunto da Universidade Paulista.
Marcel Stefan Wagner

Mestre em Engenharia Eltrica e Engenheiro Eletricista. professor adjunto da
Universidade Paulista.
Questo 1
Questo 1.1
Um gerador sncrono de oito polos acionado por um motor de induo de dois

polos, conforme ilustrado na figura acima. O gerador alimenta uma carga que est
isolada da rede eltrica, cuja frequncia de 50 Hz. Observou-se que a frequncia
da tenso gerada pelo gerador sncrono igual a 192 Hz. Com base nas
informaes dadas, qual o valor percentual do escorregamento do motor de
induo?
A. 5,0
B. 4,0
C. 3,0
D. 2,0
E. 1,0
1. Introduo terica
Geradores sncronos e assncronos
Os geradores tm a funo de realizar o fornecimento de energia, podendo
ser sncronos ou assncronos. Os geradores so capazes de converter energia
mecnica em energia eltrica, quando esto operando como gerador, e energia
eltrica em energia mecnica, quando esto operando como motor.
Os geradores sncronos trabalham com velocidade de rotao constante e
sincronia com a frequncia da tenso eltrica alternada aplicada aos seus terminais,
ou seja, tendem a rodar com uma velocidade de rotao igual velocidade do
campo girante (velocidade de sincronismo). So utilizados na grande maioria das
centrais hidroeltricas e termoeltricas.
Os geradores assncronos rodam com uma velocidade superior velocidade
de sincronismo, portanto existe o fenmeno denominado escorregamento do rotor
em relao ao campo girante.
O
rotor
parte girante
da
mquina,
constitudo
por
material
ferromagntico envolto num enrolamento de campo, com a funo de produzir
Questo 22 Enade 2008.

2
campo magntico constante para interagir com o campo produzido pelo

enrolamento do estator.
O estator a parte fixa da mquina, montada em volta do rotor, de forma
que ele possa girar no seu interior, e constituido de um material ferromagntico
envolto num conjunto de enrolamentos distribudos ao longo da sua circunferncia.
Os enrolamentos do estator so alimentados por um sistema de tenses alternadas
trifsicas. A figura 1 ilustra o estator e o rotor.
Figura 1. Esquema de conexo de um rotor com o estator.

Fonte. JIE Itaipu (com adaptaes). Disponvel em
<http://jie.itaipu.gov.br/print_node.php?secao=turbinadas1&nid=10537>. Acesso em 10 dez. 2010.
A velocidade do campo girante depende da frequncia da rede eltrica (f) e

do nmero de polos do rotor (P). Para um gerador com P pares de polos, a
velocidade sncrona ou campo girante (Ns) dada:
O escorregamento (S) tambm acontece entre o rotor e o campo girante

quando tratamos de geradores sncronos, devendo ser de valor percentual baixo.
Ele ocorre devido a uma diferena entre a velocidade sncrona ( Ns) e a do rotor (N),
conforme a frmula:
Escorregamento entre motor e gerador

Se houver um motor acionando um equipamento gerador de energia eltrica,
ocorrer escorregamento entre ambos, devido s velocidades de sincronismo.
Portanto, para uma velocidade sncrona do motor (Nsm) e velocidade sncrona do
gerador (Nsg), o escorregamento ser descrito conforme frmula:
possvel obter o valor percentual do escorregamento do motor de induo

multiplicando-se o resultado da diviso por 100.
2. Indicaes bibliogrficas
FITZGERALD, A. E.; KINGSLEY JR., C.; UMANS, S. D. Mquinas eltricas, com
introduo eletrnica de potncia. 6. ed. So Paulo: Bookman, 2006.

Motor
de
induo
curso.
Disponvel
em
<http://webeficiencia
energetica.kit.net/motor.htm>. Acesso em 16 out. 2010.

3. Anlise das alternativas
A, C, D e E Alternativas incorretas.
JUSTIFICATIVA. O valor percentual do escorregamento entre o motor e o gerador
S = 4%, conforme mostrado a seguir.
B Alternativa correta.
JUSTIFICATIVA. Para obteno do valor de escorregamento percentual entre o
motor e o gerador, devemos realizar os clculos indicados a seguir.
Primeiramente, obtemos os valores das velocidades sncronas do motor e do
gerador:
Obtidos os valores das velocidades sncronas do motor e do gerador,

podemos calcular o valor percentual do escorregamento:
Questo 2
Questo 2.2
Considere a topologia de Conversor Digital Analgico (CDA) que converte uma
palavra digital de 8 bits, a partir de sua representao decimal d10, em uma tenso
analgica Vs, em volts, segundo a frmula abaixo.
A no linearidade percentual de um CDA obtida para uma dada entrada pelo valor
absoluto da razo do erro entre os valores gerado e calculado, em relao faixa
de variao total de tenso do conversor.
Tomando como base um CDA fabricado com essa topologia, verificou-se, no teste
em fbrica, que para d10 = 128, o dispositivo apresentou Vs = 0,102 V. Portanto, a
no linearidade percentual do CDA para esse valor especfico da palavra digital
A. 1,00%
B. 1,28%
C. 2,00%
D. 2,32%
E. 2,56%
1. Introduo terica
Linearidade
A linearidade um tipo de parmetro que expressa o quanto a curva
caracterstica do sensor se desvia da curva tida como curva ideal. Geralmente, a
linearidade especificada em termos do percentual de no linearidade e definida
pela frmula a seguir.
Na frmula, NL representa a no linearidade, DIN(MX) o mximo desvio com

relao curva ideal (reta de referncia) e INFS a mxima entrada admitida como
a escala total.
Na figura 1, est ilustrado o grfico de no linearidade.

5
Figura 1. Grfico de no linearidade.

Fonte. UFRJ. Disponvel em <www.peb.ufrj.br/cursos/COB783/Cob783_Apostila1_2.pdf>. Acesso em
24 fev. 2011.
BOYLESTAD, R. L.; NASHELSKY, L. Dispositivos eletrnicos e teoria de circuitos.
8. ed. So Paulo: Prentice Hall, 2004.
IDOETA, I. V.; CAPUANO, F. G. Elementos de eletrnica digital. 40. ed. So
Paulo: rica, 2007.
A, B, D e E Alternativas incorretas.
JUSTIFICATIVA. A no linearidade percentual do CDA para o valor especfico da
palavra digital NL(%)2%.
C Alternativa correta.
JUSTIFICATIVA. O Conversor Digital Analgico (CDA) converte 8 bits em
representao decimal (
) em tenso analgica ( ) em Volts.
Dado que um CDA fabricado apresentou
para
,a
no linearidade percentual para esse valor especfico da palavra digital de 8 bits

pode ser calculada conforme segue.
A relao entre os
calculado e gerado forma o
, enquanto que o
o valor relacionado aos 8 bits da palavra, ou seja, o mximo valor da palavra

ser
, ou 256, em valor decimal.
Portanto, a no linearidade percentual do CDA para o valor especfico da

palavra digital NL(%)2%.
Questo 3
Questo 3.3
Um engenheiro necessitava de um circuito eletrnico programvel atravs do
posicionamento de chaves e capaz de implementar expresses booleanas entre
quatro sinais digitais (W, X, Y e Z). Ele solicitou a um tcnico que montasse o
circuito apresentado na figura, utilizando decodificadores com 3 (trs) entradas e 8
(oito) sadas, em que E3 representa o bit mais significativo da entrada. Sabe-se que
o pino de enable, quando desativado, faz com que todas as sadas do decodificador
(S0 at S7) permaneam em nvel lgico 1.
As chaves so independentes e tm duas posies de contato, conectadas barra
de +VCC ou ao terminal do decodificador.
Quais os nmeros das chaves que devero ser conectadas aos decodificadores para
que a expresso booleana do sinal F seja W XY WXZ WXYZ ?
A. 1, 5, 7, 12 e 14
B. 3, 4, 5, 11 e 14
C. 3, 4, 7, 12 e 13
D. 3, 6, 8, 10 e 12
E. 5, 6, 7, 11 e 15
3

8
1. Introduo terica
1.1. Tabela da Verdade
A Tabela da Verdade um tipo de tabela matemtica utilizada em lgica para
definir se determinada frmula vlida ou no, ou mesmo para verificar se uma
sequncia de informaes dadas pelas variveis de entrada corresponde a uma
sada correta (a sada verdadeira representada por 1 e a falsa, por 0).
A quantidade de variveis de entrada definida conforme a situao, ou
seja, podemos ter 1, 2, 3, 4 ou 5 variveis de entrada, por exemplo. No caso da
figura 1, temos 3 variveis de entrada e 8 valores de sada.
Figura 1. Tabela da Verdade para 3 variveis de entrada.
De acordo com a quantidade de variveis de entrada (das possveis

combinaes), temos a quantidade de valores na sada em
, sendo que n
corresponde ao nmero de variveis de entrada.

Para entender melhor a relao entre as variveis de entrada e sada,
seguem clculos de sadas de acordo com a alterao do nmero de variveis de
entrada:
21=2 valores na sada;
25=32 valores na sada.
1.2. Expresses booleanas

So expresses lgicas que representam as sadas de quaisquer sistemas,
dadas as variveis de entrada. Os elementos que compem a sada (expresso) so
somados e resultam das verdades da Tabela da Verdade.
FLOYD, T. Sistemas digitais: fundamentos e aplicaes. 9. ed. So Paulo:
Bookman, 2007.
Paulo: rica, 2007.
TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Sistemas digitais: princpios e
aplicaes. 10. ed. So Paulo: Pearson, 2007.

JUSTIFICATIVA. Os pinos que correspondem aos valores verdadeiros de sada, ou
seja, F 1, so os pinos 3, 4, 5, 11 e 14.
JUSTIFICATIVA. A expresso booleana dada para a sada F : W XY WXZ WXYZ .
Para o circuito chaveado com 8 sadas lgicas (diagrama lgico), vamos identificar
os decodificadores A e B.
10
Identificados os decodificadores, elabora-se a Tabela da Verdade com 4

variveis de entrada (Z, W, X e Y), chaves de seleo (S0 a S7), pinos relacionados
s chaves de seleo e respectiva sada F.
O decodificador A acionado quando Z
0 e o B, quando Z 1 .
Da expresso booleana, o primeiro elemento W XY , o que significa que
0, X 1 e Y
1 . Portanto, as linhas da Tabela da Verdade que possurem tais
valores so selecionadas como verdade, significando que, na sada F, a respectiva

linha F
1.
O segundo elemento WXZ , o que significa que W 1 , X
0 e Z
0.
Portanto, as linhas da Tabela da Verdade que possurem tais valores so

selecionadas como verdade, significando que, na sada F, a respectiva linha F
O terceiro elemento WXYZ , o que significa que W 1 , X
1, Y
1.
0 e
Z 1 . Portanto, as linhas da Tabela da Verdade que possurem tais valores so

selecionadas como verdade, significando que, na sada F, a respectiva linha F
1.
11
Figura 2. Tabela da Verdade do sistema.
Portanto, os pinos que correspondem aos valores verdadeiros de sada, ou

seja, F 1, so os pinos 3, 4, 5, 11 e 14.
12
Questo 4
Questo 4.4
A figura apresenta quatro portas digitais, construdas com transistores CMOS.
As portas que representam os circuitos 1, 2, 3 e 4, respectivamente, so:

A.
B.
C.
D.
E.

13
1. Introduo terica
1.1. Transistores CMOS
CMOS (Complementary Metal-Oxide-Semiconductor) um tipo de tecnologia
empregada na fabricao de CIs (Circuitos Integrados) em que so includos
elementos de lgica digital (como portas lgicas, flip-flops, contadores e
decodificadores), microprocessadores, microcontroladores, memrias RAM etc. Essa
tecnologia utiliza dois tipos de transistores MOSFET, o MOSFET canal N (NMOS) e o
MOSFET canal P (PMOS), de tal forma que um deles complementa o outro.
A tecnologia CMOS hoje a mais amplamente utilizada na fabricao de CIs,
pois de baixssimo consumo de energia e possibilita alta densidade de integrao
comparativamente com outras tecnologias, como a TTL. Devido a essas
caractersticas,
circuitos
CMOS
so
largamente
usados
na
fabricao
de
calculadoras, relgios digitais e outros dispositivos alimentados por pequenas

baterias.
1.2. MOSFET
Um transistor MOSFET consiste em um substrato de material semicondutor
dopado no qual se criam, mediante tcnicas de difuso de dopantes, duas ilhas de
tipo oposto separadas por uma rea sobre a qual se faz crescer uma capa de
dieltrico coberta por uma capa de condutor. Os transistores MOSFET dividem-se
em dois tipos fundamentais, dependendo de como se tenha realizado a dopagem,
conforme segue.
NMOS - utiliza substrato do tipo p e difuses de tipo n (figura 1).
PMOS - utiliza substrato do tipo n e difuses de tipo p (figura 2).
As reas de difuso denominam-se fonte (source) e dreno (drain) e o condutor
entre eles a comporta (gate).
14
Figura 1. Configurao do transistor NMOS.

Fonte. Computer Desktop Encyclopedia. Disponvel em <www.zdnet.com/topics/mosfet>. Acesso em
11 abr. 2011.
Figura 2. Configurao do transistor PMOS.

Fonte: Computer Desktop Encyclopedia. Disponvel em <www.zdnet.com/topics/mosfet>. Acesso em
11 abr. 2011.
O transistor MOSFET possui trs estados de funcionamento: corte, conduo

e saturao. apresentada, a seguir, uma descrio sucinta sobre cada tipo de
funcionamento.
Corte Quando a tenso da porta idntica do substrato, o MOSFET est em
estado de no conduo. Nenhuma corrente flui entre fonte e dreno at que se
aplique uma diferena de potencial entre ambos.
Conduo linear Ao polarizar-se o gate com uma tenso negativa (PMOS) ou
positiva (NMOS), criada uma regio de deflexo na regio que separa a fonte e o
15
dreno. Se essa tenso cresce o suficiente, aparecero portadores (eltrons em

NMOS) e espaos vazios em (PMOS) na regio de deflexo que daro lugar a um
canal de conduo. O transistor passa, ento, a estado de conduo, de modo que
uma diferena de potencial entre a fonte e o dreno dar lugar corrente. O
transistor comporta-se como uma resistncia controlada pela tenso do gate.
Saturao Quando a tenso entre o dreno e a fonte supera certo limite, o
canal de conduo abaixo do gate sofre um estrangulamento ao redor do dreno e
desaparece. A corrente entre fonte e dreno no se interrompe, devido ao campo
eltrico entre ambos, porm se faz independente da diferena de potencial entre os
terminais.
1.3. PMOS
A lgica PMOS (pFET Metal Oxide Silicon) usa transistores de efeito de campo
de metal xido-semicondutor MOSFET tipo p para implementar portas lgicas e
outros circuitos digitais. Os transistores PMOS tm trs modos de operao: corte,
conduo e saturao (ativo).
Para entender melhor o funcionamento do PMOS, segue a figura 3, que
ilustra as configuraes de conduo e corte.
Figura 3. Condies do transistor PMOS.
Na primeira condio, o transistor tipo p (Tp) tem uma tenso aplicada entre
Gate (G) e Source (S), levando o transistor Tp condio de corte. No segundo

caso, VGS tem tenso 0 volts, o que leva a tenso entre Drain (D) e Source (S)
condio da fonte, que, nesse caso, o VDD com tenso de 5 volts, ou seja, a
tenso de sada (Vs) ser igual a VDS e o transistor conduzir.
16
1.4. NMOS
A lgica NMOS (nFET Metal Oxide Silicon) usa transistores de efeito de
campo de metal xido-semicondutor MOSFET tipo n para implementar portas
lgicas e outros circuitos digitais. Os transistores NMOS possuem trs modos de
operao: corte, conduo e saturao (ativo). Assim como o PMOS, porm com
inverso entre os tipos de funcionamento.
Para entender melhor o funcionamento do NMOS, segue a figura 4, que
ilustra as configuraes de conduo e corte.
Figura 4. Condies do transistor NMOS.
Na primeira condio, o transistor tipo n (Tn) tem uma tenso aplicada entre
Gate (G) e Source (S), levando a tenso entre Drain (D) e Source (S) condio da
fonte, que, nesse caso, o terra, ou seja, a tenso de sada (Vs) ser igual VDS, o
que corresponde conduo de aproximadamente 0 volts. No segundo caso, VGS
tem tenso 0 volts, o que leva o transistor Tn condio de corte.
1.5. Portas lgicas
As portas lgicas so utilizadas na eletrnica digital. A porta lgica E (AND)
efetua a operao de multiplicao lgica. A porta lgica OU (OR) efetua a operao
de adio lgica. O quadro 1 apresenta algumas portas lgicas com suas respectivas
expresses booleanas.
17

Quadro 1. Portas lgicas e expresses booleanas.
Inversora
AND
A
B
OR
A
B
NAND
A
B
NOR
A
B
Bookman, 2007.
Paulo: rica, 2007.

A Alternativa correta.
JUSTIFICATIVA. O primeiro circuito abordado apresenta a combinao de dois
transistores, um PMOS e um NMOS, conforme mostrado nas figuras 5 e 6.
Figura 5. Condies do circuito 1 para A = 0.
Nesse caso, ao colocar-se um valor binrio 0 na varivel de entrada A, o

circuito ter VGS = 0 volts e, portanto, o Tn fica no estado de corte e o Tp conduz o
valor da fonte para a sada, tornando a sada Z=1.
18
Figura 6. Condies do circuito 1 para A = 1.
Nesse caso, ao colocar-se um valor binrio 1 na varivel de entrada A, o

circuito ter VGS = 5 volts e, portanto, o Tp fica no estado de corte e o Tn conduz o
valor da fonte para a sada, tornando a sada Z=0. Esse comportamento resulta em
uma porta NOT (inversora), pois a sada o inverso da entrada.
O segundo circuito dado apresenta a combinao de quatro transistores, dois
PMOS e dois NMOS, conforme a figura 7.
Figura 7. Condies do circuito 2.
De acordo com a figura 7, e levando em considerao o que foi analisado

para o circuito 1, podemos observar que, se for inserido na entrada o valor binrio
A=0, teremos uma sada intermediria X=1 e, portanto, ser gerado sinal Z=0, pois
o Tp estar cortado e o Tn conduzindo na segunda parte do circuito. Esse
comportamento caracteriza um BUFFER, ou seja, o sinal da entrada A ser o mesmo
na sada Z.
O terceiro circuito dado apresenta a combinao de quatro transistores, dois
19
De acordo com a figura 8 e levando em considerao o que foi analisado

para o circuito 1, podemos observar que existem duas entradas A e B, sendo que o
Source (S) de TnA o Drain (D) de TnB, fazendo com que os transistores NMOS
tenham dependncia. Se for inserido na entrada o valor binrio A=0, teremos sada
Z=1, E, se for inserido na entrada o valor binrio B=0, teremos sada Z=1, portanto
teremos na sada uma combinao invertida de A E B. Esse comportamento
corresponde porta NAND.
O quarto circuito dado apresenta a combinao de quatro transistores, dois
De acordo com a figura 9 e levando em considerao o que foi analisado

para o circuito 1, podemos observar que existem duas entradas A e B, sendo que o
Drain (D) do TpA o Source (S) do TpB, fazendo com que os transistores PMOS
tenham dependncia. Se for inserido na entrada o valor binrio A=0 e B=0, teremos
20
sada Z=1, portanto, teremos na sada uma combinao invertida de A OU B. Esse

comportamento corresponde porta NOR.
Para ficar mais claro, segue o quadro 2, com as portas e as Tabelas da
Verdade obtidas das anlises.
Quadro 2. Portas lgicas e expresses booleanas e tabelas verdade.
NOT
BUFFER
NAND
NOR
A
B
A
B
Portanto, as portas lgicas que representam os comportamentos dos transistores

dados nos circuitos so: NOT, BUFFER, NAND e NOR.
B, C, D e E Alternativas incorretas.
JUSTIFICATIVA. As portas lgicas que representam os comportamentos dos
transistores dados nos circuitos so: NOT, BUFFER, NAND e NOR.
21
Questes 5 e 6
Questo 5.5
Observe a figura abaixo, que mostra curvas de magnetizao BH de vrios
materiais.
A anlise das curvas permite concluir que:

A. o ao-silcio o material que apresenta variao desprezvel em H para valores
de densidade de fluxo magntico no intervalo de 1,40T a 1,60T.
B. o ferro fundido o material que apresenta maior crescimento percentual para
intensidade de campo magntico na faixa de 1000 Ae/m a 3000 Ae/m.
C. o ao-silcio apresenta densidade de fluxo magntico menor que a liga ferronquel para intensidade de campo de 4500 Ae/m.
D. todos os materiais apresentam valores idnticos de B para intensidade de
campo magntico igual a 2600 Ae/m.
E. a liga ferro-nquel apresenta saturao em B para valores de H abaixo de 1000
Ae/m.

22
Questo 6.6
Dado:
Na figura dada, a curva 1 mostra a relao entre a induo magntica e a
intensidade de campo magntico de uma amostra de liga ao-silcio, e a curva 2
mostra essa relao para um material no ferromagntico. Para o ao-silcio concluise que
A. a permeabilidade relativa igual a 30.
B. a permeabilidade passa a ser varivel com o campo H 1 na saturao.
C. a contribuio do alinhamento mximo dos dipolos magnticos igual 1,2
Wb/m2.
D. a contribuio dos dipolos magnticos se anula, a partir do ponto P.
E. o magnetismo residual igual a 0,04 Wb/m2.
1. Introduo terica
1.1. Densidade de fluxo magntico
Densidade de fluxo magntico (B), ou induo magntica, o nmero de
linhas de fluxo por unidade de rea que permeia o campo magntico de
determinado material. uma quantidade vetorial, sendo que a sua direo em
qualquer ponto do campo magntico gera a direo do campo naquele ponto.
No Sistema Internacional de unidades (S.I.), a densidade de fluxo magntico
expressa em Webers por metro quadrado (Wb/m2). Essa unidade de intensidade
do vetor induo magntica recebeu o nome de Tesla (T), sendo 1 T = 1Wb/m2.
6

23
Utilizando uma escala adequada de linhas de fluxo por unidade de rea

perpendicular ao campo, podem ser representadas a induo magntica (B) e a
intensidade de campo magntico (H) em qualquer ponto.
1.2. Intensidade de campo magntico
A intensidade de campo magntico uma grandeza que representa o quo
forte o campo, ou seja, a intensidade do campo magntico que atua sobre o
material como fora imantadora, na induo magntica e, medida que um
material ferromagntico sujeito a uma fora imantadora cada vez maior, a
densidade do fluxo magntico aumenta at que o material fique saturado.
HALLIDAY,
D.;
RESNICK,
R.;
WALKER
J.
Fundamentos
de
Fsica:
Eletromagnetismo. 8. ed. Rio de Janeiro: LTC, 2009 v. 3.

TIPLER, P. A.; MOSCA, G. Fsica para cientistas e engenheiros. 6. ed. Rio de
Janeiro: LTC, 2009, v. 1.
Questo 5.
A Alternativa incorreta.
JUSTIFICATIVA. No grfico, o ao-silcio (AS) um material que apresenta grande
variao em H para valores de densidade de fluxo magntico (B) no intervalo de
1,40T a 1,60T, ou seja, a variao de intensidade de campo magntico (H) para
esse intervalo de aproximadamente 1100 Ae/m a 5100 Ae/m.
JUSTIFICATIVA. De acordo com o grfico, as curvas de LFN e AS so as que
possuem pouca evoluo em relao B. As curvas de ao-fundido (AF) e ferrofundido (FF) so as que apresentam maior variao pela anlise visual. Para realizar
a comparao, utilizou-se a frmula a seguir, sendo que R representa o percentual
de crescimento, MaV, o maior valor e MeV, o menor valor no perodo.
24
Das duas curvas AF e FF, a que apresenta maior crescimento percentual para
intensidade de campo magntico (H) na faixa de 1000 Ae/m a 3000 Ae/m a de
ferro-fundido (FF), conforme segue abaixo.
Como RFF > RAF, o percentual de crescimento de FF maior do que o dos

outros materiais, validando essa alternativa.
C Alternativa incorreta.
JUSTIFICATIVA. A curva do ao-silcio (AS) apresenta densidade de fluxo magntico
(B) maior do que a curva da liga ferro-nquel (LFN) para intensidade de campo
magntico (H) de 4500 Ae/m.
D Alternativa incorreta.
JUSTIFICATIVA. Deve-se analisar o grfico que segue.
25
Nem todos os materiais apresentam valores idnticos de densidade de fluxo

magntico (B) para intensidade de campo magntico (H) igual a 2600 Ae/m, pois,
de acordo com o grfico, a curva do material ferro-fundido (FF) apresenta
aproximadamente 0,65T enquanto que os outros materiais correspondem a 1,50T.
E Alternativa incorreta.
JUSTIFICATIVA. A liga ferro-nquel (LFN) apresenta saturao em B para valores de
intensidade de campo magntico (H) acima de aproximadamente 1500 Ae/m e
existe crescimento da curva dessa liga para valores inferiores a 1000 Ae/m, no
caracterizando, portanto, saturao.
Questo 6.
JUSTIFICATIVA. A permeabilidade absoluta para o material da curva 1 a relao
entre a induo magntica (B) e a intensidade de campo magntico (H) no ponto P:
.
Dado que a permeabilidade relativa a relao entre a permeabilidade
absoluta do material da curva 1 com relao permeabilidade do espao livre
(vcuo)
no ponto P, como se pode observar no grfico do exerccio, ento
possvel a obteno da permeabilidade relativa conforme segue.
26
A permeabilidade relativa para uma liga de ao-silcio
, pois,
.
B Alternativa incorreta.
JUSTIFICATIVA. justamente nessa regio que ocorre estabilidade com relao
intensidade de campo magntico (H), apresentando comportamento linear e,
portanto, no h variao.
JUSTIFICATIVA. A contribuio do alinhamento mximo dos dipolos magnticos
ocorre para valores acima de 1,2 Wb/m2, conforme crescimento linear a partir do
ponto P.
JUSTIFICATIVA. As contribuies dos dipolos magnticos no se anulam, a partir do
ponto P, entrando em uma relao de induo magntica praticamente constante.
JUSTIFICATIVA. O valor da induo magntica de 0,04 Wb/m2 para um valor de
campo magntico
em material no ferromagntico e, portanto, no o
magnetismo residual.
27
Questo 7
Questo 7.7
Deseja-se simular o comportamento transitrio de um circuito eltrico composto por
capacitores, indutores e resistores, tendo como entrada uma fonte de tenso
constante. As constantes de tempo deste circuito so dadas por:
1
=0,1s,
=0,01s e
= 0,001s.
Para esta simulao, dispe-se de um simulador cujo passo de integrao mnimo

0,001s.
Nessas condies, tem-se:
Esta simulao pode ser efetuada com sucesso desde que o modelo do circuito seja
convenientemente escalonado no tempo.
O modelo linear e invariante no tempo.
Analisando essas afirmaes, conclui-se que:
A. as duas afirmaes so verdadeiras e a segunda justifica a primeira.
B. as duas afirmaes so verdadeiras e a segunda no justifica a primeira.
C. a primeira afirmao verdadeira e a segunda falsa.
D. a primeira afirmao falsa e a segunda verdadeira.
E. as duas afirmaes so falsas.
1. Introduo terica
1.1. Circuito eltrico RLC
Circuito RLC, tambm conhecido como circuito ressonante ou circuito
aceitador, um circuito eltrico que consiste de um resistor (R), um capacitor (C) e
um indutor (L) conectados em srie ou em paralelo.
O circuito RLC chamado de circuito de segunda ordem visto que qualquer
tenso ou corrente nele pode ser descrita por uma equao diferencial de segunda
ordem. Esse comportamento devido relao de oscilao LC.
Esse tipo de circuito utilizado como filtro de diferentes tipos, dependendo
do fator de carga. Esse filtro tem comportamento transitrio da relao RLC e,
nesse caso, pode apresentar comportamento linear.

28
1.2. Comportamento linear

Comportamento linear aquele no qual as relaes so de primeira ordem,
cujo grfico uma reta de equao y=ax+b.
ALEXANDER, C. K.; SADIKU, M. N. O. Fundamentos de Circuitos Eltricos. So
Paulo: Bookman, 2003
BURIAN JR, Y.; LYRA, A. C. C. Circuitos Eltricos. So Paulo: Pearson, 2006.
OPPENHEIM, A. V.; WILLSKY, A. S. Sinais e Sistemas. 2 ed. So Paulo: Pearson,
2010.
JUSTIFICATIVA. A entrada do circuito RLC de tenso constante. Sendo as
constantes de tempo desse circuito dadas por
3
= 0,1s,
= 0,01s e
= 0,001s, com passo de integrao mnimo de 0,001s, foi originado o grfico
abaixo (figura 1).
Figura 1. Simulao do comportamento transitrio.
Devido entrada com tenso constante e passo de integrao variando em

0,001s, as constantes de tempo sero mantidas proporcionalmente aos valores de
tempo em segundos, conforme o passo mnimo.
29
Para que a simulao seja efetuada com sucesso, necessrio que o circuito
seja convenientemente escalonado no tempo para atender ao passo mnimo de
0,001s, o que valida a primeira afirmao.
A segunda afirmao verdadeira e valida a primeira afirmao, pois o
modelo linear, ou seja, obedece a uma funo de 1 grau (conforme grfico) e
no varia com o tempo, pois constante a progresso no tempo, de acordo com as
constantes do sistema.
JUSTIFICATIVA. Para que a simulao seja efetuada com sucesso, o circuito deve
ser convenientemente escalonado no tempo para atender ao passo mnimo de
0,001s, o que valida a primeira afirmao. A segunda afirmao verdadeira e
valida a primeira afirmao, pois o modelo linear e no varia com o tempo.
30
Questo 8
Questo 8.8
Em receptores de comunicao tica, so empregados fotodetectores do tipo PIN,
que fornecem uma corrente eltrica proporcional potncia luminosa incidente. A
figura mostra um circuito bsico para sua utilizao, onde um resistor de 200 k
ligado em srie ao diodo.
O modelo do PIN consiste em uma capacitncia de 20 pF em paralelo com uma

fonte de corrente i. Esta corrente determinada por meio da expresso i = K .P ot,
onde K = 0,5 A/W e Pot a potncia tica incidente, em W. Considere, como
condio inicial, que o PIN recebe uma potncia luminosa constante, de modo que a
tenso sobre o resistor de 0,1volt. A fonte de luz desligada em t = 0 e, aps um
tempo tf, a tenso medida sobre o resistor de 0,1e2 volt.
Quais so os valores da potncia da fonte luminosa e do tempo t f, respectivamente?
(Dado: e = 2,7183)
A. 1
We4
B. 1
We8
C. 2
We8
D. 1 mW e 4
E. 1mW e 8
1. Introduo terica
Fotodetectores do tipo PIN
Um diodo fotodetector um dispositivo semicondutor otimizado para
absorver ftons. Um fton, quando encontra um tomo de baixa energia, transfere

31
sua energia para um dos eltrons da rbita de valncia, permitindo que esse eltron
escape da trelia, deixando uma lacuna em seu lugar (figura 1).
Figura 1. Esquema interno de funcionamento de um fotodiodo PIN.

Fonte. FSA. Disponvel em <www3.fsa.br/LocalUser/Eletronica/feris/Apostilas/ComOpt-p2.pdf>.
Acesso em 16 mar. 2011.
De acordo com a figura 1, os eltrons iniciam o trajeto pela parte P do diodo,

deslocando-se at a juno PI. Os ftons incidem nos tomos da parte I,
transferindo eltrons para a banda de conduo e criando buracos na banda de
valncia. Esses buracos recebem eltrons que chegam da parte P. Esses novos
portadores negativos absorvem a energia dos ftons e transferem-se, tambm, para
a banda de conduo e assim sucessivamente, estabelecendo-se corrente eltrica.
Essa corrente s pode ocorrer devido incidncia de ftons na regio
compreendida entre as junes PI e IN do diodo PIN. So dispositivos utilizados
para detectar sinais de fibras pticas, por exemplo.
OPPENHEIM, A. V.; WILLSKY, A. S. Sinais e sistemas. 2. ed. So Paulo:
Pearson, 2010.
YOUNG, P. H. Tcnicas de comunicao eletrnica. 5. ed. So Paulo: Pearson,
2006.
JUSTIFICATIVA. A potncia da fonte luminosa
e o tempo
, conforme mostrado a seguir.

32
JUSTIFICATIVA. Buscando identificar as conexes do dispositivo fotodetector, foi
elaborado o circuito a seguir com base no enunciado do exerccio.
Figura 2. Esquema interno do fotodetector PIN.
Dada a condio inicial, ou seja, o PIN recebe potncia luminosa constante,

de modo que a tenso sobre o resistor V=0,1 V, podemos calcular o valor da
corrente com a 1 Lei de Ohm:
Sabendo-se que
constante K como
, podemos calcular a potncia ptica utilizando a

, conforme enunciado:
Sabendo que a fonte de luz desligada em t = 0s e que, aps tempo tf, a

tenso medida sobre o resistor de 0,1.e2 V, foi elaborado o grfico a seguir
(figura 3).
Figura 3. Grfico de funcionamento do fotodetector PIN.
33
Como a medio no resistor resultou em 0,1.e2 V em um tempo tf, aps o

desligamento do PIN, a curva de decaimento torna-se exponencial e obedece
ordem de V = 0,1.e (V). O circuito RC srie, portanto o complemento RC vale:
E tf :
Portanto, a potncia da fonte luminosa
e o tempo
34
Questes 9 e 10
Questo 9.9
Um tcnico em informtica deve construir um dispositivo para auxiliar no
diagnstico de determinada doena W. A doena diagnosticada atravs da anlise
do valor do volume de trs substncias, S1, S2 e S3, encontradas no sangue.
Considera-se que a pessoa tem a doena W nas seguintes situaes:
As variveis lgicas T, V e X foram definidas da seguinte maneira:
Para indicar que a pessoa tem a doena W, a expresso lgica que dever
ser implementada no dispositivo :
A.
B.
C.
D.
E.
Questo 10.10
Uma agncia bancria, com expediente de 10 h at 16 h, tem dois gerentes. Por
motivos de segurana, cada gerente possui uma chave do cofre, cuja abertura est
submetida a restries de tempo. Durante o expediente, qualquer dos gerentes
pode abrir o cofre; entretanto, fora do expediente, preciso a presena de ambos.
O quadro apresenta os valores lgicos de duas variveis ( T16 e T10) que permitem
identificar o horrio de funcionamento.

10
35
Representando a presena de cada gerente pelas variveis lgicas G1 e G2, qual a

expresso lgica que habilita a abertura do cofre?
A.
B.
C.
D.
E.
1. Introduo terica
Lgica digital
Floyd (2007) cita que Georg Boole publicou, em 1854, um trabalho sobre
teorias matemticas e lgicas. Esse trabalho manteve-se em nvel terico at
Claude Shannon aplic-lo em lgicas com rels (1938 no MIT). Desde ento, a
abordagem matemtica proposta por Boole, tambm conhecida por lgebra de
Boole ou lgebra Booleana, tem sido aplicada em circuitos digitais.
Algumas diretrizes, descritas a seguir, devem ser seguidas para representar
eventos lgicos na lgebra Booleana.
Utilizam-se letras maisculas para representar as variveis lgicas.
As variveis lgicas podem assumir apenas dois valores (0 ou 1).
O complemento o inverso de uma varivel e representado por uma barra
sobre a varivel desejada. Por exemplo, se
, ento
Com base na representao e nos conceitos da lgebra de Boole, o quadro 1

mostra as principais operaes e propriedades entre as variveis.
36
Quadro 1. Propriedades da lgebra de Boole.
A lgebra de Boole est associada s portas lgicas utilizadas na eletrnica

digital. A porta lgica E (AND) efetua a operao de multiplicao booleana. A porta
lgica OU (OR) efetua a operao de adio booleana. A seguir, o quadro 2
apresenta algumas portas lgicas com suas respectivas expresses booleanas e
suas Tabelas da Verdade caractersticas.
Quadro 2. Portas lgicas, expresses booleanas e tabelas da verdade.
NOT
AND
OR
A
B
NAND
A
B
NOR
A
B
A
B
Em resumo, as expresses lgicas so resultados de combinaes de portas

lgicas.
Bookman, 2007.
Paulo: rica, 2007.
37

Questo 9.
JUSTIFICATIVA. Para indicar que a pessoa tem a doena W, a expresso lgica que
dever ser implementada no dispositivo
, conforme mostrado a
seguir.
JUSTIFICATIVA. Para entender melhor a relao entre as substncias (S) que esto
no sangue e a doena (W), foi elaborada a Tabela da Verdade abaixo (tabela 1).
Tabela 1. Relao das substncias e a doena W.
As variveis lgicas so T, V e X:
Ento, podemos construir a Tabela da Verdade a seguir e identificar os

estados na sada (W), que so em binrio igual a 1, o que corresponde a ter
doena.
Desses valores da sada W, montamos a expresso lgica do sistema para

resolver via lgebra de Boole:
38
Portanto, para indicar que a pessoa tem a doena W, a expresso lgica que
dever ser implementada no dispositivo
Questo 10.
JUSTIFICATIVA. Inicialmente, importante conhecer as variveis. Nesse caso, o
primeiro gerente representado por G1 e o segundo gerente, por G2. O horrio
representado por T16 e T10.
A expresso lgica para a abertura do cofre obtida a partir das afirmaes
sobre a segurana da agncia bancria. Uma das condies : para o cofre ser
aberto a qualquer momento, necessria a presena dos dois gerentes. Outra
maneira de representar essa afirmao : Para abrir o cofre a qualquer momento
necessria a presena do gerente 1 E do gerente 2.

Observe que essa frase representa o uso de uma expresso E, que pode ser
escrita na lgebra de Boole como uma multiplicao.
A outra condio para a abertura do cofre est relacionada ao horrio do

expediente e, devido a isso, necessrio definir uma expresso para o horrio do
expediente.
Observando a Tabela da Verdade fornecida na questo, define-se o horrio
de expediente quando T16 falso E T10 verdadeiro. Ento, para definir o horrio
do expediente, pode-se utilizar a expresso:
A segunda condio para a abertura do cofre, baseada na afirmao do

primeiro pargrafo da questo, : em horrio de expediente, qualquer um dos
gerentes pode abrir o cofre. Analisando essa afirmao, conclui-se que

necessrio um gerente OU outro E que o horrio seja de expediente.
Sendo assim, pode-se escrever a expresso booleana para a segunda
condio para a abertura do cofre.
Como necessrio satisfazer a Condio 1 OU a Condio 2 para a abertura

do cofre, define-se que a expresso lgica geral para esse evento :
39
Portanto, com essa expresso booleana, valida-se a alternativa.

JUSTIFICATIVA. Utilizando as lgicas e eventos descritos na questo, chega-se ao
seguinte resultado:
40
Questo 11
Questo 11.11
A fora eletromotriz (f.e.m.) de um termopar metal (A)-chumbo (B) calculada pela
frmula
AB
.t
1 2
.t
2
onde
A representa um metal qualquer e B, o chumbo, considerado como metal de

referncia;
so constantes cujos valores encontram-se na tabela abaixo;
t a diferena de temperatura da juno sob teste, em relao a 0 oC.
Considerando a medida efetuada em uma juno a 100 oC com um termopar

alumnio-ferro (
AL Fe
) , a f.e.m., em mV,
A. 1,542
B. 1,478
C. -1,478
D. -1,542
E. -1,842
1. Introduo terica
Termopar
O fenmeno da termoeletricidade foi descoberto em 1821 por T. J. Seebeck,
quando notou que, em um circuito fechado formado por dois condutores metlicos
e distintos A e B submetidos a um diferencial entre as suas junes, ocorre
passagem de corrente eltrica (i).
A existncia de uma f.e.m. (
) no circuito conhecida como efeito Seebeck
e deve-se ao fato de que a densidade de eltrons livres num metal difere de um

11

41
condutor para outro e depende, tambm, da temperatura. Quando esse circuito

interrompido, a tenso do circuito aberto torna-se uma funo das temperaturas
das junes e da composio dos dois metais.
Devido a essa funo com relao temperatura, pelo aquecimento de dois
metais diferentes, tendo em suas extremidades temperaturas diferentes, ocorre o
aparecimento de uma f.e.m. da ordem de mV e esse princpio conhecido como
efeito Seebeck, propiciando a utilizao de termopares para medio de
temperatura.
Um termopar, ou par termomtrico, consiste de dois condutores metlicos de
naturezas distintas, na forma de metais puros ou ligas homogneas. Os fios so
soldados em um extremo denominado de juno de medio; a outra extremidade,
juno de referncia, levada ao instrumento medidor por onde flui a corrente
gerada, conforme ilustrado na figura 1.
Figura 1. Esquema de conexo de um Termopar.

Fonte. IOPE. Disponvel em <http://www.iope.com.br/3ia1_termopares.htm>. Acesso em 17 mar. 2011.
BOLTON, W. Instrumentao e controle. So Paulo: Hemus, 2005.
LIRA, F. A. Metrologia na indstria. So Paulo: rica, 2001.
MONTEIRO, M. S. Avaliao metrolgica da estabilidade termoeltrica de
termopar AuPt. Dissertao de Mestrado. PUC-RJ, Rio de Janeiro, 2002.

TORREIRA, R. Instrumentos de medio eltrica. 3. ed. Curitiba: Hemus, 2002.
A, B, C e E Alternativas incorretas.
JUSTIFICATIVA. O valor da fora eletromotriz para a juno alumnio-ferro em
temperatura de 100 C
, conforme mostrado a seguir.
42
D Alternativa correta.
JUSTIFICATIVA. Temos uma relao de fora eletromotriz (f.e.m.) para dois
materiais conforme a seguinte frmula:
AB
.t
1 2
.t , na qual e so
2
constantes cujos valores encontram-se na tabela fornecida no enunciado (ilustrada

logo abaixo) e t a diferena de temperatura da juno que est sob teste (em
relao a 0 C).
Considerando a medida efetuada em uma juno a 100 C com um termopar

alumnio-ferro (
),
para os metais alumnio (Al) e ferro (Fe), e aplicando
a frmula da relao de f.e.m. para os dois materiais, temos:
Ento, o valor da fora eletromotriz em mV para a juno alumnio-ferro em

temperatura de 100 C
43
Questo 12
Questo 12.12
As figuras abaixo apresentam um amplificador operacional de ganho A e sua curva
de transferncia de tenso.
Com base na figura, tem-se:

O emprego do amplificador operacional exige que
O dispositivo opera na regio linear quando
Vp Vn
Vp Vn
V
A
Analisando essas afirmaes, conclui-se que

1. Introduo terica
Amplificador operacional
De acordo com Cathey (2002), os amplificadores operacionais, ou
simplesmente AmpOp, so circuitos amplificadores desenvolvidos para que um
nico componente pudesse efetuar algumas operaes matemticas (soma,
subtrao, multiplicao, integrao, derivao, entre outras) de acordo com a
configurao externa previamente preparada. No passado, essa tecnologia serviu de
base para a construo de computadores analgicos.
12

44
Hoje, eles so utilizados principalmente em instrumentao para a

amplificao de pequenos sinais, pois duas de suas principais caractersticas so o
ganho elevado e a alta impedncia de entrada. Podem ser utilizados tambm em
circuitos de udio ou de comparao ou em acopladores de tenso.
Cathey (2002) mostra vrios circuitos, como o amplificador inversor,
amplificador no inversor, integrador e derivador, entre outros. So vrias opes
de configuraes dos AmpOp. O circuito da figura 1 apresenta um circuito
amplificador inversor.
Figura 1. Amplificador inversor.
Para simplificar o entendimento do esquema de ligao dos resistores no

amplificador inversor acima, as tenses de alimentao e de polarizao do AmpOp
foram suprimidas do desenho. Mesmo no representada no desenho, a ligao da
alimentao deve ser efetuada no circuito real. Os amplificadores operacionais
necessitam de alimentao simtrica para funcionarem.
A figura 2 mostra o desenho de um amplificador operacional inversor com a
ligao da alimentao.
Figura 2. Amplificador inversor com esquema de alimentao.
O ganho em malha aberta do amplificador operacional to alto que

geralmente se considera que o ganho tende ao infinito. Mas isso no significa que
um volt na entrada gerar infinitos volts na sada, pois existe certa limitao
(saturao). Essa limitao o valor da tenso de alimentao do AmpOp, fazendo
45
com que a tenso de sada Vo jamais seja maior do que a tenso de alimentao,
independentemente dos ajustes de ganho feitos anteriormente.
Existem circuitos construdos que se beneficiam dessa saturao como, por
exemplo, o apresentado na figura 3.
Figura 3. Amplificador como circuito comparador.
Esse um circuito comparador em que uma tenso de referncia ajustada

na entrada inversora e o sinal a ser comparado inserido na entrada no inversora.
Enquanto o sinal comparado for menor do que o sinal de referncia, a tenso de
sada ser zero. Quando o sinal comparado for levemente maior do que o sinal de
referncia, essa diferena ser amplificada muitas vezes at a sada saturar. Nesse
caso, o AmpOp ter o funcionamento de chave e a sada ser digital.
CATHEY, J. J. Dispositivos e circuitos eletrnicos. 2 ed. Porto Alegre: Bookman,
2002.
FIGINI, G. Eletrnica industrial: circuitos e aplicaes. Curitiba: Hemus, 2002.
JUSTIFICATIVA. A primeira afirmao falsa e a segunda afirmao verdadeira,
conforme mostrado a seguir.
JUSTIFICATIVA. A questo apresentou o desenho de um circuito comparador com
AmpOp funcionando em malha aberta, ou seja, nenhum resistor liga a sada a
46
alguma entrada. Dessa forma, o ganho tende ao infinito e a sada ser zero quando
a tenso
for menor que
e ter o nvel lgico alto quando
for menor do que
.
O enunciado apresenta um circuito amplificador e respectivo grfico:
Foi apresentada uma inequao da qual possvel extrair o significado das

variveis a partir do desenho:
Portanto, as variveis so as que seguem abaixo.

Tenso na entrada no inversora.
Tenso na entrada inversora.
Alimentao do AmpOp.
Ganho do AmpOp.
Antes de analisar as afirmaes propostas pela questo, importante saber
que a diferena entre as tenses aplicadas na entrada no inversora e na entrada
inversora a tenso de entrada ( ) e que o ganho ( ) a relao entre a tenso
de entrada ( ) e a tenso de sada ( ):
Ento,
possvel substituir a relao entre ganho e tenses de entrada e sada na

inequao fornecida pelo exerccio.
Portanto,
47
A equao final indica que o mdulo da tenso de sada

ou igual ao mdulo da tenso de alimentao
deve ser menor
. Basicamente, essa equao diz
qual o limite de utilizao do AmpOp antes da saturao.

Conclui-se que a primeira afirmao falsa, pois existem vrias aplicaes do
AmpOp em malha aberta funcionando como chave na regio de saturao, ou seja,
no se exige que o AmpOp atenda essa condio, vlida somente para um caso de
aplicao.
J a segunda afirmao verdadeira. O grfico fornecido mostra a regio
linear e a regio de saturao do AmpOp. Da mesma forma que existem circuitos
que trabalham na regio de saturao, existem outros que trabalham como
amplificadores e precisam que o amplificador operacional esteja trabalhando na
regio linear. Como foi obtido
da tenso de sada
alimentao
, ento a equao final indica que o mdulo
deve ser menor ou igual ao mdulo da tenso de
, ou seja, essa equao diz que o limite de utilizao do AmpOp
antes da saturao, portanto, na regio linear.
48
Questo 13
Questo 13.13
Considere o texto e os objetos apresentados a seguir.
Os circuitos lgicos podem ser classificados como combinacionais ou sequenciais.
Nos circuitos combinacionais, a sada uma mera combinao lgica dos sinais de
entrada. Nos circuitos sequenciais, a sequncia dos sinais de entrada influencia a
sada. Em outras palavras, os circuitos sequenciais guardam uma memria do
passado e os combinacionais, no.
Identificando a Lgica Combinacional pela letra C e a Lgica Sequencial pela letra S,

as lgicas utilizadas pelos objetos acima representados seriam modeladas,
respectivamente, como:
A. C - C - C
B. C - S - S
C. S - C - C
D. S - C - S
E. S - S - S
1. Introduo terica
Circuitos combinacionais
Os circuitos eletrnicos digitais so basicamente divididos em circuitos
combinacionais e sequenciais.
Circuitos combinacionais so aqueles que geram a sada somente com a
combinao dos estados de entrada. J os sequenciais geram a sada de acordo
com a combinao dos estados da entrada e do estado anterior da sada.
13

49
Um bloco que representa um circuito combinacional apresentado na figura

1. Nesse circuito, as sadas so geradas apenas com os dados da entrada.
Figura 1. Circuito combinacional.
Na figura 2, apresentado um bloco representando um circuito sequencial,

no qual as sadas so geradas pelas combinaes dos dados de entrada e das
sadas no instante anterior (realimentao).
Figura 2. Circuito sequencial.
Portanto, a realimentao que determina se um sistema sequencial ou

no.
Bookman, 2007.
IDOETA, I. V.; CAPUANO, F. G. Elementos da eletrnica digital. 40. ed. So
Paulo: rica, 2007.
JUSTIFICATIVA. A resposta que condiz com as formas de uso dos equipamentos
sequencial (S) combinacional (C) sequencial (S).
50
JUSTIFICATIVA. O raciocnio lgico base da eletrnica digital, mas no exclusivo
desse segmento. Essa questo um tpico exemplo dessa afirmao.
A breve apresentao da questo j oferece as informaes necessrias para
a obteno da resposta. Os quadros a seguir descrevem cada tipo de lgica
empregada nos aparelhos apresentados.
O telefone utiliza lgica sequencial para efetuar as ligaes.
No basta pressionar os nmeros desejados ao mesmo
tempo, necessrio pression-los na sequncia correta.
O cadeado com segredo baseado em lgica combinacional.
No importa qual a sequncia dos nmeros inseridos. O
importante que os nmeros formem a combinao
necessria.
Para abrir um cofre com segredo giratrio, necessrio
rotacionar o tambor para um sentido at o nmero correto.
Em seguida, rotacionar no sentido contrrio at o prximo
nmero. Finalmente, deve-se rotacionar o tambor no mesmo
sentido da primeira rotao at o terceiro nmero. Se essas
rotaes no forem executadas na ordem correta e nos
nmeros corretos, o cofre no abrir. Como a sequncia de
movimentao deve ser priorizada, considera-se que o cofre
utiliza segredo com lgica sequencial.
Portanto, a resposta que condiz com as formas de uso dos equipamentos
sequencial (S) combinacional (C) sequencial (S).
51
Questes 14 e 15
Questo 14.14
A figura acima apresenta um circuito contendo algumas simetrias, alimentado por

duas fontes de tenso contnua. Os valores das resistncias esto em ohms.
Considere que o circuito esteja funcionando em regime permanente, com a chave S
fechada.
Em determinado instante, a chave S aberta. O mdulo da corrente I C, indicada na
figura, em ampres, imediatamente aps a abertura da chave S,
A. 0,125
B. 0,250
C. 0,375
D. 0,500
E. 0,625
Questo 15.15
Na figura, a chave S foi mantida aberta por um tempo suficiente para o circuito
alcanar o regime permanente.
Imediatamente aps fechar a chave S, os valores em ampres das correntes Ic e

IR, respectivamente, sero
14
15

52
A. 0,75 e 0,80.
B. 0,25 e - 0,10.
C. 0,17 e - 0,17.
D. 0,17 e 1,00.
E. - 0,75 e - 0,10.
1. Introduo terica
1.1. Anlise de circuitos eltricos
Para equacionarmos circuitos eltricos compostos por resistores, indutores e
capacitores (RLC), necessria a utilizao de equaes diferenciais. Entretanto,
podem ser feitas algumas consideraes quando o circuito est em regime
permanente, a fim de que sejam aplicados clculos mais simples.
O regime permanente atingido quando todo o sistema entra em equilbrio.
Teoricamente, o tempo para que esse equilbrio seja alcanado tende ao infinito,
mas so consideradas algumas tolerncias para aplicaes prticas.
Nessas condies, o efeito dos capacitores e dos indutores deixa de
depender do tempo e torna-se fixo, podendo-se afirmar que:
o capacitor carregado apresenta resistncia muito elevada em seus terminais,
considerando-se uma chave aberta;
o indutor carregado apresenta resistncia muito baixa em seus terminais,
considerando-se um curto-circuito;
o capacitor descarregado apresenta resistncia muito baixa em seus
terminais, considerando-se um curto-circuito;
o indutor descarregado apresenta resistncia muito elevada em seus
terminais, considerando-se uma chave aberta.
O quadro 1 resume as condies citadas acima.
Quadro 1. Resistncia de capacitores e indutores.
Carregado
Descarregado
Resistncia do capacitor []
Resistncia do indutor []
0
A partir dessas consideraes, possvel simplificar circuitos RLC e calcular

as tenses nos capacitores e as correntes nos indutores durante o regime
permanente. Esses valores so os mesmos no instante imediatamente posterior a
53
um chaveamento e vo se alterando gradativamente, de acordo com a nova

configurao do circuito.
Segundo Alexander e Sadiku (2003), possvel fazer o clculo das correntes
e das tenses no circuito no instante imediatamente posterior a um chaveamento.
Para isso, devem-se calcular as condies de pr-chaveamento e inseri-las no
circuito de ps-chaveamento.
1.2. Transformao de associao de resistores de tringulo para estrela
Muitas vezes, necessrio transformar a associao de resistores arranjados
na configurao de tringulo para estrela. Para isso, utiliza-se a sequncia de
equaes mostrada na figura 1.
Figura 1. Associao de resistores configuraes tringulo e estrela.
1.3. Transformao de associao de resistores de estrela para tringulo

Em algumas ocasies, necessrio transformar a associao de resistores
arranjados na configurao de estrela para tringulo. Para isso, utiliza-se a
sequncia de equaes mostrada na figura 2.
54
Figura 2. Associao de resistores configuraes estrela e tringulo.
ALEXANDER, C. K.; SADIKU, M. N. Fundamentos de circuitos eltricos. So
Paulo: Bookman, 2003.
NAHVI, M.; EDMINISTER, J. A. Circuitos eltricos. 2. ed. So Paulo: Bookman,
2005.
3. Resoluo das questes
Questo 14.
O ponto de partida para a resoluo do exerccio redesenhar o circuito,
rotacionando-o de 90 e colocando rtulos nos componentes para que eles possam
ser reconhecidos mais facilmente nas equaes (figura 3).
55
Figura 3. Circuito redesenhado com os devidos rtulos.
Clculo da tenso nos capacitores com a chave S fechada

Em regime permanente, os capacitores comportam-se como uma chave
aberta e os indutores como um curto-circuito. Desse modo, o circuito apresentado
na figura 3 pode ser simplificado para um novo circuito, apresentado na figura 4.
Nesse caso, o circuito passa a ser puramente resistivo e pode ser estudado sem a
necessidade de equaes diferenciais.
Figura 4. Circuito simplificado sem os capacitores e o indutor.
56
Algumas consideraes podem ser feitas para simplificar ainda mais o circuito
apresentado na figura 4. Os resistores R1 e R2 esto em srie, assim como os
resistores R3 e R4. Na extrema direita do circuito, possvel identificar os resistores
R10 e R11 em srie e o resistor R9 em paralelo. Dessa forma, temos os seguintes
clculos:
Mesmo com menos resistores, ainda no possvel obter o valor das tenses
nos capacitores. Ser necessrio aplicar a transformao de associao de
resistores em tringulo para a formao em estrela no detalhe (a) da figura 5.
Figura 5. Circuito a ser simplificado com a associao de tringulo para estrela.
A partir do detalhe (a) da figura 5, possvel determinar os novos valores de

resistores na configurao estrela:
57
A figura 6 apresenta um novo circuito com os valores dos resistores

calculados anteriormente. Notam-se algumas simetrias nesse circuito, possibilitando
consideraes adicionais.
Como o lado superior do circuito idntico ao lado inferior, pode-se afirmar
que a queda de tenso nos resistores superiores igual queda de tenso nos
resistores inferiores. Dessa forma, a tenso no ponto A igual tenso no ponto B
da figura 6 (VA = VB), no havendo diferena de potencial entre os terminais do
resistor rZ de 2,5 (VAB = VA - VB = 0). Sendo assim, possvel afirmar que a
corrente que passa pelo resistor r Z nula.
Figura 6. Nova configurao do circuito aps a associao de resistores de tringulo para estrela.
J que no existe passagem de corrente eltrica pelos pontos A e B, o

circuito pode ser simplificado ainda mais para a obteno da tenso nos pontos de
instalao dos capacitores. A figura 7 mostra como fica o novo circuito.
Figura 7. Circuito simplificado para o clculo da tenso nos capacitores.
58
Com essa simplificao, possvel calcular a corrente que passa pelos

resistores a partir da soma das duas fontes de tenso e da obteno da resistncia
equivalente em srie dos quatro resistores:
Conhecido o valor da intensidade da corrente eltrica I0 que passa pelos

resistores da figura 7, possvel calcular a queda de tenso em cada um dos
resistores e, consequentemente, o valor da tenso nos capacitores. Nesse caso, a
tenso no ponto C equivale tenso no capacitor C1 e a tenso no ponto D equivale
tenso no capacitor C2.
A tenso entre os pontos C e D (VCD) pode ser obtida por:
Clculo da corrente no indutor e nas adjacncias com a chave S fechada

Com o objetivo de simplificar o circuito aps o clculo das tenses nos pontos
C e D da figura 7, pode-se eliminar boa parte do circuito da figura 3 para facilitar os

clculos das correntes no indutor e adjacncias. A figura 8 mostra esse circuito
simplificado com os rtulos nas correntes quando a chave S est fechada.
Figura 8. Circuito simplificado para o clculo das correntes com a chave S fechada.
59
Analisando o circuito, temos:
Mas, da mesma forma como foi constatado anteriormente, a corrente I2

nula nesse circuito, devido s simetrias dos resistores. Ento,
pode-se equacionar o circuito da seguinte maneira:
. Dessa forma,
.
Como o capacitor em regime permanente apresenta resistncia muito

elevada, ele pode ser considerado uma chave aberta, fazendo com que a corrente
I6 seja desprezvel. Assim, a equao anterior pode ser escrita como:
.
Ento, temos os seguintes clculos de intensidades de correntes do circuito:
No instante em que a chave S aberta, o capacitor volta para o circuito,

fornecendo a tenso que estava acumulada em seus terminais e o indutor tende a
manter a corrente I5. Sendo assim, baseando-se na figura 8 (considerando a chave
S aberta), a corrente I0 mantm-se inalterada e as correntes nos ramos podem ser
definidas por:
Ento, realizando-se as substituies pelos valores, temos:
60
Alternativa correta: C (o mdulo da corrente IC, indicada na figura, imediatamente

aps a abertura da chave S,
).
Questo 15.
Na anlise de circuitos de corrente contnua em regime permanente, como o
demonstrado na questo, importante fazer duas consideraes iniciais:
os capacitores comportam-se como chaves abertas em corrente contnua com
regime permanente;
os indutores comportam-se como curto-circuito em corrente contnua com
regime permanente.
importante lembrar que os capacitores armazenam tenso, enquanto os
indutores armazenam corrente.
Para iniciar a anlise do circuito, foi adicionado um rtulo a cada componente
para facilitar as referncias durante os clculos. Os valores de cada componente
permanecem inalterados. O circuito da figura 9 mostra como ficaram distribudos os
rtulos dos componentes.
L
R1
R3
C1
R2
R5
C2
R4
I=1A
E = 4,8 V
R1 = 2
R2 = 6
R3 = 10
R4 = 6
R5 = 3
L=4H
C1 = 2 F
C2 = 4 F
Figura 9. Circuito com rtulos para os componentes.
Com a chave S aberta, no haver passagem de corrente pelo resistor R3,

ento podemos desconsider-lo da anlise em regime permanente e o circuito fica
dividido em duas partes, apresentadas na figura 10.
61
R5
C1
R1
R4
C2
R2
Parte 1 (esquerda)
Parte 2 (direita)
Figura 10. Circuito original dividido em partes.
Anlise da parte 1 em regime permanente

Na anlise do circuito em regime permanente, o capacitor e o indutor estaro
completamente carregados. O capacitor um componente que armazena tenso
entre seus terminais e o indutor capaz de armazenar corrente eltrica. Os valores
de tenso e corrente nesses componentes so importantes para o clculo do
circuito quando a chave S for fechada (figura 11).
L
I
IR2
IL
R1
C1
IR1
IC1
R2
Figura 11. Atribuio das correntes na parte 1 do circuito.
Inicialmente, para facilitar o entendimento das equaes, define-se o sentido

e o rtulo das correntes em cada ramo do circuito, como mostrado na f Erro! Fonte de
referncia no encontrada.. Considerando que o capacitor uma chave aberta, no h
passagem de corrente eltrica por ele quando o circuito est em regime

permanente e o indutor tambm pode ser analisado como um curto-circuito.
Pode-se considerar que a tenso sobre o capacitor C1 a mesma do resistor

R2, pois os dois esto em paralelo (
).
62
Pode-se simplificar o entendimento do circuito redesenhando-o (fErro! Fonte de

referncia no encontrada.12), tendo em vista que o capacitor tem resistncia muito
elevada quando est carregado (chave aberta) e o indutor comporta-se como curtocircuito em regime permanente.
I
R1
R2
IR1
IR2
I=1A
R1 = 2
R2 = 6
Figura 12. Circuito simplificado da parte 1.
Com isso, pode-se determinar a tenso sobre os resistores R1 e R2, que esto
em paralelo, utilizando a Lei de Ohm. Tambm possvel determinar a corrente no
resistor R2.
Portanto, a tenso no capacitor C1 igual a 1,5 V e a intensidade da corrente

no indutor L igual a 0,25 A.
Anlise da parte 2 em regime permanente
Novamente, o objetivo das anlises obter o valor da tenso no capacitor. O
desenho da figura 13 apresenta a parte 2 do circuito com as correntes e os ndices
definidos.
R5
IC2
C2
IR4
R4
IR5
Figura 13. Atribuio das correntes na parte 1 do circuito.
63
A corrente do capacitor C2 nula em regime permanente, pois ele comportase como uma chave aberta. A tenso no capacitor C2 pode ser obtida pelo valor da
tenso no resistor R4, tendo em vista que os dois esto em paralelo. O circuito da
figura 14 retira o capacitor (chave aberta) para simplificar o entendimento do
circuito.
R5
IR4
IR5
R4
E = 4,8 V
R4 = 6
R5 = 3
Figura 14. Circuito simplificado da parte 1.
Anlise do circuito aps o fechamento da chave S

O primeiro passo redesenhar o circuito original com a chave S fechada e
rotular as correntes nos ramos do circuito, como indicado na figura 15.
L
I
IX
IL
R1
IR1
R3
C1
IC1
IY
IR3
C2
R2
IR2
R5
IC2
IR5
R4
IR4
Figura 15. Circuito completo com o rtulo das correntes.
Pode-se simplificar o circuito atual no instante aps o fechamento da chave S

com algumas anlises. As tenses dos capacitores e a corrente do indutor que
foram calculadas anteriormente com o circuito em regime permanente sero usadas
para obter-se um circuito equivalente mais simples.
1 Anlise: determinao do valor da queda de tenso sobre o resistor R 3,
para o clculo de IR solicitado na questo. Essa tenso VR3 a tenso entre os
64
pontos A e B, cujas tenses, por sua vez, so as tenses dos capacitores VC1 e VC2
calculadas anteriormente. Ento, a tenso sobre o resistor R3 pode ser obtida por:
Com a tenso VR3 conhecida, aplica-se a Lei de Ohm para o clculo da

corrente IR.
A anlise a seguir tem o objetivo de mostrar como calcular o valor da

corrente IC. Mas s com o valor de IR, calculado anteriormente, j possvel
determinar qual das alternativas est correta, pois apenas uma alternativa oferece a
possibilidade da corrente IR igual -0,17 A.
2 Anlise: estudo de um trecho do circuito para determinar a corrente sobre
o capacitor C1 (figura 16).
L
R3
A
IX
IL
C1
IC1
IR3
R2
IR2
Figura 16. Trecho simplificado para o clculo de IC.
A figura 16 mostra um trecho em que as correntes so conhecidas. Por esse

motivo, pode-se isolar esse trecho do restante do circuito para simplificar a anlise.
Com os valores obtidos anteriormente de IL, VC1 e IR3, temos:
Com os resultados de IR = -0,17 A e IC = 0,17 A, pode-se afirmar que a

alternativa correta a alternativa C.
65
Questo 16
Questo 16.16
Considere um sistema de bombeamento de fluidos utilizando uma bomba centrfuga

acionada por um motor eltrico. A curva de desempenho da bomba um dado
fornecido pelo fabricante, que relaciona a vazo do fluido bombeado (Q) com a
presso (H) fornecida pela bomba ao fluido, para uma dada velocidade de rotao
da bomba (N).
A curva de carga do sistema relaciona a vazo com a presso requerida para
bombear o fluido, sendo composta por duas parcelas. A primeira a parcela
esttica Hest, decorrente do desnvel da instalao e da presso da coluna de lquido
a ser bombeado. A segunda a parcela dinmica, decorrente das perdas de carga
associadas ao escoamento do fluido pela tubulao.
No grfico acima so apresentadas as curvas de desempenho da bomba operando
com uma rotao N1 e a de carga do sistema para uma instalao. A vazo de
operao do sistema, Q1, determinada pela interseo entre as curvas. Quando a
bomba passa a operar em uma velocidade de rotao diferente, N2, as seguintes
expresses de correo podem ser utilizadas para definir o novo ponto de operao
(Q2, H2):
Analisando as curvas, e tendo em vista as relaes para variao de velocidade da

bomba, considere as afirmaes a seguir.
16

66
Com base no exposto acima, conclui-se que

a) as duas afirmaes so verdadeiras, e a segunda justifica a primeira.
b) as duas afirmaes so verdadeiras, e a segunda no justifica a primeira.
c) a primeira afirmao verdadeira, e a segunda falsa.
d) a primeira afirmao falsa, e a segunda verdadeira.
e) as duas afirmaes so falsas.
1. Introduo terica
1.1. Bombas de fluidos
Para caracterizarmos bombas de fluidos instaladas em um sistema, utilizamse algumas caractersticas-chave, como a presso (H), a vazo (Q) e a velocidade
da bomba (N).
comum encontrarmos curvas caractersticas que auxiliam na escolha da
bomba correta para cada aplicao.
Dentro das curvas caractersticas, duas tm destaque, pois uma representa a
carga que o sistema oferece bomba e a outra representa o desempenho da
bomba. O ponto de cruzamento dessas curvas (Q) define o ponto timo de trabalho
da bomba para a carga em questo.
1.2. Curva de carga do sistema
A curva de carga do sistema deve ser desenvolvida pelo dimensionador da
bomba de acordo com o servio solicitado. Todas as condies fsicas do sistema
influenciam os valores dessa curva, como o layout da tubulao, as caractersticas
do fluido, as perdas por frico no tubo, nas vlvulas, nos cotovelos e nas conexes
e as perdas na entrada e sada do sistema por variao na dimenso do tubo, entre
outras.
67
1.3. Curva de desempenho da bomba

A curva de desempenho deve ser fornecida pelo fabricante da bomba. Essa
curva relaciona a presso que a bomba capaz de fornecer de acordo com a vazo
e a velocidade da bomba. A velocidade da bomba relaciona-se com a quantidade de
fluido que ela consegue manipular por determinado perodo. Assim, ao elevarmos a
velocidade da bomba, ocorre aumento da vazo.
HENN, E. L. Mquinas de fluido. 2. ed. Santa Maria: UFSM, 2006.
MATTOS, E. E.; FALCO, R. Bombas industriais. 2. ed. Rio de Janeiro:
Intercincia, 1998.
JUSTIFICATIVA. A primeira afirmao verdadeira, pois, ao possibilitar a variao
da velocidade do motor da bomba, tambm ser possvel variar a vazo. A segunda
afirmao falsa, pois a curva de carga no se deslocar com variaes da
velocidade da bomba.
JUSTIFICATIVA. Retomando o enunciado da questo, podemos separ-lo em trs
pargrafos, indicados por 1, 2 e 3.
68
Considere um sistema de bombeamento de fluidos que utiliza uma bomba

centrfuga acionada por um motor eltrico. A curva de desempenho da bomba um
1
dado fornecido pelo fabricante, que relaciona a vazo do fluido bombeado (Q) com
a presso (H) fornecida pela bomba ao fluido, para determinada velocidade de
rotao da bomba (N).
A curva de carga do sistema relaciona a vazo com a presso requerida para
bombear o fluido, sendo composta por duas parcelas. A primeira a parcela
esttica Hest, decorrente do desnvel da instalao e da presso da coluna de lquido

a ser bombeado. A segunda a parcela dinmica, decorrente das perdas de carga
associadas ao escoamento do fluido pela tubulao.
No grfico do enunciado so apresentadas as curvas de desempenho da bomba
operando com rotao N1 e a de carga do sistema para uma instalao. A vazo de
operao do sistema, Q1, determinada pela interseo entre as curvas. Quando a

bomba passa a operar com velocidade de rotao diferente, N2, as seguintes
expresses de correo podem ser utilizadas para definir o novo ponto de operao
(Q2, H2):
Analisando as curvas e tendo em vista as relaes para variao de

velocidade da bomba, vamos analisar as afirmativas do enunciado.
O pargrafo terceiro da questo (3) indica a equao da vazo em funo
da velocidade da bomba. Os valores Q1 e Q2 representam as vazes e os valores N1
e N2, as velocidades de rotao do motor da bomba. Segundo essa equao, a
vazo diretamente proporcional velocidade do motor da bomba, ou seja, ao
aumentarmos a velocidade do motor da bomba, a vazo tambm aumentar
proporcionalmente e vice-versa.
Dessa forma, a primeira afirmao verdadeira, pois ao possibilitar a

variao da velocidade do motor da bomba, tambm ser possvel variar a vazo.
A curva de carga do sistema, de acordo com o pargrafo segundo (2),
definida pela presso resultante da coluna de lquido e pelas perdas de carga dentro
da tubulao. Essas caractersticas esto relacionadas disposio fsica da bomba
no sistema, mas no com a velocidade da bomba.
69
Em nenhum momento, relacionou-se a velocidade do motor carga com a

qual ele trabalha. A curva que considera a velocidade do motor da bomba a do
desempenho. Sendo assim, a segunda afirmao falsa, pois a curva de carga
no se deslocar com variaes da velocidade da bomba.
70
Questes 17 e 18
Questo 17.17
O escorregamento de um motor de induo de quatro polos, alimentado por uma
fonte de tenso de 60 Hz, de 1%. Qual a velocidade de rotao, em rpm, deste
motor?
A. 3600
B. 3564
C. 1818
D. 1800
E. 1782
Questo 18.18
Um motor de induo utilizado para acionar as ps de um misturador, onde se

encontra um lquido cuja viscosidade aumenta proporcionalmente com a velocidade
de rotao das ps. Esse efeito refletido como um torque resistente no eixo do
motor, que tambm proporcional velocidade de rotao. A figura acima
apresenta as curvas caractersticas torque-velocidade do motor e da carga.
Considere o sistema em regime permanente e o motor operando em sua velocidade
nominal de rotao
. Para essa condio de operao, qual o escorregamento
do motor em funo dos parmetros
A.
17
18

71
B.
C.
D.
E.
1. Introduo terica
1.1. Motor de induo
O motor de induo um motor eltrico no qual existem dois campos
magnticos girantes e composto, basicamente, de duas partes: o estator e o
rotor. O espao entre o estator e o rotor denominado entreferro. O estator
constitui a parte esttica e o rotor, a parte mvel (figura 1).
Figura 1. Exemplo de motor de induo.

Disponvel em <http://reidaeletrica.blogspot.com/2011/02/os-motores-de-inducao.html>. Acesso em 24 mai.
2011.
1.2. Escorregamento
Escorregamento a diferena percentual da velocidade do rotor em relao
velocidade do campo girante de um motor de induo.
O
rotor
parte girante
da
mquina,
constitudo
por
material
ferromagntico envolto num enrolamento de campo, e com a funo de produzir

campo magntico constante para interagir com o campo produzido pelo
enrolamento do estator.
O estator a parte fixa da mquina, montada em volta do rotor, de forma
que ele possa girar no seu interior, e constituido de material ferromagntico
72
envolto num conjunto de enrolamentos distribudos ao longo da sua circunferncia.

Os enrolamentos do estator so alimentados por um sistema de tenses alternadas
trifsicas. A figura 2 ilustra o estator e o rotor.
Figura 2. Esquema de conexo de um rotor com o estator.

Fonte. JIE Itaipu (com adaptaes).
Disponvel em <http://jie.itaipu.gov.br/print_node.php?secao=turbinadas1&nid=10537>. Acesso em 10 dez.
2010.
Segue a relao de escorregamento S:
1.3. Velocidade sncrona e velocidade real

A velocidade do campo girante depende da frequncia da rede eltrica (f) e
do nmero de polos do rotor (P). No caso de velocidade sncrona e sabendo-se que
p equivale ao nmero de polos:

A
velocidade
real
deve
considerar
outra
parcela
do
escorregamento, portanto, a frmula da velocidade torna-se:
efeito
de
FITZGERALD, A. E.; KINGSLEY JR., C.; UMANS, S. D. Mquinas eltricas, com

Motor
de
induo
curso.
Disponvel
em
73

Questo 17.
Partindo dos dados fornecidos na questo, temos:
Como o enunciado pede a velocidade de rotao (em rpm) do motor de

induo, devemos utilizar a velocidade real. Logo, vamos usar a frmula que
considera a outra parcela do efeito de escorregamento:
Portanto, realizando o clculo, temos:
Alternativa correta: E.
Questo 18.
Do enunciado, podemos observar que o sistema est em regime permanente,
ou seja, existe igualdade entre a velocidade sncrona do estator e a velocidade real
do rotor. Dados os coeficientes multiplicativos para equilbrio do sistema, que so os
parmetros
, temos:
Alternativa correta: B.
74
Questo 19
Questo 19.19
Um motor de corrente contnua srie acionado por um conversor trifsico a

tiristores, conforme mostrado na figura acima.
Com base nesse circuito avalie as afirmaes a seguir.
A esse respeito, conclui-se que

A. as duas afirmaes so verdadeiras, e a segunda justifica a primeira.
B. as duas afirmaes so verdadeiras, e a segunda no justifica a primeira.
C. a primeira afirmao verdadeira, e a segunda falsa.
D. a primeira afirmao falsa, e a segunda verdadeira.
1. Introduo terica
Tiristores
Os tiristores so semicondutores similares ao diodo, sendo que a diferena
entre eles a apario de um terceiro terminal para disparo, chamado gate. Para
conduzirem eletricidade, os tiristores necessitam de polarizao direta nos seus
terminais, assim como os diodos. Mas, alm da polarizao direta, tambm
19

75
necessrio o pulso de disparo no gate. Depois do disparo, os tiristores continuam

conduzindo eletricidade at que a polarizao, que antes era direta, passe a ser
inversa (MALVINO, 1997).
Existem vrios tipos de tiristores, sendo que um dos mais utilizados o SCR
(Silicon Controlled Rectifier Retificador Controlado de Silcio). Uma das vrias
aplicaes do SCR ocorre em fontes que convertem tenso CA (Corrente Alternada)
em tenso CC (Corrente Contnua).
Ao utilizarmos o SCR em fontes, possvel regular o seu disparo em busca de
variaes na tenso de sada. Isso permite controlar altas potncias com um circuito
relativamente simples. Esse tipo de fonte frequentemente utilizado em mquinas
de solda eltrica (MARQUES, MODENESI e BRACARENSE, 2009). A figura 1 mostra
um circuito retificador monofsico com SCR.
Figura 1. Circuito retificador monofsico com SCR.
Duas formas de onda, correspondentes ao circuito da figura 1, so

apresentadas na figura 2. Em (a), o ngulo de disparo pequeno, ento a rea
da tenso de sada (tenso mdia) elevada. J considerando o sinal em (b), o
ngulo de disparo maior, fazendo com que a tenso mdia da sada seja
reduzida.
Figura 2. Grficos da tenso mdia em circuito retificador monofsico (SCR).
Em tenso trifsica, o comportamento do SCR similar ao
seu
comportamento na tenso monofsica. Entretanto, o rendimento do retificador

76
tende a ser melhor, pois existem mais ciclos. A figura 3 mostra um circuito
retificador trifsico com SCR.
Figura 3. Circuito retificador trifsico com SCR.
A forma de onda do retificador trifsico com SCR apresentado na figura 3

est representada na figura 4. No detalhe (a), o ngulo de disparo nulo. Nesse
caso, a tenso fornecida na sada mxima. No detalhe (b), o ngulo de disparo
de 90 e nota-se que a tenso mdia fornecida na sada menor (rea do grfico).
A velocidade de um motor de corrente contnua (CC) proporcional tenso
de alimentao. Circuitos retificadores com tiristores podem ser empregados para o
controle de velocidade de motores de corrente contnua. Entretanto, ao reduzir a
tenso de alimentao dos motores CC, o torque tambm reduzido na mesma
proporo.
Figura 4. Grficos da tenso mdia em circuito retificador trifsico com SCR.
A tcnica de variao da velocidade de motores CC com a variao da tenso

mdia aplicada uma soluo simples. Contudo, a reduo no torque faz com que o
controle e o desempenho do motor sejam prejudicados. Com o avano tecnolgico
77
da eletrnica de controle e potncia, possvel encontrar outras formas mais

eficazes de variar a velocidade de um motor CC sem o uso de tiristores.
FIGINI, G. Eletrnica industrial circuitos e aplicaes. Curitiba: Hemus, 2002.
MALVINO, A. P. Eletrnica. v.1. 4. ed. So Paulo: Makron Books, 1997.
MARQUES, P. V.; MODENESI, P. J.; BRACARENSE, A. Q. Soldagem: fundamentos
e tecnologia. 3. ed. Belo Horizonte: UFMG, 2009.

3. Justificativa da alternativa correta
Como j mencionado na introduo terica, a tenso mdia da sada de um
retificador com tiristores maior quando o ngulo de disparo dos semicondutores
menor. Tambm foi observado que a velocidade de um motor de corrente contnua
proporcional tenso aplicada. Dessa forma, a primeira afirmativa falsa, pois a
velocidade do motor diminui quando o ngulo de disparo dos tiristores aumenta.
A segunda afirmativa diz, resumidamente, que a velocidade de um motor de
corrente contnua maior quando a tenso de alimentao maior. Portanto, a
segunda afirmativa verdadeira.
Alternativa correta: D.
78
Questo 20
Questo 20.20
Em um laboratrio de mquinas eltricas de 20 m2 de rea, a tenso mxima
disponvel 440 V. Para prevenir o risco de choques eltricos, emprega-se um
tapete eletricamente isolante, que cobre todo o cho da sala. A espessura deste
tapete foi calculada por um especialista considerando a corrente mxima permitida
igual a 1 mA. A resistncia do homem desprezada e a rea de contato do usurio
com o tapete foi arbitrada em 1000 cm 2. O isolante empregado apresenta
resistividade igual a 4,4108
cm e massa especfica igual a 2 g/cm3. Qual a
massa, em kg, deste tapete?

A. 4000
B. 400
C. 44
D. 40
E. 4
1. Introduo terica
Lei de Ohm
A Lei de Ohm a base para anlise de circuitos eltricos e estabelece que a
tenso em um resistor diretamente proporcional intensidade da corrente que flui
atravs do resistor. Assim, Ohm definiu uma constante, R, relacionada constante
de proporcionalidade da relao da tenso e corrente. Dessa forma, a equao a
seguir representa a 1 Lei de Ohm:
Na expresso anterior,
da corrente, em Ampres (A), e
representa a tenso, em Volts (V), , a intensidade

, a resistncia, em Ohm ().
Ohm tambm estabeleceu uma lei sobre a resistividade dos materiais,

conhecida como 2 Lei de Ohm, possibilitando a determinao da resistncia que
um material ter de acordo com a equao a seguir:
Na expresso anterior,
representa a resistividade do material, em Ohms
vezes metros (.m), , o comprimento do elemento, em metros (m) e

seco transversal do elemento, em metros quadrados (m). A dimenso
a rea da
e a rea
esto genericamente ilustradas na figura 1.
20

79
Figura 1. Dimenso
e a rea .
BURIAN, Y.; LYRA, A. C. C. Circuitos eltricos. So Paulo: Pearson Prentice Hall,
2006.
3. Resoluo da questo
De acordo com o enunciado, a tenso mxima de 440 V e o fluxo de
corrente mximo que o tapete deve permitir de 1 mA. Com isso possvel
determinar a resistncia do tapete a partir da 1 Lei de Ohm:
Logo, para o caso em estudo,
.
.
Conhecendo a resistncia do tapete, podemos calcular a resistividade do

material, a rea de contato do usurio com o tapete e a sua espessura L, indicada
na figura 2.
Figura 2. Tapete de espessura L.
Ou seja,
80
Conhecendo a espessura
do tapete, possvel calcular o volume total V do
tapete a partir da informao da rea total do tapete (
).
A massa m do tapete pode ser obtida a partir da massa especfica do

tapete e do volume ocupado:
81
Questo 21
Questo 21.21
Observe a figura abaixo, que mostra um esquema de medio de uma impedncia
Z desconhecida e os sinais observados na tela do osciloscpio.
Com base na figura, tem-se:

A impedncia Z tem caracterstica capacitiva.
PORQUE
A corrente do circuito est adiantada em relao tenso e.
Analisando estas afirmaes, conclui-se que
21

82
1. Introduo terica
Circuitos RLC
Os circuitos RLC recebem esse nome porque so compostos por Resistores
(R), Indutores (L) e Capacitores (C) ligados em formaes do tipo srie ou do tipo
paralelo. Os efeitos de cada um desses componentes em um circuito eltrico so
diferentes e esto apresentados a seguir.
O resistor um componente que no h defasagem entre a corrente e a
tenso. No capacitor, a corrente no capacitor est adiantada de 90 em relao
tenso. J no indutor, a corrente est atrasada de 90 em relao tenso
(ALEXANDER e SADIKU, 2003).
comum utilizarmos o diagrama fasorial para facilitar a interpretao das
correntes e tenses nos circuitos e componentes citados. Esse diagrama usa os
nmeros complexos para mostrar qual sinal est adiantado ou atrasado em relao
ao outro.
A figura 1 ilustra um circuito puramente capacitivo, seu diagrama fasorial e a
forma de onda caracterstica. A corrente iC est adiantada graus em relao
tenso vC. Nesse caso, a tenso vC igual tenso E.
Figura 1. Estudo das tenses e das correntes em um circuito puramente capacitivo.
Um circuito puramente resistivo apresentado na figura 2, juntamente com

o diagrama fasorial e a forma de onda caracterstica. possvel verificar que a
corrente iL est atrasada graus em relao tenso vL. Da mesma forma que
ocorre no circuito capacitivo, a frequncia permanece a mesma para a corrente e a
tenso no circuito indutivo. Nesse caso, a tenso vC igual tenso E
(ALBUQUERQUE, 2006).
83
Figura 2. Estudo das tenses e das correntes em um circuito puramente indutivo.
Quando um resistor instalado em srie com um circuito capacitivo, a

corrente que passa pelo resistor a mesma que passa pelo capacitor. Entretanto, a
tenso no resistor no apresenta defasagem em relao corrente. O que aparece
uma defasagem entre a tenso de alimentao do circuito ( E) em relao s
tenses no resistor (vR) e no capacitor (vC). A tenso de alimentao resultante da
soma vetorial dos fasores vR e vC (ALBUQUERQUE, 2006).
O mesmo ocorre em um circuito indutivo em srie com um resistor. A
corrente do resistor a mesma corrente que passa no indutor. A tenso do resistor
est na mesma fase da corrente do circuito, enquanto a tenso do indutor est 90
defasada. A soma vetorial de vR e vL equivale tenso de alimentao do circuito E.
A figura 3 mostra um circuito RC srie, com o diagrama fasorial e a forma de
onda correspondente.
Figura 3. Estudo das tenses e das correntes em um circuito RC.
O circuito resistivo e indutivo (RL) apresentado na figura 4, com o

diagrama fasorial e a forma de onda caracterstica.
84
Figura 4. Estudo das tenses e das correntes em um circuito RL.
ALBUQUERQUE, R. O. Anlise de circuitos em corrente alternada. So Paulo:
rica, 2006.
Inicialmente, nota-se que este exerccio apresenta uma deficincia na
nomenclatura em uma das tenses. Por se tratar de um circuito que trabalha com
corrente alternada, comum nomearmos os componentes, as tenses e as
correntes com determinadas letras. Mundialmente, utiliza-se R para resistores, L
para indutores e C para capacitores. Entretanto, a tenso sobre o resistor
chamada de vL. Isso gera confuso, pois vL geralmente o nome dado tenso
sobre o indutor L.
No circuito apresentado, possvel encontrar um resistor RL, uma carga Z e
uma fonte de tenso alternada e. Como a carga Z no foi detalhada, necessrio
determin-la, a fim de sabermos se o circuito predominantemente indutivo ou
capacitivo.
Vejamos, a seguir, uma reproduo das figuras dadas no enunciado da
questo.
85
Analisando-se o grfico do osciloscpio, possvel chegar s concluses que

seguem.
Como a corrente no circuito est na mesma fase da tenso no resistor, pode-se
afirmar que a corrente i est atrasada em relao tenso de alimentao e,
pois a tenso vL est atrasada em relao tenso de e.
O circuito predominantemente indutivo, pois a corrente i est atrasada em
relao tenso e.
Portanto, a impedncia Z no tem caracterstica capacitiva, mas sim indutiva.
A corrente i do circuito no est adiantada em relao tenso, mas sim atrasada.
86
Questo 22
Questo 22.22
Deseja-se fazer uma instalao eltrica em um imvel que possui um grande
corredor de circulao, conforme ilustra a figura abaixo. A instalao eltrica
desejada consiste em permitir que os dois pontos de luz (L1 e L2) possam ser
ligados ou desligados simultaneamente, a partir de qualquer um dos dois
interruptores disponveis (I1 e I2). As conexes atravs de fios eltricos A-F e F-H j
esto indicadas no diagrama.
O conjunto das demais conexes para completar a instalao eltrica desejada

dado por
A. B-G; G-I; F-C; I-J; D-K e E-L
B. B-C; C-J; J-I; I-G e D-K
C. B-C; C-J; E-L; D-G e K-I
D. B-C; C-G; H-J; D-K e E-L
E. B-C; D-K; E-L; J-I e I-G
22

87
1. Introduo terica
1.1. Interruptores
Os interruptores so ligados em srie com as lmpadas, ou seja, a corrente
que passa pelo interruptor a mesma que passa pela lmpada (figura 1). Basta
interromper a corrente que passa em apenas um fio para interromper o percurso da
corrente eltrica e, dessa forma, impedir a sua circulao e o acendimento da
lmpada. Em princpio, podemos interromper a corrente no fio fase ou no fio
neutro, mas uma boa prtica do instalador identificar o polo fase e nele colocar o
interruptor (geralmente o polo fase encontra-se no ponto mdio da chave de tecla).
Esse procedimento de ligao interessante, pois, se tentarmos trocar uma
lmpada tendo apenas o interruptor desligado e ele estiver no neutro (ou seja, todo
o restante do circuito ligado na fase), um toque em qualquer parte metlica do
soquete ou do circuito no impede que levemos um choque, visto que passamos a
formar a parte do circuito que encaminha a corrente para o terra.
Figura 1. Ligao de interruptor em srie com uma lmpada.

Disponvel em <http://www.feiradeciencias.com.br/sala14/14_03.asp>. Acesso em 01 jun. 2011.
A figura 2 ilustra uma ligao inadequada do interruptor, pois faz com que a
pessoa que est executando a manuteno da instalao eltrica leve choque.
88
Figura 2. Ligao inadequada de interruptor em srie com uma lmpada.

A figura 3 ilustra a ligao recomendada do interruptor, evitando que a

pessoa que esteja executando manuteno na instalao eltrica possa levar
choque.
Figura 3. Ligao adequada de interruptor em srie com uma lmpada.

Empregando-se a recomendao mostrada na figura 3, no caso de o fio fase

ser interrompido, nas partes metlicas do soquete da lmpada teremos apenas
neutro, ou seja, elementos com o mesmo potencial de nosso corpo e que, portanto,
no podem dar choque mesmo que toquemos neles. Evidentemente, isso no se
aplica a uma lmpada alimentada por tenso de 220 V, na qual h os dois fios fases
(tanto o interruptor como a lmpada ficam ligados em fios fases).
Vejamos, a seguir, alguns conceitos utilizados nas descries anteriores.
Terra. O solo terrestre um semicondutor de eletricidade. Em certas situaes,
qualquer corpo que esteja em conexo com a Terra ter o seu potencial, ou seja,
no haver diferena de potencial entre eles (corpo e Terra), de modo que no
89
ocorrer circulao de corrente de um para o outro. Porm, se um corpo estiver

carregado ou sob um potencial diferente da Terra, ao ser colocado em contato com
ela, ele se descarrega. Em outras palavras, adquire o mesmo potencial eltrico que
a Terra que, por conveno, de 0 volts. A barra do terra de uma instalao
eltrica serve para garantir que, em caso de interrupo dos fios ou de problemas
na instalao, haver um dos condutores ligado Terra.
Neutro. Refere-se a um dos condutores de energia da empresa distribuidora que
ligado Terra. No local onde a energia eltrica gerada, ao longo das torres de
distribuio, nas subestaes e nos transformadores de rua, h uma ligao do
condutor at o solo. Esse condutor denominado de neutro. Na maioria das
instalaes, ele est no mesmo potencial da Terra (caso em que ambos podem ser
confundidos), mas existem casos em que um defeito na instalao, como, por
exemplo, uma interrupo de um fio, torna o potencial do neutro diferente do
potencial do terra, podendo ocorrer choques. Quando o neutro e o terra
apresentam potenciais eltricos diferentes, dizemos que houve um aterramento mal
elaborado.
Fase. O condutor isolado da Terra e que apresenta potencial eltrico em relao a
ela denominado de fio fase. Evidentemente, se, com os ps no cho, tocarmos
nesse condutor, tomaremos choque.
1.2. Tabela da Verdade
A Tabela da Verdade um tipo de tabela matemtica utilizada em lgica para
definir se determinada frmula vlida ou no. Tambm destinada a verificar se
uma sequncia de informaes dada pelas variveis de entrada corresponde a uma
sada correta (a sada verdadeira representada por 1 e a falsa, por 0).
A quantidade de variveis de entrada definida conforme a situao, ou
seja, podemos ter 1, 2, 3, 4 ou 5 variveis de entrada, por exemplo. No caso da
figura 4, h 3 variveis de entrada e 8 valores de sada.
90
Figura 4. Tabela da verdade para 3 variveis de entrada.
De
acordo
com
quantidade
de
variveis
de
entrada
combinaes), temos a quantidade de valores na sada em
(possveis
, sendo que n
corresponde ao nmero de variveis de entrada.

Para entender melhor a relao entre as variveis de entrada e de sada,
segue uma demonstrao da sada de acordo com a alterao do nmero de
variveis de entrada:
25=32 valores na sada.
1.3. Expresses booleanas
Expresses booleanas so expresses lgicas que representam as sadas de
quaisquer sistemas, dadas as suas variveis de entrada. Os elementos que
compem a sada (expresso) so somados e resultam das verdades da TabelaVerdade.
COTRIM, A. A. M. B. Instalaes eltricas. 5. ed. So Paulo: Pearson Prentice
Hall, 2009.
CREDER, H. Instalaes eltricas. 15. ed. So Paulo: LTC, 2007.
91
A instalao eltrica desejada consiste em permitir que dois pontos de luz,
indicados por L1 e L2, possam ser ligados OU desligados simultaneamente, a partir
de qualquer um dos dois interruptores disponveis, indicados por I1 e I2. Portanto,
podemos trabalhar com as possibilidades de ligao entre os interruptores por uma
Tabela-Verdade, com o uso de uma lgica de ligao, conforme ilustrado na figura
5.
Figura 5. Tabela-Verdade das condies fornecidas entre os interruptores.
Baseando-se no circuito eltrico dado pelo enunciado, apresentamos a figura

6, na qual representada a forma de conexo entre os dispositivos localizados na
planta baixa do corredor, conforme o resultado da Tabela-Verdade.
Figura 6. Esquema de ligao proposto pelo uso da Tabela-Verdade.
Observa-se na tabela que, para as lmpadas estarem ligadas ou desligadas

simultaneamente, necessrio que os interruptores, que so as variveis do
circuito, estejam posicionados coincidentemente no estado desligado (0) e no
estado ligado (1).
92
resultado
da
Tabela-Verdade
Portanto,
os
chaveamentos D-K e E-L so necessrios.

A conexo B-C necessria para que haja fluxo de corrente no circuito,
assim como as conexes I-J ou J-I. A parte conectada entre I-G ou G-I devida ao
fato de as lmpadas terem relacionamento, permitindo que ambas liguem ou
desliguem simultaneamente.
93
Questes 23 e 24
Questo 23.23
O flip-flop T, cuja tabela funcional est apresentada abaixo, muito empregado na
construo de contadores.
A figura apresenta um circuito contador serial sncrono de n+1 bits, construdo com
flip-flops T, portas E e entrada habilitadora HAB.
Considere que o nico parmetro temporal relevante o tempo de propagao ou

tempo de atraso e que os atrasos so de M segundos para cada flip-flop e de N
segundos para cada porta E.
Qual a expresso da maior frequncia, em Hz, da onda quadrada a ser aplicada na
entrada CLK para que o circuito funcione convenientemente?
A.
B.
C.
D.
E.
Questo 24.24
A figura abaixo apresenta um circuito bsico para construo de mquinas
sequenciais.
23
24

94
Com relao a este circuito, tem-se que

A. se S = 1, ento Q = 1.
B. se R = 1 e S = 1, ento Q indeterminado.
C. na transio de SR = 11 para SR = 10, Q indeterminado.
D. na transio de SR = 11 para SR = 00, Q indeterminado.
E. na transio de SR = 00 para SR = 11, Q indeterminado.
1. Introduo terica
Flip-flop
O flip-flop, ou multivibrador biestvel, um circuito digital pulsado capaz de
servir como uma memria de um bit. Recebe esse nome pelo tipo de som que
produzido no alto-falante conectado a uma sada do amplificador durante o
processo de chaveamento do circuito. Tipicamente, inclui zero, um ou dois sinais de
entrada, um sinal de clock e um sinal de sada, apesar de muitos flip-flops
comerciais proverem, adicionalmente, o complemento do sinal de sada. Alguns
apresentam um sinal da entrada clear, que limpa a sada atual.
Como os flip-flops so implementados na forma de circuitos integrados,
necessitam de conexes de alimentao. A pulsao ou a mudana no sinal do clock
faz com que o flip-flop modifique ou retenha seu sinal de sada, de acordo com os
valores dos sinais de entrada e a sua equao caracterstica.
De modo geral, podemos representar o flip-flop como um bloco com duas
sadas (Q e
), entrada para as variveis e entrada de controle (clock), sendo que a
sada Q a principal. Para o flip-flop assumir um dos estados de sada, necessria

a combinao das variveis e do clock. Aps o pulso de clock, o flip-flop permanece
no mesmo estado at a chegada de um novo pulso e, dependendo das variveis de
entrada, muda ou no muda de estado.
Quatro tipos de flip-flops tm aplicaes comuns em sistemas de clock
sequencial: flip-flop T (toggle), flip-flop SR (set-reset), flip-flop J-K e flip-flop D
(delay). O comportamento de um flip-flop descrito por sua equao caracterstica,
que prev a prxima sada, aps o prximo pulso de clock (Qnext), em termos dos
sinais de entrada e/ou de sada atual (Q).
95
No flip-flop do tipo T, se a entrada T estiver em estado alto (5 volts), o flip-
flop muda o estado da sada sempre que a entrada de clock sofrer modificao. Se
a entrada T foi baixa, o flip-flop mantm o valor anterior da sada. Seu
comportamento descrito pela seguinte equao caracterstica:
Como a equao apresenta a funo EX-OR, podemos visualizar, abaixo, a tabela

verdade desse flip-flop.
T
Qnext
Os flip-flops com clock esto predispostos a um problema chamado

metaestabilidade, que ocorre quando um dado, ou uma entrada de controle, est
mudando no mesmo momento do pulso de clock. Como resultado dessa mudana, a
sada pode comportar-se de forma imprevisvel, aumentando o tempo de
estabilizao do flip-flop no estado correto ou gerando oscilao antes da
estabilizao.
Em muitos casos, a metaestabilidade nos flip-flops pode ser evitada
garantindo-se que as entradas de dados e de controle sejam mantidas constantes
para perodos especificados antes e aps o pulso de clock. Esses perodos so
chamados, respectivamente, de tempo de setup (tSU) e tempo de hold (tH). Nem
sempre possvel atingir os critrios de tempo de setup e de tempo de hold, pois o
flip-flop pode estar conectado a um sinal enviado em tempo real que pode mudar a
qualquer momento. Uma tcnica para reduzir a metaestabilidade conectar dois ou
mais flip-flops em uma corrente, de modo que a sada de um alimente a entrada de
dados do outro, e todos os dispositivos compartilhem um nico clock, reduzindo a
probabilidade de ocorrncia de evento metaestvel.
O atraso de clock da sada (tCO), ou atraso de propagao (tP), o tempo que
o flip-flop leva para mudar a sua sada aps o sinal de clock. Quando se conectam
flip-flops em uma corrente, importante assegurar que o tCO do primeiro flip-flop

seja maior do que o tempo de hold (tH) do segundo flip-flop, caso contrrio, o
segundo flip-flop no ir receber os dados com certo grau de confiana.
Normalmente, para garantir a relao entre tCO e tH, utilizam-se flip-flops do mesmo
tipo.
96
Um flip-flop SR (set-reset) sncrono depende da habilitao de suas entradas

por um sinal de clock para que elas possam alterar o seu estado. Esse sinal pode
operar de duas formas: mantendo as entradas ativas durante todo o perodo do
pulso (modo clocked) ou apenas no instante da mudana de estado do sinal de
clock (modo triggered).

O flip-flop SR ativado se a entrada S (set) estiver em 1 e a entrada R
(reset) em 0 quando o clock for mudado. O flip-flop SR desativado se a entrada R
estiver em 1 e a entrada S em 0 quando o clock estiver habilitado.
Se ambas as entradas do flip-flop SR estiverem em 0 quando o clock for
mudado, a sada no se modifica. Se ambas as entradas estiverem em 1 quando o
clock estiver habilitado, nenhum comportamento particular garantido. Isso

comumente escrito na forma da tabela-verdade abaixo.
Q
Qnext
Um exemplo com a tabela-verdade mostrando o estado anterior da estrutura

de um flip-flop SR pode ser visto a seguir.
S
Qanterior Qfinal Qnext
Descrio
Qfinal = Qanterior
Qfinal = Qanterior
Qfinal = 0
Qfinal = 0
Qfinal = 1
Qfinal = 1
No permitido
No permitido
Da tabela verdade, temos S (set), R (reset), Qanterior (corresponde ao estado

anterior da sada Q), Qfinal (corresponde ao estado em que a sada deve assumir um
estado futuro aps a aplicao das entradas) e Qnext (Qfinal da linha).
97
Bookman, 2007.

WAKERLY, J. F. Digital design: principles and practices. 4. ed. New Jersey:
Pearson Education, 2006.
Questo 23.
JUSTIFICATIVA. A maior frequncia, em Hz, da onda quadrada a ser aplicada na
entrada CLK para que o circuito funcione convenientemente :
JUSTIFICATIVA. A figura do enunciado est reproduzida abaixo.
Na figura, observamos que o clock (CLK) est ligado diretamente aos flip-
flops, o que acarreta a existncia apenas de atraso de M segundos para o conjunto

de flip-flops, pois eles tm entradas diretas CLK.
Como as portas AND (ou E) esto interligadas, ou seja, a sada da primeira
faz parte de uma das entradas da segunda porta AND e assim por diante, existe um
atraso que varia com o nmero de portas presentes na sequncia. Portanto, o
atraso de n (nmero de portas) x N (atraso devido porta AND). Sendo assim, o
atraso total M + nN, correspondendo ao tempo decorrido do circuito contador
serial sncrono de n+1 bits.
Como a frequncia o inverso do perodo, a expresso da maior frequncia,
em Hz, da onda quadrada a ser aplicada na entrada CLK para que o circuito
funcione convenientemente :
98
Questo 24.
JUSTIFICATIVA. Depende tambm do valor de R. Se R=1, a sada Q ser invlida.
JUSTIFICATIVA. Antes da transio, temos o caso em que
. Logo, o
valor de Q determinado.
JUSTIFICATIVA. Dado o flip-flop abaixo, segue sua anlise.
Ser utilizado o diagrama de tempo do flip-flop SR a seguir para a obteno

de Q durante a transio de SR = 11 para SR = 10.
Pelos diagramas, vemos que, na transio t0, o valor de Q determinado, ao

contrrio de
. Aps a transio, h estabilidade do sistema.
JUSTIFICATIVA. Dado o flip-flop a seguir, ser feita sua anlise.
Ser utilizado o diagrama de tempo do flip-flop SR abaixo para a obteno de

Q durante a transio de SR = 11 para SR = 00.
99
Verifica-se, pelos diagramas de tempo, que, na transio t 0, o valor de Q

indeterminado, pois temos
, ou seja, um caso impossvel.
A figura 1 mostra uma tpica operao de um latch: (a) entrada normal; (b) S
e R usados simultaneamente. Em (b), h casos de S-R e Q-QN (QN representa
).
O caso destacado representa a indeterminao do flip-flop SR.
Figura 1. Diagrama de tempo do flip-flop SR.

Fonte: WAKERLY, 2006.
JUSTIFICATIVA. Dado o flip-flop abaixo, segue sua anlise.
Ser utilizado o diagrama de tempo do flip-flop SR a seguir para a obteno

de Q durante a transio de SR = 00 para SR = 11.
Verifica-se, pelos diagramas de tempo, que, na transio t0, o valor de

determinado e ao contrrio de
. Antes da transio, o sistema estvel.
100
Questes 25, 26 e 27
Questo 25.25
Um voltmetro com duas escalas pode ser construdo empregando um mostrador
com bobina mvel, um amplificador operacional e dois resistores, como
apresentado na figura. O mostrador de bobina mvel modelado por um indutor de
1 H em srie com um resistor de 10
e atinge o fundo de escala com uma
corrente de 10 A.
Os valores de R1 e R2 so, respectivamente, iguais a 1 M
e 100 k
PORQUE
A resistncia interna do mostrador desprezvel, quando comparada com os valores
de R1 e R2.
Analisando-se essas informaes relativas figura, conclui-se que
25

101
Questo 26.26
Existe atualmente um grande nmero de padres de vdeo, cada qual com suas
caractersticas, o que obriga os usurios de equipamentos de vdeo a adquirir
mdulos conversores para interligar padres distintos. O circuito eletrnico proposto
na figura acima um desses circuitos conversores, que realiza a converso de sinal
do padro RGB para o YPBPR, sendo ambos os padres analgicos. Este circuito
utiliza amplificadores operacionais especiais para amplificao de sinais de vdeo.
Considerando os amplificadores operacionais como ideais, este circuito apresenta
A. impedncia de entrada no valor de 1.070
B. impedncia de entrada no valor de 86,6
C. impedncia de sada no valor de 261
na conexo R.
na conexo G.
na conexo PR.
D. tenso na sada do amplificador operacional A3 igual diferena entre as

tenses das conexes B e Y, quando as sadas Y, P B e PR esto desconectadas.
E. acoplamento CA das entradas para as sadas.
26

102
Questo 27.27
No circuito eletrnico acima, a entrada representada pela fonte de tenso V e e a

sada dada pela tenso Vs. Os resistores R1 e R2 apresentam resistncias
compreendidas no intervalo de 100
a 10.000
Com base nos dados acima, conclui-se que este circuito um

A. amplificador no inversor com ganho G = (1+R2/R1).
B. amplificador no inversor com ganho G = R2/R1.
C. amplificador inversor com ganho G = R2/R1.
D. amplificador inversor com ganho G = (1+R2/R1).
E. multivibrador biestvel.
1. Introduo terica
1.1. YPBPR
YPBPR um espao de cores utilizado em vdeo, comumente chamado vdeo
componente. Algumas placas de vdeo tm portas video-in e video-out para a
conexo com dispositivos de vdeo componente. Trata-se de um esquema de
codificao de espao de cores desenvolvido para trabalhar sobre requisitos de
largura de banda do cabo, efetuando a separao do sinal e visando a proporcionar
boa qualidade de imagem.
Sinais que utilizam YPBPR como vdeo componente oferecem separao dos
sinais de modo que no seja necessria a realizao de multiplexao. Logo, a
qualidade da imagem extrada geralmente quase idntica ao sinal transmitido
antes de codificao.
YPBPR o sinal de vdeo analgico transmitido pelo cabo vdeo componente
em equipamentos eletrnicos de consumo. A figura 1 apresenta o padro de
27

103
conexo utilizado para esses cabos, destinado aos usurios em geral, no qual o
cabo verde carrega o sinal de Y, o azul, o sinal de PB, e o vermelho, o sinal de PR.
Figura 1. Cabos de conexo YPBPR.

Disponvel em <http://forum.clubedohardware.com.br/conversor-rca-video/756411>. Acesso em 10 jun. 2011.
O RGB (Red, Green and Blue) convertido para YPBPR que, por sua vez,
dividido nos trs componentes abaixo.
Y carrega informaes de lmen (brilho ou luminncia) e de sincronizao.
PB ou U carrega a diferena entre azul e lmen (B-Y).
PR ou V carrega a diferena entre vermelho e lmen (R-Y).
redundante enviar um sinal verde, pois a cor pode ser obtida da derivao
do vermelho, do azul e de informaes de lmens.
A figura 2 ilustra a diferenciao e a gerao do sinal YP BPR a partir de um
sinal RGB.
Figura 2. Esquema de obteno do YPBPR a partir do RGB.

Disponvel em <http://www.cyberselect.co.uk/product/753>. Acesso em: 10 jun. 2011.
1.2. Amplificador operacional

Segundo Cathey (2002), os amplificadores operacionais (AmpOp) so
circuitos amplificadores desenvolvidos para que um nico componente possa
efetuar
algumas
operaes
matemticas
(soma,
subtrao,
multiplicao,
integrao e derivao, entre outras) de acordo com a configurao externa

previamente preparada. No passado, essa tecnologia serviu de base para a
construo de computadores analgicos.
104
Atualmente,
os
AmpOps
so
utilizados
em
instrumentao
para
amplificao de pequenos sinais, em virtude do ganho elevado e da alta impedncia

de entrada. Podem ser empregados em circuitos de udio e de comparao e em
acopladores de tenso.
Cathey (2002) mostra vrias opes de configuraes dos AmpOps, como o
amplificador inversor, o no inversor, o integrador e o derivador. A figura 3
apresenta um circuito amplificador inversor.
Figura 3. Amplificador inversor.
Para simplificar o entendimento do esquema de ligao dos resistores no

amplificador inversor acima, as tenses de alimentao e de polarizao do AmpOp
foram suprimidas do desenho. Mesmo no representada na ilustrao, a ligao da
alimentao deve ser efetuada no circuito real. Para funcionarem, os amplificadores
operacionais necessitam de alimentao simtrica. A figura 4 mostra um
amplificador operacional inversor com a ligao da alimentao.
Figura 4. Amplificador inversor com esquema de alimentao.
O ganho em malha aberta do amplificador operacional to alto que,

geralmente, considera-se que ele tende ao infinito. Mas isso no significa que um
volt na entrada gerar infinitos volts na sada, pois existe certa limitao
(saturao). Essa limitao o valor da tenso de alimentao do AmpOp, fazendo
com que a tenso de sada Vo jamais seja maior do que a tenso de alimentao,
105
independentemente dos ajustes de ganho. H circuitos que se beneficiam dessa

saturao, como o apresentado na figura 5.
Figura 5. Amplificador como circuito comparador.
Trata-se de um circuito comparador no qual uma tenso de referncia

ajustada na entrada inversora e o sinal a ser comparado inserido na entrada no
inversora. Enquanto o sinal comparado menor do que o sinal de referncia, a
tenso de sada zero. Quando o sinal comparado levemente maior do que o
sinal de referncia, essa diferena amplificada muitas vezes, at a sada saturar.
Nesse caso, o AmpOp ter o funcionamento de chave e a sada ser digital.
1.3. Voltmetro
O voltmetro um aparelho eletrnico que realiza medies de tenso
eltrica em um circuito e exibe essas medies em um ponteiro mvel ou em um
mostrador digital. A unidade apresentada geralmente o volt (V). Muitos
voltmetros so ampermetros com alta resistncia interna. Assim como um
ampermetro indica a corrente que passa por ele, um voltmetro indica a tenso
entre seus terminais.
6. ed. Rio de Janeiro: LTC, 1998.
2002.
106
GONZALEZ, R. C.; WOODS, R. E. Processamento digital de imagens. 3. ed. So

Paulo: Pearson, 2010.
Questo 25.
JUSTIFICATIVA. A primeira afirmao est correta, uma vez que os valores das
resistncias so
correta, pois
e
ou
. A segunda afirmao tambm est

. O valor de r constante, no varia com os valores
de R1 ou R2, portanto, a primeira afirmao no justifica a segunda.

JUSTIFICATIVA. O mostrador de bobina mvel modelado por um indutor de 1 H
em srie com um resistor de 10
interna do voltmetro 10
. Da figura 6, observamos que a resistncia
. O enunciado informa que o voltmetro atinge o fundo
de escala com corrente de 10 A.
Figura 6. Amplificador operacional para aplicao em voltmetro, considerando R1.
Analisando as correntes no ponto A, temos:

Como
, ento:
Para R1, o fundo de escala 10 V. Pela primeira lei de Ohm:
Fazendo o mesmo procedimento de anlise para R2, com fundo de escala de

1 V, temos o indicado na figura 7.
107
Figura 7. Amplificador operacional para aplicao em voltmetro, considerando R2.
Podemos calcular R2:
Conclumos que a primeira afirmao est correta, pois os valores das

resistncias so
correta, pois
e
ou
. A segunda afirmao tambm est

. O valor de r constante, no varia com os valores
de R1 ou R2.
Questo 26.
JUSTIFICATIVA. Vejamos a parte selecionada na figura 8, correspondente
conexo R.
Figura 8. Conexo R.
108
A impedncia de entrada a relao de resistncias na formao paralelo.

Portanto:
Logo, a impedncia de entrada para a conexo R
conexo G.
Figura 9. Conexo G.
A impedncia de entrada a relao de resistncias na formao paralelo.

Portanto:
Logo, a impedncia de entrada para a conexo G
.
.
conexo PR.
109
Figura 10. Conexo PR.
A impedncia de sada a relao de resistncias na formao paralelo.

Portanto:
Logo, a impedncia de sada para a conexo P R
JUSTIFICATIVA. Vejamos as partes selecionadas na figura 11.
Figura 11. Destaques do circuito.
Analisando as impedncias, temos o que segue.
110
Conforme apontado na figura 11, PB contm 57% de (B-Y), ou seja,

. Logo, h dois casos:
.
.
Em ambos os casos,
. Portanto, a tenso na sada do
amplificador operacional A3 no igual diferena entre as tenses das conexes B

e Y, quando as sadas Y, PB e PR esto desconectadas.
E Alternativa correta.
JUSTIFICATIVA. O circuito eletrnico proposto na figura 12 um conversor do sinal
padro RGB para o YPBPR, sendo que ambos os padres so analgicos.
Figura 12. Circuito eletrnico proposto.
O acoplamento CA, pois, como as entradas tm forma de onda senoidal, ou

seja, alternada, gera-se um sinal CA amplificado para as sadas (figura 13). Pode-se
operar, tambm, no modo contnuo CC.
111
Figura 13. Amplificador operacional.

Fonte. BOYLESTAD, 1998.
Questo 27.
A, B, C e D Alternativas incorretas.
JUSTIFICATIVA. O amplificador operacional um multivibrador biestvel, pois
apresenta realimentao positiva. Seu ganho
E Alternativa correta.
JUSTIFICATIVA. A estrutura bsica do multivibrador biestvel um amplificador
operacional com realimentao positiva.
O circuito mostrado na figura 14 um inversor. A conexo da realimentao
(conexo por R2) no negativo do AmpOp.
Figura 14. Circuito inversor.
Do enunciado, temos o esquema de ligao da realimentao positiva (figura

15). Portanto, calculamos o ganho pela frmula da tenso de sada, obtida do
mltiplo da diferena entre as duas entradas.
112
Figura 15. Esquema de ligao da realimentao positiva.
A frmula geral para o clculo de ganho :
Como
, calculamos
Utilizando a frmula
e substituindo os dados obtidos acima,
temos:
O amplificador operacional um multivibrador biestvel, pois apresenta

realimentao positiva. Seu ganho
113
Questo 28
Questo 28.28
A figura acima apresenta um circuito com amplificador operacional, considerado

ideal, para alimentar uma carga Z. A tenso V z e a corrente I z da carga Z so
determinadas pelas tenses V e e Vref . A tenso de alimentao V DD positiva, e o
circuito opera na regio linear. Esse circuito consiste em uma fonte de
A. tenso, em que V z = ( V DD V e ), e o transistor MOSFET tem como finalidade
prover isolamento eltrico entre a sada do amplificador operacional e a carga Z.
B. tenso, em que V z = ( V DD V e ), e o transistor MOSFET tem como finalidade
prover a corrente necessria para a carga Z.
C. tenso, em que V z = ( V DD V e ), e a tenso Vref tem de ser negativa de forma a
garantir que I z tenha o mesmo sentido mostrado na figura.
D. corrente, em que I z
Ve
( R1 R2 )
R1 R2
Vref
R2
e o transistor MOSFET tem como
finalidade prover a corrente necessria para a carga Z.

E. corrente, em que I z
Ve
( R1 R2 )
R1 R2
Vref
R2
e a tenso Vref tem de ser negativa de
forma a garantir que I z tenha o mesmo sentido mostrado na figura.

1. Introduo terica
1.1. MOSFET
Um transistor MOSFET um substrato de material semicondutor dopado em
que se criam, mediante tcnicas de difuso, duas ilhas de tipos opostos, separadas
por uma rea sobre a qual se faz crescer uma capa de dieltrico coberta por uma
28

114
capa de condutor. Os transistores MOSFET dividem-se em dois tipos fundamentais,

dependendo de como a dopagem tenha sido realizada:
NMOS (utiliza substrato do tipo p e difuses de tipo n - figura 1);
PMOS (utiliza substrato do tipo n e difuses de tipo p - figura 2).
As reas de difuso denominam-se fonte (source) e dreno (drain). O
condutor entre elas a comporta (gate).
Figura 4. Configurao do transistor NMOS.

Disponvel em <www.zdnet.com/topics/mosfet>. Acesso em 11 abr. 2011.
Figura 5. Configurao do transistor PMOS.

Disponvel em <www.zdnet.com/topics/mosfet>. Acesso em 11 abr. 2011.
O transistor MOSFET tem trs estados de funcionamento (corte, conduo e

saturao), descritos abaixo.
Corte. Quando a tenso da porta idntica do substrato, o MOSFET est em
estado de no conduo. Nenhuma corrente flui entre a fonte e o dreno at que
se aplique uma diferena de potencial entre ambos.
115
Conduo linear. Ao se polarizar o gate com tenso negativa (PMOS) ou positiva

(NMOS), criada uma regio de deflexo na zona que separa a fonte e o dreno.
Se essa tenso cresce o suficiente para aparecerem portadores (eltrons em
NMOS) e espaos vazios (PMOS) na regio de deflexo, que do lugar a um
canal de conduo. O transistor passa para o estado de conduo, de modo que
uma diferena de potencial entre a fonte e o dreno gera corrente. O transistor
comporta-se como uma resistncia controlada pela tenso do gate.
Saturao. Quando a tenso entre o dreno e a fonte supera certo limite, o canal
de conduo sofre estrangulamento ao redor do dreno e desaparece. A corrente
entre a fonte e o dreno no se interrompe, devido ao campo eltrico entre
ambos, porm se faz independente da diferena de potencial entre os terminais.
1.2. PMOS
A lgica PMOS (pFET Metal Oxide Silicon) usa transistores de efeito de campo
de metal xido-semicondutor MOSFET tipo p para implementar portas lgicas e
outros circuitos digitais. Os transistores PMOS tm trs modos de operao: corte,
conduo e saturao (ativo). A figura 6 ilustra as configuraes de conduo e
corte.
Figura 6. Condies do transistor PMOS.
Na condio (a) da figura 6, o transistor tipo p (Tp) tem tenso aplicada entre
gate (G) e source (S), levando o transistor Tp condio de corte. No caso (b), VGS
tem tenso 0 volts, o que leva a tenso entre drain (D) e source (S) condio da
fonte, que o VDD com tenso de 5 volts. A tenso de sada (Vs) ser igual a VDS e o
transistor conduzir.
116
1.3. NMOS
A lgica NMOS (nFET Metal Oxide Silicon) usa transistores de efeito de
campo de metal xido-semicondutor MOSFET tipo n para implementar portas
lgicas e outros circuitos digitais. Os transistores NMOS tm trs modos de
operao, corte, conduo e saturao (ativo), assim como o PMOS, porm, com
inverso entre os tipos de funcionamento. A figura 7 ilustra as configuraes de
conduo e corte.
Figura 7. Condies do transistor NMOS.
Na condio (a) da figura 7, o transistor tipo n (Tn) tem tenso aplicada entre
gate (G) e source (S), levando a tenso entre drain (D) e source (S) condio da
fonte que, nesse caso, o terra. A tenso de sada (V s) ser igual V DS, o que
corresponde conduo de aproximadamente 0 volts. No caso (b), V GS tem tenso
0 volts, o que leva o transistor Tn condio de corte.
1.4. Superposio
O teorema da superposio de efeitos para circuitos eltricos afirma que a
corrente eltrica total em qualquer ramo de um circuito bilateral linear igual
soma algbrica das correntes produzidas por cada fonte atuando separadamente no
circuito.
117
BOYLESTAD, R. L. Introduo anlise de circuitos. 8. ed. Rio de Janeiro:
Prentice Hall, 1997.
2002.
Bookman, 2007.

JUSTIFICATIVA. O circuito consiste em uma fonte de corrente e no de tenso. O
transistor MOSFET no tem a finalidade de prover isolamento eltrico entre a sada
do amplificador operacional e a carga Z, mas sim prover corrente eltrica para a
carga Z.
JUSTIFICATIVA. O circuito consiste em uma fonte de corrente e no de tenso.
JUSTIFICATIVA. O circuito consiste em uma fonte de corrente e no de tenso. A
tenso Vref tem de ser positiva para garantir que I z tenha o sentido mostrado na
figura.
JUSTIFICATIVA. Ser feita a anlise o circuito fornecido na questo. Inicialmente,
as correntes e as tenses foram definidas e distribudas conforme mostrado na
figura 8.
118
Figura 8. Correntes e tenses no circuito dado no enunciado.
Ser usado o teorema da superposio de efeitos (figura 9).
Figura 9. Circuito e teorema da superposio de efeitos.
Analisando as correntes que chegam e saem do n A, temos:
No enunciado, descreve-se que a tenso de alimentao V DD positiva e que

o circuito opera na regio linear. Ento,
e o transistor MOSFET tem como
finalidade prover a corrente necessria para a carga Z.

JUSTIFICATIVA.
( R1 R2 )
R1 R2
Vref
Iz
Ve
R2
circuito
consiste
em
uma
fonte
de
corrente,
sendo
. Porm, a tenso Vref no necessita ser negativa para garantir
que I z tenha o mesmo sentido mostrado na figura do enunciado.
119
Questo 29
Questo 29.29
Considere uma juno de semicondutores do tipo PN, em que o lado P possui
6x1017 dopantes/cm3 e o lado N possui 2x1017 dopantes/cm3 e qual no se aplica
tenso externa.
Neste caso, considere as afirmaes a seguir.
Analisando essas afirmaes, conclui-se que

1. Introduo terica
Semicondutores
A unio de um semicondutor do tipo P com um do tipo N resulta na formao
de um componente eletrnico chamado diodo, empregado na construo de fontes
de alimentao e com aplicaes diversas, dependendo da polarizao (direta ou
reversa).
Na juno PN, os eltrons livres do material tipo N so atrados pelas lacunas
do material tipo P. Ento, alguns eltrons passam do material tipo N para o material
tipo P. Os tomos que perdem os eltrons ficam ionizados positivamente (ctions) e
os que recebem ficam ionizados negativamente (nions). Na juno, cria-se campo
eltrico, impedindo que outros eltrons passem do material tipo N para o material
tipo P.
29

120
No material tipo N, embora haja eltrons livres em excesso, quem perde

eltrons so os tomos. Como o nmero de prtons ficar maior do que o nmero
de eltrons, o tomo ficar ionizado positivamente. Na juno PN, h a camada de
depleo, ou seja, a camada definida como a juno PN onde se encontram os
ctions e os nions (figura 1). Devido camada de depleo, ocorre a barreira de
potencial (diferena de potencial na juno). A barreira de potencial na temperatura
de 25 C de aproximadamente 0,3 V para os diodos de germnio e 0,7 V para os
diodos de silcio.
Figura 1. Regio de depleo do semicondutor diodo.

Disponvel em <http://ldev.wordpress.com/2009/03/13/diodos/>. Acesso em 11 jun. 2011.
OPPENHEIM, A. V.; WILLSKY, A. S. Sinais e sistemas. 2 ed. So Paulo: Pearson,
2010.
YOUNG, P. H. Tcnicas de comunicao eletrnica. 5 ed. So Paulo: Pearson,
2006.
JUSTIFICATIVA. Na juno PN, cria-se campo eltrico que impede a passagem de
eltrons do material tipo N para o material tipo P fora da zona de depleo, o que
significa que a primeira afirmao falsa.
Como
, a profundidade da regio de depleo do lado P menor do que a
do lado N. Portanto, a segunda afirmao verdadeira.
121
JUSTIFICATIVA. Na juno PN, cria-se campo eltrico que impede a passagem de
eltrons do material tipo N para o material tipo P fora da zona de depleo, o que
significa que a primeira afirmao falsa.
Da figura 2, tem-se que
Regio de depleo
PP
NN
6x1017
dopantes/cm3
2x1017
dopantes/cm3
Lp
Q+
Ln
Q-
Figura 2. Representao do semicondutor.
Sendo q a carga do eltron, A a rea lateral do semicondutor, Lp o

comprimento da profundidade da regio de depleo referente juno P e L n o
comprimento da regio referente juno N, temos que:
Como
, a profundidade da regio de depleo do lado P menor do
que a do lado N. Portanto, a segunda afirmao verdadeira.
122
Questes 30 e 31
Questo 30.30
Os motores de induo esto sendo cada vez mais empregados em acionamentos
com velocidade controlada, em substituio aos motores de corrente contnua.
PORQUE
Dispositivos de eletrnica de potncia, com capacidade de comando de conduo e
bloqueio de corrente, permitem a construo de inversores com ajustes de
frequncia e de tenso.
Analisando estas afirmaes, conclui-se que
Questo 31.31
Motores eltricos podem ser encontrados desde aplicaes de baixa potncia, como
em relgios de pulso e computadores, at aplicaes de alta potncia, como em
bombas e compressores.
Os motores exploso, largamente empregados em automveis, nibus e
caminhes NO foram substitudos por motores eltricos porque
A. os nveis das correntes eltricas de operao representariam riscos para a vida
humana.
B. o rendimento dos motores eltricos menor que o dos motores a exploso.
C. a tecnologia atual para o armazenamento de energia eltrica no adequada
para estas aplicaes.
D. os motores eltricos so mais poluentes do que os motores a exploso.
E. os interesses polticos impedem esta substituio, embora a mesma seja
economicamente vivel.
30
31

123
1. Introduo terica
1.1. Motores eltricos
O motor eltrico transforma energia eltrica em mecnica. O mais usado o
motor de induo, pois combina baixo custo, facilidade de transporte, limpeza de
comando, simplicidade de construo, versatilidade de adaptao a cargas de
diversos tipos e bons rendimentos. Os tipos mais comuns de motores eltricos so
os motores de corrente contnua e de corrente alternada.
1.2. Motores de corrente contnua
Os motores de corrente contnua tm custo relativamente elevado e
necessitam de uma fonte de corrente contnua ou de um dispositivo que converta a
corrente alternada em contnua. Podem funcionar com velocidade ajustvel entre
amplos limites.
1.3. Motores de corrente alternada
Os motores de corrente alternada so os mais utilizados. Os principais tipos
so os citados abaixo.
Motor Sncrono. Funciona com velocidade fixa e utilizado somente para
grandes potncias, devido ao seu alto custo.
Motor de Induo. Funciona, em geral, com velocidade constante, que varia
ligeiramente com a carga mecnica aplicada ao eixo. Devido sua simplicidade,
sua robustez e ao seu baixo custo, o motor mais utilizado, adequado para
quase todos os tipos de mquinas. possvel controlar sua velocidade com o
auxlio de inversores de frequncia.
1.4. Motores a exploso
So considerados motores de combusto interna aqueles que utilizam os
prprios gases de combusto como fluido de trabalho, ou seja, so esses gases que
realizam os processos de compresso, de aumento de temperatura (queima), de
124
expanso e de exausto. Os motores de combusto interna so chamados

popularmente de motores a exploso.
1.5. Eletrnica de potncia
A eletrnica de potncia uma rea dedicada aplicao dos dispositivos
semicondutores para o controle e a converso da energia eltrica. A crescente
demanda pelo controle de energia eltrica para o acionamento de mquinas
eltricas, o controle de grandes cargas e o controle de processos industriais fazem
desse ramo da eletrnica um dos mais presentes em nosso dia a dia. Alguns
dispositivos que representam grande parte da eletrnica de potncia so: diodo,
transistor, SCR, TRIAC, GTO, SITH, SIT, GATT, MOSFET, IGBT, MCT e IGCT.
FITZGERALD, A. E.; KINGSLEY JR., C.; UMANS, S. D. Mquinas eltricas com

KOSOW, I. Mquinas eltricas e transformadores. 8. ed. So Paulo: Globo, 1989.
Motor
de
induo
curso.
Disponvel
em

3. Anlise das afirmativas/alternativas
Questo 30.
Primeira afirmativa correta.
JUSTIFICATIVA. Devido grande simplicidade, robustez e ao baixo custo, o motor
de induo o mais utilizado, sendo adequado para quase todos os tipos de
mquinas acionadas. Atualmente, possvel controlar a velocidade dos motores de
induo com o auxlio de inversores de frequncia. Portanto, os motores de induo
esto sendo cada vez mais empregados em acionamentos com velocidade
controlada, substituindo os motores de corrente contnua, que apresentam custo
elevado.
Segunda afirmativa correta.
JUSTIFICATIVA. A aplicao dos motores de induo possvel graas aos
dispositivos de eletrnica de potncia, que tm capacidade de comando de
125
conduo e bloqueio de corrente, permitindo a construo de inversores com

ajustes de frequncia e de tenso.
Alternativa correta: A.
Questo 31.
JUSTIFICATIVA. Os nveis das correntes eltricas so de baixssima ordem em CC e,
portanto, no poderiam representar riscos para a vida humana.
JUSTIFICATIVA. A ideia de que o rendimento dos motores eltricos menor do que
o dos motores a exploso falsa, pois os fabricantes submetem os motores a testes
em dinammetros para levantar o perfil de rendimento em cada situao de carga.
Pelas curvas de rendimento, sabendo o ponto de trabalho do motor especfico,
pode-se estimar o seu rendimento. Em geral, quanto mais prximo da potncia
nominal, melhor o rendimento dos motores eltricos.
JUSTIFICATIVA. A tecnologia atual para o armazenamento de energia eltrica no
adequada para aplicaes em automveis, nibus e caminhes.
JUSTIFICATIVA. A afirmao os motores eltricos so mais poluentes do que os
motores a exploso est totalmente incorreta. O que acontece justamente o
contrrio: os motores a exploso geram resduos que so despejados na atmosfera
via escapamentos de automveis, nibus e caminhes.
JUSTIFICATIVA. Poderia haver interesses polticos que impedissem a substituio de
motores a exploso por motores eltricos (mesmo que essa seja uma opo
economicamente vivel), porm a substituio est relacionada mais fortemente aos
avanos tecnolgicos da rea.
126
Questo 32
Questo 32.32
Sejam v(t )
2 .Vsen ( .t ) e i (t )
) respectivamente, a tenso (volts)
2 I .sen ( .t
e a corrente (ampres) fornecidas por um gerador CA (Corrente Alternada) em

regime permanente. A figura apresenta a curva de potncia instantnea fornecida
por este gerador durante o intervalo de tempo
Denomina-se Potncia Ativa P o valor mdio da potncia instantnea ao longo do

tempo e dada por: P = VI cos( ). Denomina-se Potncia Reativa Q o valor
calculado pela expresso Q = VI sen( ). Analisando a figura, qual o valor
aproximado da Potncia Reativa, em var?
A. 1000
B. 870
C. 500
D. 290
E. Impossvel determinar com os dados fornecidos.

1. Introduo terica
Potncia
A potncia eltrica pode ser definida como o trabalho realizado pela corrente
eltrica em determinado intervalo de tempo. Em um sistema de corrente contnua
em que a corrente I e a tenso U mantenham-se invariantes durante dado perodo,
a potncia transmitida P tambm constante e dada por:
32

127
Nos sistemas em que I ou U so variveis com o tempo t, possvel

determinar a potncia mdia Pmed desenvolvida durante o intervalo de tempo de 0 a
T a partir da integrao temporal da potncia instantnea:
A figura 1 apresenta o diagrama fasorial correspondente s potncias

existentes, tambm chamado tringulo de potncia.
Figura 1. Diagrama fasorial das potncias.
Relacionando as potncias, temos o que segue abaixo.

Potncia Ativa:
Potncia Aparente:
Potncia Reativa:
.
.
.
A integrao temporal da potncia reativa resulta na energia reativa, que

representa a energia que circula de forma oscilante nas instalaes eltricas, mas
no consumida por qualquer receptor. Nos casos de grandes consumidores de
energia eltrica, essa energia pode ser contabilizada em Var/hora e faturada
adicionalmente energia ativa consumida.
Hall, 2009.
CREDER, H. Instalaes eltricas. 15. ed. So Paulo: LTC, 2007.
NISKIER, J.; MACINTYRE, A. J. Instalaes eltricas. 5. ed. So Paulo: LTC,
2008.
128
Para a anlise da questo, verificamos o grfico do enunciado, inserindo
anotaes referentes aos pontos que sero trabalhados (figura 2).
T/2
1500 W
2.Vef.Ief
t
-500 W
0,0033
Figura 2. Grfico do enunciado com anotaes.
Devemos calcular, inicialmente, o valor de

analisando metade do intervalo de tempo
, considerando que estamos
, portanto, 180:
Com o valor de , calculamos a potncia aparente
A potncia reativa :
Portanto, o valor aproximado da potncia reativa
129
Questo 33
Questo 33.33
O diagrama em bloco da Figura 1 mostra um sistema em malha fechada, obtido a

partir da realimentao de sada da planta G(s).
A Figura 2 apresenta o esboo do diagrama de BODE traado para a funo de
transferncia G(s), que de fase mnima.
De acordo com as informaes acima, analise as afirmaes a seguir.
Com relao s afirmaes acima, conclui-se que

33

130
1. Introduo terica
1.1. Resposta em frequncia
Resposta em frequncia a anlise do comportamento de um sistema
quanto ao seu ganho em certa faixa de frequncia, ou, em alguns casos, de
velocidade angular. O grfico no qual analisada a resposta em frequncia de uma
rede geralmente uma curva de Bode.
1.2. Diagrama de Bode
Consideremos um sistema cuja funo de transferncia G(s), com N(s)
representando a sada e D(s), a entrada do sistema. A partir da funo de
transferncia, temos diretamente a resposta em frequncia de um sistema,
utilizando s=j . Portanto, a resposta em frequncia da funo de transferncia G(s)
G(j), N(s) representando a sada como N(j) e D(s), a entrada do sistema como
D(j). Sendo assim:
Se aplicarmos na entrada um sinal senoidal
, a sada do
sistema tambm ser um sinal senoidal dado por
, no
qual A() corresponde ao mdulo de G(j) e () o ngulo da funo de

transferncia. Vejamos:
Fazendo
variar, podemos representar graficamente a resposta em
frequncia de um sistema pelo diagrama de Bode ou pelo diagrama de Nyquist.

A curva de Bode consiste em dois grficos, sendo um deles composto por um
diagrama com uma escala linear de ganho na ordenada, em decibis (dB) ou em
volt-por-volt (V/V), e uma escala logartmica na abscissa, a frequncia em Hertz

(Hz) ou a frequncia angular. O diagrama de Nyquist um diagrama polar no qual
cada frequncia angular
corresponde um ponto na curva de Nyquist cujo mdulo
dado por A( ) e o ngulo dado por ().
131
O diagrama de Bode consiste em traar separadamente dois grficos. Como

exemplo, temos uma curva de mdulo,
(figura 3), e uma curva de fase,
(figura 3 e figura 4).
Figura 3. Diagrama de bode de mdulo e fase.

Disponvel em <http://www.ece.ufrgs.br/~jmgomes/pid/Apostila/apostila/node8.html>. Acesso em 14 jun.
2011.
Figura 4. Diagrama de Nyquist de mdulo e fase.

Disponvel em <http://www.ece.ufrgs.br/~jmgomes/pid/Apostila/apostila/node9.html>. Acesso em 14 jun.
2011.
132
GONZALEZ, R. C.; WOODS, R. E. Processamento digital de imagens. 3. ed. So
Paulo: Pearson, 2010.
Vejamos novamente a figura 2 do enunciado:
O sistema ser estvel se

para
para
No
grfico,
. A fase
para
temos
. Portanto, o sistema instvel e a primeira afirmao no

verdadeira.
A segunda afirmao verdadeira, pois, no diagrama de Bode, o mdulo

linear da funo maior do que 1 na frequncia em que a fase -180, ou seja,
na frequncia em que a fase
133
Questo 34
Questo 34.34
O circuito representado na figura acima conhecido como conversor Buck-Boost,

sendo Vi a tenso contnua da entrada e Vo, a tenso de sada.
Sobre este circuito, considere as afirmaes a seguir.
Considerando as informaes apresentadas e analisando as afirmaes acima,

conclui-se que
1. Introduo terica
Conversor Buck-Boost
Um conversor Buck-Boost um circuito eletrnico utilizado para converter
uma tenso CC (corrente contnua) em outra tenso CC de polaridade oposta,
alterando ou no o seu valor. O esquema de configurao bsica do circuito BuckBoost est apresentado na figura 1.
34

134
Figura 1. Esquema de ligao Buck-Boost.

Disponvel em <http://transformer.netfirms.com/new_site/>. Acesso em 12 jun. 2011.
Quando a chave CH1 est aberta, no h transferncia de energia da fonte

de tenso, que pode ser uma bateria ou outra fonte CC, para o restante do circuito.
Devido polarizao inversa do diodo D1, quando a chave fecha, comea a circular
corrente somente atravs do indutor L1 (IL1) que, por sua vez, armazena energia
na forma eletromagntica. Quando a chave abrir novamente, a mesma energia
armazenada faz o diodo D1 conduzir (pela caracterstica do indutor L1 de produzir
corrente de polaridade oposta ao que foi dada inicialmente a ele), entregando a
tenso ao capacitor C1 e carregando-o. Devido ao capacitor estar em paralelo,
finalmente entreg a tenso na sada. Como a corrente resultante est em sentido
contrrio ao da entrada, aparece tenso negativa na sada, com polaridade oposta a
da tenso de entrada Ve.
De modo geral, quando a chave est fechada, armazena-se energia no
indutor e, quando a chave aberta, entrega-se energia na sada.
A tenso de sada controlada pelo duty cicle imposto chave (D), que
uma razo da quantidade de tempo que a chave fica aberta/fechada.
Observamos, na figura 1, que CH1 representado como uma chave. Porm,
na prtica, pode ser substituido por um transistor, MOSFET, TRIAC ou outros
dispositivos mais
indicados para trabalho contnuo em altas frequncias,
devidamente dimensionados e com circuitos de proteo e de controle de

chaveamento e outros.
2002.
135

Vejamos as afirmaes do enunciado:
A primeira afirmao falsa, pois o conversor Buck-Boost realiza a converso

de tenso CC (corrente contnua) em outra tenso CC de polaridade oposta e de
valor igual ou diferente.
A segunda afirmao verdadeira, pois a variao da tenso de sada do
conversor Buck-Boost ocorre em funo da frequncia de chaveamento da chave S,
ou seja, a tenso de sada controlada pelo duty cicle imposto chave, sendo uma
razo da quantidade de tempo em que a chave fica aberta/fechada. De modo geral,
quando a chave est fechada, armazena-se energia no indutor e, quando a chave
aberta, entrega-se energia na sada.
136
Questes 35 e 36
Questo 35.35
A Funo de Transferncia de um levitador eletromagntico pode ser aproximada
por:
sendo Y(s) a Transformada de Laplace da sada do sistema (a posio do objeto

levitado) e U(s) a Transformada de Laplace da entrada (no caso, a corrente de um
eletrom). Para uma entrada em degrau unitrio, qual o valor da sada quando o
tempo tende para infinito?
A. -2
B. zero
C. +1
D. +2
E. infinito
Questo 36.36
Um engenheiro recebeu como tarefa projetar um sistema de controle de
temperatura para um forno eltrico. No entanto, movido por uma restrio de
componentes, ele se viu obrigado a utilizar um elemento somador em vez de um
elemento subtrator, normalmente empregado no clculo do erro de controle. Dessa
forma, ele chegou ao seguinte diagrama de blocos para realizar o projeto de
controle empregando uma ao Proporcional-Integral (PI):
Nesse diagrama, Tref(s) corresponde referncia de temperatura e T(s),

temperatura da planta (forno eltrico). Nessa situao, considere as afirmaes a
seguir.
Analisando as afirmaes acima, conclui-se que
35
36

137

1. Introduo terica
Funes de transferncia
Em geral, o comportamento dinmico dos sistemas fsicos em torno de
determinado ponto de operao pode ser descrito por uma equao diferencial
linear, que relaciona o sinal de entrada com o sinal de sada. Usando a ferramenta
matemtica da transformada de Laplace, tem-se uma representao entrada-sada
do sistema, chamada funo de transferncia.
Denotando a transformada de Laplace ( ) da entrada por
, sendo
e da sada por
polinmios em s, temos que a funo de transferncia
:
A partir dessa representao, e supondo que as razes de
diferentes das razes de
so todas
, definimos o que segue.
Polos de G(s): razes de
Zeros de G(s): razes de
Ordem do sistema: grau de
Tipo do sistema: nmero de polos de
em
Para exemplificarmos, seja um sistema representado pela seguinte funo de

transferncia:
Dessa funo, obtemos os valores a seguir.

Polos:
Zeros:
.
.
Tipo do sistema: 1 (apenas um polo na origem).

Ordem do sistema: 3.
138
Conhecendo a transformada de Laplace de determinada entrada
e a
funo de transferncia do sistema, possvel, pela transformada inversa de

Laplace, determinar a resposta temporal do sistema, ou seja,
Os sinais de entrada mais utilizados em sistemas de controle so sinais do
tipo salto (sinais de referncia constantes) e sinais do tipo rampa (sinais de
referncia que variam linearmente com o tempo). As transformadas de Laplace
desses dois tipos de sinais (salto e rampa) so as que seguem.
Salto de amplitude
Rampa com declividade
As respostas obtidas desses dois tipos de sinais so utilizadas para

caracterizar o desempenho de um sistema de controle.
Para exemplificar a funo de transferncia e a aplicao da transformada de
Laplace, observamos a figura 1, na qual temos a entrada X(s) e sada Y(s) no
domnio da frequncia.
Figura 1. Passagem do domnio temporal e de frequncia com uso de transformada de Laplace.
DORF, R. C.; BISHOP, R. H. Sistemas de controle modernos. 11. ed. So Paulo:
LTC, 2009.
HAYKIN, S.; MOHER, M. Sistemas modernos de comunicaes wireless. Porto
Alegre: Bookman, 2008.
OGATA, K. Engenharia de controle moderno. 4. ed. So Paulo: Prentice Hall,
2003.
139

Questo 35.
Sendo Y(s) a transformada de Laplace da sada do sistema, determinando a
posio do objeto levitado, e U(s) a transformada de Laplace da entrada do sistema
(no caso, a corrente de um eletrom), para uma entrada em degrau unitrio
(t),
o valor da sada quando o tempo tende a infinito pode ser obtido da seguinte
anlise:
Para a entrada em degrau unitrio, usando a transformada de Laplace,

temos:
. Substituindo 2 por K:
Resolvendo por fraes parciais:
Agrupando:
Sabendo que K = 2, resolvemos o sistema:
Do sistema:
Portanto:
.
.
Compondo a equao:
140
Aplicando a transformada inversa de Laplace (
Quando
ser
):
, ou seja, em regime permanente, a posio
tende a
. Em outras palavras, o levitador no se mantm na posio, o que leva
concluso de que no apresenta aplicao prtica.

Portanto, a sada do sistema ser infinita (
).
Questo 36.
Vamos representar o sistema dado na questo por uma funo de
transferncia composta pelos controladores kp (controle proporcional) e ki (controle
integral), conforme indicaes mostradas na figura 2.
Figura 2. Representao do sistema de controle.
A parte que envolve o mecanismo de controle :
Tomando a funo de transferncia
Como
, temos:
, podemos substituir o valor
de A na equao acima:
141
Logo,
se
oscilar sistema instvel;
se
no oscilar sistema estvel.
Portanto, pelos valores de kp < 1 e ki < 0, o denominador torna-se uma

funo do 2 grau. Dependendo da relao entre kp e ki, podemos ter um sistema
estvel ou instvel. Ou seja, a primeira afirmao falsa.
A instabilidade do sistema no tem relao com o elemento somador,
portanto, a segunda afirmao falsa.
142
Questo 37
Questo 37.37
Trs indutores (I, II e III) foram construdos atravs do mesmo processo de
fabricao, porm empregaram-se materiais com propriedades magnticas distintas
no ncleo de cada um deles.
No grfico abaixo, so apresentadas as regies lineares das curvas caractersticas
de cada ncleo.
A esse respeito, considere as afirmaes a seguir.
Analisando as afirmaes acima, conclui-se que

37

143
1. Introduo terica
Indutor
O indutor um dispositivo eltrico que armazena energia na forma de campo
magntico, normalmente combinando os efeitos de vrios loops de corrente
eltrica. construdo na forma de uma bobina de material condutor (por exemplo,
fio de cobre). Apresenta um ncleo de material ferromagntico que proporciona o
aumento da indutncia, concentrando as linhas de fora de campo magntico que
fluem pelo interior das espiras.
Os indutores podem ser construdos em circuitos integrados. Nesses casos,
normalmente usa-se alumnio como material condutor. Porm, rara a construo
de indutores em CIs, pois so volumosos em pequena escala e praticamente
restritos, sendo muito mais comum o emprego de um circuito chamado gyrator.
Pequenos indutores usados para frequncias muito altas so, algumas vezes, feitos
com um fio passando por um cilindro de ferrite.
HALLIDAY,
D.;
RESNICK,
R.;
WALKER
J.
Fundamentos
de
Fsica:
Eletromagnetismo. 8 ed. Rio de Janeiro: LTC, 2009, v. 3.

TIPLER, P. A.; MOSCA, G. Fsica para cientistas e engenheiros. 6. ed. Rio de
Janeiro: LTC, 2009, v. 1.
Na figura 1, est reproduzido o grfico do enunciado, com a adio de
destaques.
144
Figura 1. Grfico do enunciado com anotaes.
Seguem os valores de potncia para cada indutor do grfico, considerando a

mesma corrente
I.
II.
III.
O maior armazenamento de energia ocorre no indutor I, com
Portanto, a primeira afirmao verdadeira.

Por tratar-se de regies lineares das curvas caractersticas do ncleo de cada
indutor, admitindo uma mesma corrente, a energia diretamente proporcional
taxa de variao do fluxo em relao corrente, conforme segue abaixo:
I.
II.
III.
Portanto, a segunda afirmao verdadeira e justifica a primeira com relao
quantidade de energia.
145
Questo 38
Questo 38.38
Na figura acima, encontram-se, esquerda, os grficos no plano z, contendo as

razes caractersticas de trs funes de transferncias de modelos discretos, que
esto traadas em relao ao crculo unitrio. direita, so mostrados grficos de
sequncias temporais de modos caractersticos.
A correspondncia entre os
grficos
A. 1-Y, 2-Z e 3-W
B. 1-Y, 2-W e 3-Z
D. 1-W, 2-Y e 3-X
E. 1-W, 2-Z e 3-X
C. 1-X, 2-Z e 3-Y
1. Introduo terica
Plano Z
Pela figura 1, que representa o plano Z, podemos visualizar as regies nas
quais se encontram os polos das funes polinomiais, que compem a funo de
38

146
transferncia. O plano formado por dois eixos, o imaginrio e o real. As

representaes so mapeadas em um crculo de raio unitrio.
Quando o polo ou a raiz da funo caracterstica est sobre a circunferncia
de raio unitrio, o sistema est na parte metaestvel (ME). Porm, quando as razes
esto dentro do crculo unitrio, o sistema est na regio estvel. No ltimo caso,
quando fora do crculo unitrio, o sistema est na regio instvel.
Figura 1. Representao do plano Z.
DINIZ, P. S. R.; SILVA, E. A. B.; NETTO, S. L. Processamento digital de sinais.
Rio de Janeiro: Bookman, 2004.
LTC, 2009.
HAYKIN, S.; VEEN, B. V. Sinais e sistemas. Rio de Janeiro: Bookman, 2001.
OGATA, K. Engenharia de controle moderno . 4. ed. So Paulo: Prentice Hall,
2003.
Para o caso 1, as razes encontram-se dentro do crculo unitrio e, portanto,
dentro da regio estvel, proporcionando a diminuio da amplitude do sinal em
relao k (figura 2).
147
Figura 2. Curva caracterstica quando as razes esto dentro da regio estvel do crculo unitrio.
A figura 3 apresenta a forma de onda para um sinal cujas razes esto na

regio instvel, ou seja, fora do crculo unitrio.
Figura 3. Curva caracterstica quando as razes esto na regio instvel do crculo unitrio.
Portanto, o caso 1 atende ao grfico de sequncias temporais de modos

caractersticos Y.
Para o caso 2, a raiz encontra-se na posio em que o polo
p/
(figura 4). Logo, atende ao grfico de sequncias temporais de modos

caractersticos Z.
Figura 4. Curva caracterstica para raiz no polo dos reais do crculo unitrio.
148
Para o caso 3, a raiz encontra-se na posio em que o polo
p/
, (figura 5). Logo, atende ao grfico de sequncias temporais de modos

caractersticos W.
Figura 5. Curva caracterstica para raiz no polo dos reais do crculo unitrio.
O caso em que o resultado a curva de sequncias temporais do tipo X

ocorre quando temos as razes em pontos em que os polos so metaestveis, ou
seja, sobre o limite da circunferncia (figura 6).
Figura 6. Curva caracterstica para raiz no polo metaestvel (ME) do crculo unitrio.
149
Questo 39
Questo 39.39
Em aplicaes de engenharia, os modelos lineares so largamente utilizados para
representar sistemas dinmicos.
Um sistema dito linear quando atende a propriedade da superposio.
Considere um sistema dinmico linear cujo comportamento possa ser modelado
pela seguinte equao diferencial:
onde u(t) representa a entrada, y(t) a sada e o parmetro t foi omitido na equao
por simplicidade de notao.
Qual a resposta em regime permanente desse sistema para a entrada
u(t)=1+cos(2t)?
A.
B.
C.
D.
E.
1. Introduo terica
1.1. Transformadas de Laplace
Em anlise funcional, a transformada de Laplace de uma funo f(t), definida
para todo nmero real t 0, a funo F(s) expressa por:
As propriedades da transformada permitem a anlise de sistemas dinmicos

lineares. A vantagem mais interessante dessa transformada que a integrao e a
derivao tornam-se multiplicaes e divises, da mesma maneira que o logaritmo
39

150
transforma a multiplicao em adio. Ela permite levar a resoluo de equaes

diferenciais resoluo de equaes polinomiais, que so muito mais simples de
resolver. O quadro 1 mostra algumas transformadas de Laplace.
Quadro 1. Algumas transformadas de Laplace.
1.2. Superposio
O teorema da superposio de efeitos para circuitos eltricos afirma que a
corrente eltrica total em qualquer ramo de um circuito bilateral linear igual
151
soma algbrica das correntes produzidas por cada fonte atuando separadamente no
circuito.
LTC, 2009.
OGATA, K. Engenharia de controle moderno . 4. ed. So Paulo: Prentice Hall,
2003.
O sistema encontra-se em regime permanente e a entrada desse sistema
.
Trata-se de um sistema dinmico linear cujo comportamento modelado
pela seguinte equao diferencial:
Assumindo que
e utilizando as transformadas de Laplace:
Arranjando a equao:
Resolvendo U(s) por transformaes tabeladas:
152
Resolvendo por fraes parciais:
Para facilitar, vamos trabalhar as equaes separadamente.

Anlise da parte 1.
):
Anlise da parte 2.
):
153
Agrupando novamente, temos:
Sabemos que
trata de tempo em
e que a questo
, ou seja, com
e, portanto, com uma defasagem entre
seno e cosseno de no mais , mas sim de metade desse ngulo de 90, o que
corresponde a . Logo:
Para solucionar a parte interna que contm as funes seno e cosseno,

vamos
trabalhar
separadamente.
Sabemos
que
. Ento:
Portanto, temos a soluo descrita abaixo:
Alternativa correta: C.
154
Questes 40 e 41
Questo 40.40
O circuito equivalente de um transformador dado na figura abaixo.
As reatncias de disperso do primrio e do secundrio valem, respectivamente,

j8
e j0,5
e a relao de transformao 4:1. Admita que este transformador
esteja alimentando, temporariamente, uma linha de transmisso em vazio, cujo

comportamento pode ser considerado puramente capacitivo. A corrente I2, no
secundrio, tem valor eficaz de 40 A e a tenso V 2, da carga, igual a 100 kV. Qual
o valor eficaz da tenso V1, em kV?
A. 600
B. 560
C. 400
D. 240
E. 160
Questo 41.41
Dados dos componentes:

Gerador G1: 100 MVA, 20 kV, X = 10%
Gerador G2: 100 MVA, 25 kV, X = 10%
Transformadores T1 e T2: 50 MVA, 20 kV/250 kV, X = 10%
Transformadores T3 e T4: 50 MVA, 25 kV/250 kV, X = 10%
A figura acima apresenta um sistema de potncia sem perdas. Suponha que,
inicialmente, a potncia ativa transmitida do gerador G1 para o G2 seja igual a 1,0
p.u., e que os dois estejam operando em suas tenses nominais. Em um dado
instante, uma das linhas de transmisso perdida. Supondo que as tenses dos
40
41

155
geradores e a abertura angular permaneam inalteradas, qual ser a nova potncia

ativa transmitida?
A. 5/6
B. 3/4
C. 1/2
D. 1/5
E. 1/10
1. Introduo terica
1.1. Transformador
O dispositivo destinado a transmitir energia eltrica de um circuito a outro,
efetuando transformaes de tenses e de correntes e modificando os valores das
impedncias, denominado transformador. Ele opera com corrente alternada,
baseado na Lei de Faraday e na Lei de Lenz.
O transformador constitudo de um ncleo de material ferromagntico,
como ao, a fim de produzir um caminho de baixa relutncia para o fluxo gerado.
Geralmente, o ncleo de ao dos transformadores laminado, com a inteno de
reduzir a induo de correntes parasitas no prprio ncleo (ou de correntes de
Foucault), j que essas correntes contribuem para o surgimento de perdas por

aquecimento devido ao efeito Joule. Utiliza-se o ao-silcio para aumentar a
resistividade e diminuir ainda mais essas correntes parasitas.
H grande variedade de transformadores, com diferentes tipos de circuito,
mas todos operam segundo o princpio de induo eletromagntica. Eles so
formados por duas ou mais bobinas e um circuito magntico, que acopla essas
bobinas (figura 1). H transformadores de dois ou trs enrolamentos. No
autotransformador, o enrolamento secundrio apresenta conexo eltrica com o
enrolamento primrio.
Figura 1. Ilustrao de um transformador.

Disponvel em <http://pt.wikipedia.org/wiki/Transformador>. Acesso em 25 jun. 2011.
156
Transformadores de potncia so destinados primariamente transformao

da tenso e das correntes, operando com altos valores de potncia, de forma a
elevarem o valor da tenso e, consequentemente, reduzirem os valores das
correntes. Em virtude da reduo dos valores das correntes, diminuem-se as perdas
por efeito Joule nos condutores.
Os transformadores tambm podem ser utilizados para o casamento de
impedncias, ou seja, para a modificao do valor da impedncia vista pelo lado
primrio do transformador, em geral de baixa potncia. H outros tipos de
transformadores, como os sem ncleo (transformadores com ncleo de ar) e os
com ncleo de ferrite.
1.2. Transformador ideal
Em um transformador ideal, o acoplamento entre as bobinas perfeito, ou
seja, todas concatenam o mesmo fluxo (no h disperso de fluxo). Isso implica
assumir as hipteses de que a permeabilidade magntica do ncleo ferromagntico
alta (no caso ideal, infinita) e o circuito magntico fechado. Admite-se que no
h perdas de qualquer natureza, tanto nos enrolamentos quanto no ncleo.
Consideremos um transformador ideal. O fluxo total o mesmo em ambas
as bobinas, j que se desprezam os fluxos dispersos e o ncleo tem caracterstica
. Sendo N1 e N2 os nmeros de espiras das bobinas, t o tempo e adotando a
conveno do lado receptor, as foras eletromotrizes (f.e.m.) e1 e e2 induzidas nas
bobinas so:
e
Dividindo v1 por v2, chegamos relao de tenses entre o primrio e o
secundrio do transformador:
A constante a a relao de espiras ou relao de transformao. Essa a

primeira propriedade do transformador: transferir ou refletir as tenses de um lado
para outro segundo uma constante a.
Convencionando N1 como a espira acoplada diferena de potencial (d.d.p.)
do circuito (primrio), temos:
para N1 > N2, o transformador um abaixador de tenso;
157
para N1 < N2, o transformador um elevador de tenso.

Portanto, muito importante conhecer o valor da relao de transformao
do transformador utilizado em circuitos eltricos.
Hall, 2010.
CREDER, H. Instalaes eltricas. 15. ed. Rio de Janeiro: LTC, 2007.
JORDO, R. G. Transformadores. So Paulo: Edgard Blucher, 2002.
Questo 40.
Vamos utilizar a figura 2 para identificar as tenses e as correntes.
Figura 2. Figura do enunciado com anotaes.
Sabendo que a corrente I2 no secundrio tem valor eficaz de 40 A

(
) e a tenso V2 da carga igual a 100 kV:
Pela relao de transformao:

Portanto, a tenso eficaz v1 :
Se considerarmos
, teremos
e, portanto,
nenhuma das respostas contempla tal condio.

Alternativa correta: C (a tenso no primrio
).
158
Questo 41.
Sendo Vi e Vj , respectivamente, as tenses nos eixos real e imaginrio e e i
e j os respectivos ngulos, na transmisso de potncia ativa entre dois pontos,
temos:
Para
Com base nas informaes dadas, temos o que segue abaixo.

Base:
Tenso
.
base,
,
conforme
tenso
dos
transformadores,
ou
Impedncia dos geradores G1 e G2:
Impedncia dos transformadores T1 e T2:
Impedncia dos transformadores T3 e T4:
Impedncia das linhas de transmisso (LT):

Para duas linhas em paralelo, a impedncia total (
Fazendo
.
) :
, temos:
Para uma linha, a impedncia total (
Fazendo
seja,
) :
, temos:
159
Substituindo k em P2:
160
Questo 42
Questo 42.42
O diagrama de blocos ilustra um sistema para processamento digital de sinais.
Nesse diagrama:
FPB = Filtro passa-baixa
SH = Retentor ou amostrador de ordem zero (sample and holder)
ADC = Conversor analgico-digital
H(z) = Processamento digital
DAC = Conversor digital-analgico
FR = Filtro de reconstruo
Analisando esse sistema, conclui-se que
A. o FPB necessrio para garantir o correto funcionamento do bloco SH.
B. o FPB pode ser omitido nos casos em que o espectro do Sinal 1 est contido
dentro da faixa de frequncias de interesse.
C. FR um filtro rejeita-faixa, usado para atenuar a potncia do sinal no entorno
da frequncia do relgio.
D. o perodo de amostragem do SH deve ser superior ao tempo de converso do
DAC.
E. FR um filtro passa-alta.
1. Introduo terica
1.1. Amostragem e reteno (SH)
Quando um sinal de tenso analgica conectado diretamente na entrada de
um ADC, o processo de converso pode ser adversamente afetado se essa tenso
mudar durante o tempo de converso. A confiabilidade do processo de converso
pode ser melhorada utilizando-se um circuito de amostragem e reteno (sample-
and-holder SH) para manter a tenso analgica constante durante a converso

analgico-digital (A/D), como mostrado na figura 1.
42

161
Figura 1. Diagrama simplificado de um circuito SH.
1.2. Filtros de sinais

Os filtros dos tipos passa-alta (FPA) e passa-baixa (FPB) tm apenas uma
frequncia de corte. Os filtros passa-faixa (FPF) e rejeita-faixa (FRF) apresentam
duas frequncias de corte. Nesse caso, a mdia geomtrica das frequncias de
corte (inferior e superior) a frequncia central (f0) do filtro, na qual o ganho
mximo em FPF ou mnimo em FRF.
Segue uma descrio de alguns tipos de filtros.
Filtro passa-alta (FPA): filtro eltrico (ou eletrnico) que permite a passagem de
sinais de altas frequncias, atenuando sinais abaixo da frequncia de corte do
filtro.
Filtro passa-baixa (FPB): filtro eltrico (ou eletrnico) que permite a passagem
de sinais de baixas frequncias, atenuando sinais acima da frequncia de corte
do filtro (figura 2).
Filtro passa-faixa (FPF): filtro eltrico (ou eletrnico) que s permite a passagem
de sinais de frequncias compreendidos dentro de certa faixa.
Filtro rejeita-faixa (FRF): filtro eltrico (ou eletrnico) que rejeita sinais em dada
faixa de frequncias e permite a passagem de todos os demais.
162
Figura 2. Resposta em frequncia de um FPB tipo Butterworth com indicao da frequncia de corte.
Disponvel em <http://pt.wikipedia.org/wiki/Frequ%C3%AAncia_de_corte>. Acesso em 26 jun. 2011.
JUSTIFICATIVA. O FPB no necessrio para garantir o correto funcionamento do
bloco
SH,
pois
amostrador
realizar
amostragem
normalmente,
independentemente de o sinal na entrada ser de alta ou de baixa frequncia.

JUSTIFICATIVA. O FPB no pode ser omitido nos casos em que o espectro do sinal
1 est contido dentro da faixa de frequncias de interesse. O fato de o sinal estar
ou no em banda base no significa que ele no deva passar por uma filtragem
com relao, no caso, s baixas frequncias, atenuando sinais acima da frequncia
de corte do filtro.
163
JUSTIFICATIVA. O FR um filtro de reconstruo e no necessariamente um filtro
do tipo rejeita-faixa (FRF). Na atenuao da potncia do sinal no entorno da
frequncia do relgio, ou seja, na atenuao das frequncias fora da faixa de
interesse, pode ser usado um filtro passa-faixa (FPF).
JUSTIFICATIVA. Com relao ao SH, ele deve ter um tempo maior de amostragem
para evitar que haja flutuao de tenso e que ela seja indevidamente "capturada".
Com o tempo maior de amostragem, essa flutuao no mascarada no processo
de converso analgico-digital (ADC) e digital-analgico (DAC). Portanto, o perodo
de amostragem do SH deve ser superior ao tempo de converso do DAC.
JUSTIFICATIVA. O FR no necessariamente um filtro passa-alta (FPA), pois um
filtro de reconstruo de sinal.
164
Questo 43
Questo 43.43
Considere uma linha de transmisso monofsica ideal a vazio, energizada a partir de

um barramento infinito de tenso U0 volts e de frequncia angular
comprimento eltrico equivalente da linha
1
3
rad/s. O
rad e sua impedncia caracterstica
. Para minimizar possveis sobretenses, so instalados dois reatores
idnticos, em derivao, um em cada extremidade da linha, conforme mostrado na

figura acima. Para que a tenso no terminal receptor (U1) seja, em regime
permanente, igual tenso do terminal emissor (U0) da linha, qual deve ser o valor
da indutncia, em H, de cada reator, em funo da frequncia angular?
A. 1/
C. 1/2
B. 1/
D.
E.
1. Introduo terica
1.1. Linhas de transmisso
Linha de transmisso (LT) um sistema usado para transmitir energia
eletromagntica. Essa transmisso no irradiada, ou seja, guiada de uma fonte
geradora para uma carga consumidora.
As linhas de
transmisso
AC
apresentam
resistncia,
indutncia
capacitncia uniformemente distribudas ao longo da linha. A resistncia consome

energia. A indutncia armazena energia no campo magntico devido circulao de
corrente. A capacitncia armazena energia no campo eltrico devido diferena de
potencial.
Segue, na figura 1, o modelo de linha de transmisso monofsica.
43

165
Figura 1. Circuito equivalente monofsico de linha de transmisso com parmetros distribudos.

Disponvel em <http://www.dee.ufc.br/~rleao/GTD/Transmissao.pdf>. Acesso em 28 jun. 2011.
As ondas viajantes em uma LT so atenuadas com mudana de ngulo

medida que se propagam ao longo da linha. As causas primrias so as perdas na
energia da onda devido resistncia, disperso, ao dieltrico e ao efeito corona.
O efeito corona ocorre quando o campo eltrico na superfcie dos condutores atinge
um limiar no qual o dieltrico do ar rompe-se, criando pequenas descargas em
torno do condutor, similarmente a uma coroa.
Na figura 2, est ilustrado um exemplo de aplicao de linhas de transmisso
de energia.
Figura 2. Exemplo de linha de transmisso.

Disponvel em <http://www.fac.unb.br/campus2009/index.php?>. Acesso em 29 jun. 2011.
1.2. Reatores
Para linhas com grandes comprimentos (acima de 400 km), necessrio o
uso de equipamentos de compensao, como reatores em paralelo e capacitores
em srie, para aumentar a capacidade da linha.
Os reatores em paralelo (reatores shunt) anulam parcialmente o efeito
capacitivo da linha, minimizando o efeito Ferranti, que ocorre quando a linha opera
em carga leve. Esses reatores geralmente no so manobrveis, o que pode ser
indesejvel quando a linha estiver em sobrecarga.
166
A manobra convencional de um reator pode levar a sobretenses

indesejveis. O uso de reatores controlveis permite maior flexibilidade, mas
acrescenta complexidade e custo no sistema de transmisso.
Hall, 2010.
CREDER, H. Instalaes eltricas. 15. ed. Rio de Janeiro: LTC, 2007.
JORDO, R. G. Transformadores. So Paulo: Edgard Blucher, 2002.
Como estamos trabalhando com uma linha de transmisso monofsica,
abordaremos o modelo (figura 3).
Figura 3. Figura do enunciado com anotaes.
A impedncia caracterstica :
O enunciado informa sobre o comprimento eltrico:

Portanto, com relao impedncia, temos:
Vamos verificar a admitncia:

De acordo com o modelo , no qual a linha de transmisso simtrica, ou
seja, Y1=Y2 e, portanto, igual metade da admitncia shunt total, a representao
da linha fica conforme mostrado na figura 4.
167
Figura 4. Circuito
de uma linha de transmisso simtrica genrica.
Disponvel em <http://www.dee.ufc.br/~rleao/GTD/Transmissao.pdf>. Acesso em 28 jun. 2011.
A admitncia ser ento:

Dos dados obtidos, segue a figura 5, que resume a situao apresentada no
exerccio, visto que existem dois reatores com caracterstica indutiva.
Figura 5. Circuito
de uma linha de transmisso simtrica com 2 reatores.
Sabendo que
com
em paralelo com
, temos
, portanto,
Logo, o valor da indutncia (em Henry), de cada reator, em funo da

frequncia angular
168

Engenharia Eletrica Volume Consolidado

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Engenharia Eletrica Volume Consolidado

Загружено:

Авторское право:

Доступные форматы

Engenharia Eltrica VOLUME NICO - CQA/UNIP

MATERIAL INSTRUCIONAL ESPECFICO

Engenharia Eltrica VOLUME NICO CQA/UNIP

Doutora em Engenharia Metalrgica e de Materiais, Mestre em Tecnologia Nuclear,

Marcel Stefan Wagner

Engenharia Eltrica VOLUME NICO CQA/UNIP

Um gerador sncrono de oito polos acionado por um motor de induo de dois

ferromagntico envolto num enrolamento de campo, com a funo de produzir

Questo 22 Enade 2008.

Engenharia Eltrica VOLUME NICO CQA/UNIP

campo magntico constante para interagir com o campo produzido pelo

Figura 1. Esquema de conexo de um rotor com o estator.

A velocidade do campo girante depende da frequncia da rede eltrica (f) e

O escorregamento (S) tambm acontece entre o rotor e o campo girante

Escorregamento entre motor e gerador

Engenharia Eltrica VOLUME NICO CQA/UNIP

possvel obter o valor percentual do escorregamento do motor de induo

introduo eletrnica de potncia. 6. ed. So Paulo: Bookman, 2006.

energetica.kit.net/motor.htm>. Acesso em 16 out. 2010.

Obtidos os valores das velocidades sncronas do motor e do gerador,

Engenharia Eltrica VOLUME NICO CQA/UNIP

Na frmula, NL representa a no linearidade, DIN(MX) o mximo desvio com

Questo 45 Enade 2008.

Engenharia Eltrica VOLUME NICO CQA/UNIP

Figura 1. Grfico de no linearidade.

) em tenso analgica ( ) em Volts.

Dado que um CDA fabricado apresentou

no linearidade percentual para esse valor especfico da palavra digital de 8 bits

Engenharia Eltrica VOLUME NICO CQA/UNIP

calculado e gerado forma o

o valor relacionado aos 8 bits da palavra, ou seja, o mximo valor da palavra

, ou 256, em valor decimal.

Portanto, a no linearidade percentual do CDA para o valor especfico da

Engenharia Eltrica VOLUME NICO CQA/UNIP

Questo 29 Enade 2008.

Engenharia Eltrica VOLUME NICO CQA/UNIP

Figura 1. Tabela da Verdade para 3 variveis de entrada.

De acordo com a quantidade de variveis de entrada (das possveis

corresponde ao nmero de variveis de entrada.

Engenharia Eltrica VOLUME NICO CQA/UNIP

1.2. Expresses booleanas

aplicaes. 10. ed. So Paulo: Pearson, 2007.

Engenharia Eltrica VOLUME NICO CQA/UNIP

Identificados os decodificadores, elabora-se a Tabela da Verdade com 4

Da expresso booleana, o primeiro elemento W XY , o que significa que

1 . Portanto, as linhas da Tabela da Verdade que possurem tais

valores so selecionadas como verdade, significando que, na sada F, a respectiva

O segundo elemento WXZ , o que significa que W 1 , X

Portanto, as linhas da Tabela da Verdade que possurem tais valores so

Z 1 . Portanto, as linhas da Tabela da Verdade que possurem tais valores so

Engenharia Eltrica VOLUME NICO CQA/UNIP

Figura 2. Tabela da Verdade do sistema.

Portanto, os pinos que correspondem aos valores verdadeiros de sada, ou

Engenharia Eltrica VOLUME NICO CQA/UNIP

As portas que representam os circuitos 1, 2, 3 e 4, respectivamente, so:

Questo 42 Enade 2005.

Engenharia Eltrica VOLUME NICO CQA/UNIP

calculadoras, relgios digitais e outros dispositivos alimentados por pequenas

Engenharia Eltrica VOLUME NICO CQA/UNIP

Figura 1. Configurao do transistor NMOS.

Figura 2. Configurao do transistor PMOS.

O transistor MOSFET possui trs estados de funcionamento: corte, conduo

Engenharia Eltrica VOLUME NICO CQA/UNIP

dreno. Se essa tenso cresce o suficiente, aparecero portadores (eltrons em