ELECTRNICA DIGITAL

PCTICA # : COMPUETA BICA: ELECTO DE DATO Y

DECODIFICADOR BINARIO-DECIMAL

CATEDRTICO:
DR. JOS GABRIEL AGUILAR SOTO

ALUMNOS:
KARLA MIGUEL SANTIAGO
JOS DAVID CLEMENTE TONDOP

30 DE ENERO DE 2014
UNIVERSIDAD POLITCNICA DE CHIAPAS
INGENIERA BIOMDICA

NDICE
OBJETIVO GENERAL ....................................................................................................................... 2
OBJETIVOS ESPECFICOS ................................................................................................................ 2
INTRODUCCIN ............................................................................................................................. 2
MARCO TERICO ........................................................................................................................... 3
COMPUERTA LGICA ................................................................................................................ 3
COMPUERTA NOT ..................................................................................................................... 3
COMPUERTA OR ........................................................................................................................ 4
COMPUERTA AND ..................................................................................................................... 5
COMPUERTA NAND Y NOR........................................................................................................ 6
COMPUERTA NOR ................................................................................................................. 6
COMPUERTA NAND ............................................................................................................... 7
DECODIFICADOR........................................................................................................................ 8
SIMULACIN.................................................................................................................................. 9
SELECTOR DE DATOS ................................................................................................................. 9
DECODIFICADOR BINARIO- DECIMAL ...................................................................................... 13
MATERIALES ................................................................................................................................ 15
DESARROLLO EXPERIMENTal ...................................................................................................... 15
A)

SELECTOR DE DATOS ....................................................................................................... 15

B)

DECODIFICADOR BINARIO-DECIMAL ............................................................................... 16

RESULTADOS ............................................................................................................................... 17
EVIDENCIA FOTOGRFICA ....................................................................................................... 17
SELECTOR DE DATOS ........................................................................................................... 17
DECODIFICADOR BINARIO- DECIMAL .................................................................................. 19
CONCLUSIN ............................................................................................................................... 19
BIBLIOGRAFA .............................................................................................................................. 19

pg. 1

OBJETIVO GENERAL
Conocer las caractersticas, funcionamiento y comportamiento de las
compuertas bsicas AND, OR, NOT Y NAND. As tambin comprobar las tablas de
verdad de cada compuerta lgica utilizadas en esta prctica.

OBJETIVOS ESPECFICOS
De igual manera se pretende que el alumno se familiarice con la simbologa de
las compuertas lgicas. Por otra parte se busca manejar el funcionamiento de las
compuertas en circuitos y as poder obtener su respectiva tabla de verdad.

INTRODUCCIN

El objetivo principal de sta prctica, como se mencion anteriormente, es

conocer las caractersticas, funcionamiento y comportamiento de las compuertas
bsicas ya que de manera terica se logra asimilar fcilmente, sin embargo ya
implementados en un circuito resultan en algunos casos relativamente difcil, es por ello
que mediante sta prctica se pretende elaborar circuitos para su mayor comprensin.
En la electrnica digital ya existen diversos problemas a resolver y aunado a lo
anterior dificulta su entendimiento. Por ejemplo, es muy comn que al disear un circuito
electrnico necesitemos tener el valor opuesto al de un punto determinado, o que
cuando un cierto nmero de pulsadores estn activados, una salida permanezca
apagada.
Todas estas situaciones pueden ser expresadas mediante ceros y unos, y
tratadas mediante circuitos digitales. Los elementos bsicos de cualquier circuito digital
son las compuertas lgicas.
Cada compuerta tiene asociada una tabla de verdad, que expresa en forma de
lista el estado de su salida para cada combinacin posible de estados en la entrada.
Si bien ya en la actualidad, una compuerta es un conjunto de transistores dentro
de un circuito integrado y puede contener cientos de ellas. Los cdigos que llevan las
compuertas lgicas permiten distinguir las distintas puertas lgicas entre s o
diferenciarlas de otro tipo de integrados.

pg. 2

MARCO TERICO
COMPUERTA LGICA

Mediante un dispositivo electrnico llamado compuerta lgica se puede

conmutar el nivel de tensin de un cable conectado a su salida cambiando
adecuadamente la combinacin de niveles de tensin existente en los cables que llegan
a las entradas de dicha compuerta.
La denominacin de compuerta proviene del hecho de que este dispositivo
puede usarse para permitir o no que el nivel que llega a un cable de entrada se repita
en el cable de salida. El trmino lgica se debe a que en esencia una compuerta realiza
electrnicamente una operacin lgica, de forma tal de que a partir de una combinacin
de valores lgicos existentes en las entradas obtiene un valor lgico (1 0) en su salida.
El comportamiento de una determinada compuerta a todas las combinaciones posibles
de valores lgicos de entrada se resume en una tabla de funcionamiento o tabla de
verdad. Este ltimo nombre proviene claramente de la analoga con las tablas de verdad
de la lgica proposicional.
La simbologa ms conocida para representar los dispositivos lgicos es la
simbologa estndar americana MIL. (Military standard graphics symbols for logic
diagrams). Con los avances tecnolgicos en la fabricacin de circuitos integrados
aparece la nueva simbologa lgica reconocida por las normas espaolas UNE, esta
simbologa es la IEC (International Electrotechnical Commission)
Una tabla de verdad es una tabla que da los valores de verdad de una
proposicin compuesta en funcin de sus partes componentes.
Ahora veremos las compuertas lgicas bsicas iniciando de lo ms sencillo como
lo es la compuerta lgica:

COMPUERTA NOT
La operacin NOT difiere de las operaciones AND y OR, ya que la operacin
NOT tiene efecto sobre una sola variable de entrada. En este operador para una entrada
A entregar a la salida la negacin de A o mejor conocido como el complemento de
A. Por ejemplo, si la variable de entrada A se somete a la operacin NOT, la salida X
= A, donde la barra superpuesta representa la operacin NOT.
El operador NOT o inversor solamente posee una entrada y una salida. Esta
operacin lgica siempre entregar a la salida una seal complemento de la entrada
(contraria a su entrada). En la tabla de verdad de la figura 1 se puede apreciar que para
una entrada 0 (nivel bajo) la salida es 1 (nivel alto), y para una entrada 1 (nivel alto) La
salida es 0 (nivel bajo). La figura 1 muestra el smbolo bsico representativo del
operador lgico NOT y su smbolo estndar.

pg. 3

Figura 1Tabla de verdad, operador lgico y simbologa estndar de la compuerta NOT

(IEEE STD)

Figura 2 encapsulado y cronograma de la puerta OR.

COMPUERTA OR
Considerando como entradas a A y B, y como salida a X, la operacin OR se
expresa como A+B = X. Lo que indica que si para las entradas A o B la salida es X.
El CI de la compuerta OR es un circuito que internamente contiene desde cuatro
hasta una compuerta lgica que puede tener como mnimo dos o mximo doce entradas
lgicas y cuya salida es igual a la operacin OR de todas las entradas que intervengan
en esa compuerta. Como puede observar en la figura 3, la que muestra la tabla de
verdad, el smbolo representativo del operador lgico y la simbologa normalizada de la
compuerta OR.

Figura 3Tabla de verdad, operador lgico y simbologa estndar de la compuerta OR

(IEEE STD).

pg. 4

Figura 4 Encapsulado y cronograma de la puerta OR

COMPUERTA AND
Considerando como entradas a A y B, y como salida a X. La operacin AND
Se expresa como A B = X. Lo que indica que si para las entradas A y B la salida es X.
La operacin AND en un circuito integrado obedece a la tabla de verdad que se ilustra
en la figura 1.3. De tal forma que la salida X est en su nivel alto si y solo si las entradas
A y B estn en nivel alto (3.5-5 Volts), para los otros casos la salida X de la compuerta
AND estar en nivel bajo. La figura 5 se muestra la tabla de verdad, el smbolo
representativo del operador AND y el diagrama estndar simplificado.

Figura 5Tabla de verdad, operador lgico y simbologa estndar de la compuerta AND

(IEEE STD).

Figura 6 Encapsulado y cronograma de la

puerta AND.

pg. 5

COMPUERTA NAND Y NOR

Otros operadores que complementan a los teoremas y postulados del algebra de
Boole nacen a partir del complemento de los operadores lgicos bsicos AND y OR. En
los circuitos digitales son de gran utilidad estas nuevas operaciones que permiten la
sntesis de sistemas de gran complejidad. Los nuevos operadores son: NOR y NAND.
El operador NOR es el complemento del operador OR es decir NOT-OR nos da el
operador NOR y la operacin NAND es el complemento de la operacin AND es decir
NOT-AND. En la figura 7 se ilustra la simbologa y su correspondiente equivalencia de
las compuertas NAND y NOR. Comercialmente se encuentran CIs que contienen desde
una compuerta NOR/NAND con doce entradas y una salida o cuatro compuertas
NOR/NAND con 2 entradas y una salida cada una.

Figura 7(a) Smbolo y circuito equivalentes de la

compuerta NOR, (b) smbolo y circuito equivalente de la
compuerta NAND

COMPUERTA NOR
Dadas dos entradas lgicas A y B y una salida X. El operador lgico NOR
realiza la suma complemento y se representa como: X = (A + B) .Donde la barra
superpuesta sobre la operacin OR indica el complemento o negacin de la operacin.
La figura 8 se muestra la tabla de verdad y los smbolos representativos de la compuerta
NOR.

Figura 8 Tabla de verdad, operador lgico y simbologa estndar de la compuerta NOR

(IEEE STD).

Figura 9 Encapsulado y cronograma de la puerta NOR.

pg. 6

COMPUERTA NAND
Este operador realiza la operacin AND complemento su tabla de verdad es
exactamente al contrario de la que se obtiene al ejecutar al operador AND. Sean A y
B las variables de entrada y X la salida. La operacin NAND entre las dos variables de
entrada es X = (A B). Donde la barra superpuesta sobre la operacin AND indica
negacin o el complemento de la operacin. La figura 1.7 muestra la tabla de verdad del
operador NAND, como puede observarse y compararse la tabla de verdad es
completamente invertida a la de la operacin AND.

Figura 10 Tabla de verdad, operador lgico y simbologa estndar de la

compuerta NAND (IEEE STD).

Figura 11 Encapsulado y cronograma de la puerta NAND.

SELECTOR DE DATOS
Un multiplexor (o multi-canalizador, como se le conoce tambin) es un circuito
combinatorio que selecciona informacin binaria de una de muchas lneas de entrada y
la dirige a una sola lnea de salida. La seleccin de una lnea de entrada en particular
es controlada por un conjunto de variables de seleccin. Normalmente hay 2" lneas de
entrada, una lnea de salida y n variables de seleccin cuyas combinaciones de bits
determinan qu entrada se selecciona. En la figura 11 se ilustra un multiplexor de 4
lneas a 1 lnea, la tabla de verdad y el circuito lgico correspondiente. El esquemtico
muestra el bloque funcional, donde un multiplexor se puede ver como un selector de
datos, de alguna de las entradas Ds y conduce la informacin binaria de dicha entrada
a la lnea de salida Y, seleccin de alguna de las entradas depende de la combinacin
binaria que se coloque en las lineas de seleccin Sn.

Figura 12 Multiplexor de 4 lneas a una lnea

pg. 7

Para disear el multiplexor en cuestin, se parte de la tabla de verdad en forma

razonada; comentando que la salida Y puede ser igual a D0 siempre y cuando se de la
combinacin 00 en las lneas de seleccin S1 y S0, o puede ser igual a D1 siempre y
cuando se d la combinacin 01 en las lneas de seleccin S1 y S0, dando finalmente
la funcin lgica:

Los multiplexores para sus aplicaciones ya vienen metidos en circuitos

integrados o chips, como ilustrativo, en la siguiente figura se muestra un multiplexor de
8 lneas de entrada a una lnea de salida y su tabla de verdad.

Figura 13 Multiplexor de 8 lneas

DECODIFICADOR
Un decodificador es un circuito lgico con n entradas y 2n salidas, tal que para cada
combinacin de entradas se activa al menos una salida. Si slo se activa una salida se denomina
decodificador completo. Por ejemplo este es un circuito decodificador completo de 3 a 8 lneas,
permitira la activacin de un dispositivo al proporcionarle la direccin de dicho dispositivo.
Dispone de una entrada de HABILITACIN (enable) que conecta o desconecta el dispositivo, en
este caso dicha entrada es activa a NIVEL BAJO, ya que el dispositivo se activa cuando dicha
entrada recibe un lgico.

Figura 14 Decodificador

pg. 8

Figura 15 Interior de un decodificador

SIMULACIN

SELECTOR DE DATOS

S
0

A
0

B
0

F
0

pg. 9

S
0

A
0

B
1

F
1

S
0

A
1

B
0

F
0

S
0

A
1

B
1

F
1

pg. 10

S
1

S
1

A
0

A
0

B
0

B
1

F
0

F
0

pg. 11

S
1

A
1

B
0

F
1

S
1

A
1

B
1

F
1

pg. 12

DECODIFICADOR BINARIO- DECIMAL

B
0

B
1

pg. 13

B
0

B
0

pg. 14

MATERIALES

2 Placas Modulares de Contactos a Presin (Protoboard)

1 Compuerta AND (HD74LS08P)
1 Compuerta NAND (HD74LS00P)
1 Compuerta OR (HD74LS32P)
1 Compuerta NOT(HD74LS04P)
5 Resistencias de 100
Cable de Conexin
1 Dip switch
5 Leds

DESARROLLO EXPERIMENTAL
A) SELECTOR DE DATOS
El siguiente circuito se montar en la protoboard.

A
B

Los datos en A y B son dirigidos a la salida bajo control de la entrada de

selector de datos (direcciones).
Se desarrollar la tabla de verdad de acuerdo a la ecuacin del circuito anterior.
) + (B
Por tanto, la tabla de verdad quedara de la siguiente forma:

S
0
0
0

A
0
0
1

B
0
1
0

A S
0
0
0

B
0
1
0

F
0
1
0
pg. 15

0
1
1
1
1

1
0
0
1
1

0
0
0
1
1

1
0
1
0
1

1
0
0
0
1

1
0
0
1
1

B) DECODIFICADOR BINARIO-DECIMAL
Convierte un nmero binario de 2 bits a su equivalente decimal.
El siguiente circuito se mont en el protoboard.
A

0
1

3
Figura 15 Circuito del Decodificador Binario-Decimal.

Tienen como funcin detectar la presencia de una determinada combinacin de

bits en sus entradas y sealar la presencia de este cdigo mediante un cierto nivel de
salida
Se desarrollar la tabla de verdad de acuerdo a la ecuacin del circuito anterior.
Para 0= (AB)
Para 1= (AB)
Para 2= (AB)
Para 3= (AB)
Sin embargo de acuerdo a al teorema DeMorgan, las ecuaciones quedan de la
siguiente forma.
0= (A+B)
1= (A+B)
2= (A+B)
3= (A+B)
Por tanto la tabla de verdad queda de la siguiente forma:
pg. 16

A
0
0
1
1

B
0
1
0
1

A+B
0
1
1
1

A+B
1
1
0
1

A+B
1
0
1
1

A+B
1
1
1
0

RESULTADOS
En el circuito del selector de datos, los resultados obtenidos fueron los mismos
resultados que refera su respectiva tabla de verdad. Sin embargo, en el decodificador
encontramos que la tabla de verdad que fue dada no corresponda al circuito, por tanto
se calcul su tabla correspondiente.

Tabla 1 Decodificador Binario- Decimal (ERRNEA)

A
0
0
1
1

B
0
1
0
1

0
0
1
1
1

1
1
0
1
1

2
1
1
0
1

3
1
1
1
0

A+B
1
0
1
1

A+B
1
1
1
0

Tabla 2 Decodificador Binario- Decimal (CORREGIDA)

A
0
0
1
1

B
0
1
0
1

A+B
0
1
1
1

A+B
1
1
0
1

EVIDENCIA FOTOGRFICA
SELECTOR DE DATOS

Ilustracin 2 Selector de Datos con

S=0, A=0 y B=0, por tanto la salida es 0

Ilustracin 1 Selector de Datos

con S=0, A=0 y B=1, Salida= 1

pg. 17

Ilustracin 3 Selector de Datos con

S=0, A=1 y B=0, Salida= 0

Ilustracin 5 Selector de Datos con

S=1, A=0 y B=0, Salida= 0

Ilustracin 7 Selector de Datos con

S=1, A=1 y B=0, Salida= 1

Ilustracin 4 Selector de Datos con

S=0, A=1 y B=1, Salida= 1

Ilustracin 4 Selector de Datos con

S=1, A=0 y B=1, Salida= 0

Ilustracin 8 Selector de Datos con

S=1, A=1 y B=1, Salida= 1

pg. 18

DECODIFICADOR BINARIO- DECIMAL

Ilustracin 9 Decodificador BinarioDecimal A=0, B=0, con todas las salidas encendidas
menos la 0

Ilustracin 11 Decodificador
Binario-Decimal A=1, B=0, con todas las
salidas encendidas menos la 1

Ilustracin 10 Decodificador BinarioDecimal A=0, B=1, con todas las salidas

encendidas menos la 2

Ilustracin 12 Decodificador BinarioDecimal A=1, B=1, con todas las salidas

encendidas menos la 3

CONCLUSIN
Con la realizacin esta prctica se pudieron realizar y simular compuertas OR,
AND, NOT, NAND y NOR utilizndolas en circuitos montados en el protoboard; dichas
compuertas bsicas son usadas en circuitos electrnicos y es por eso que es importante
el saber usarlas. Cabe mencionar que es importante conocer los datasheets de las
compuertas al usarlos durante las interconexiones. Si las conexiones son incorrectas
pueden causar resultados inesperados o hasta daos irreparables a los componentes
del circuito.
El haber montado correctamente el circuito en el protoboard asegur que la
ejecucin de esta prctica fuera rpida y sencilla.
Con la realizacin de estos circuitos hemos puesto en prctica todos los
conocimientos adquiridos en la asignatura de Electrnica digital.

BIBLIOGRAFA
1. Diseo digital- Morris mano ed. Pearson.
2. Sistemas digitales, principios y aplicaciones-Ronald j. Tocci, ed. Pearson.
3. Diseo digital-John f. Wakerly ed.Prentice hall.
pg. 19

pg. 20