Вы находитесь на странице: 1из 17
UNIVERSIDADE FEDERAL DE UBERLÂNDIA – UFU FACULDADE DE ENGENHARIA ELÉTRICA – FEELT CHAVEAMENTO DE BANCOS

UNIVERSIDADE FEDERAL DE UBERLÂNDIA – UFU

FACULDADE DE ENGENHARIA ELÉTRICA – FEELT

– UFU FACULDADE DE ENGENHARIA ELÉTRICA – FEELT CHAVEAMENTO DE BANCOS DE CAPACITORES Nome: Thales Lima

CHAVEAMENTO DE BANCOS DE CAPACITORES

Nome: Thales Lima Oliveira Matrícula: 10921EEL027 Disciplina: Transitórios Eletromagnéticos Professor: Marcelo Lynce

Uberlândia, 19 de julho de 2013

SUMÁRIO

1 INTRODUÇÃO

3

2 PROBLEMATIZAÇÃO

4

2.1 Caso a ser estudado

4

2.2 Objetivos

5

3 SIMULAÇÃO

5

3.1 Adequação dos parâmetros para simulação no ATP

5

3.2 Simulação de diferentes situações de chaveamento

7

3.2.1 S1 é fechada enquanto S2 está aberta

8

3.2.2 S2 é fechada enquanto S1 está aberta

9

3.2.3 S1 é fechada enquanto S2 está fechada

9

3.2.4 S2 é fechada enquanto S1 está fechada

10

3.3

Metodologias para amenização das sobretensões

10

3.3.1 Resistor de pré-inserção

10

3.3.2 Chaveamento controlado

12

3.3.3 Subdivisão do banco de capacitores

13

4 CONCLUSÃO

15

5 REFERÊNCIAS

16

6 ANEXOS

16

6.1

Anexo I – MODEL da chave controlada

16

1

INTRODUÇÃO

Para o correto funcionamento de vários equipamentos elétricos são necessárias energias ativas e reativas. Porém a energia reativa não realiza trabalho, ocorrendo quando há interação nos campos elétricos e magnéticos do sistema. Uma carga que demanda energia reativa irá solicitá-la do sistema, exigindo assim, condutores de maior bitola, ocasionando maiores perdas e problemas no nível da tensão do sistema. Uma solução para este problema é providenciar uma fonte de energia reativa próxima à sua demanda, aliviando assim o sistema elétrico. Para isso colocam-se bancos de capacitores com o intuito de providenciar energia reativa às cargas próximas, já que grande parcela das cargas são indutivas como, por exemplo, os motores de indução. Essa solução não causará grandes problemas em regime permanente caso seja bem dimensionado, porém durante á sua inserção de maneira incorreta no sistema ocasionará problemas transitórios, como picos de tensão e corrente elevados em frequências bem acima da nominal danificando os equipamentos conectados à rede e principalmente o banco de capacitores.

Portanto a escolha da forma adequada para o chaveamento de capacitores é de crucial importância para evitar danos aos equipamentos e consequentemente prejuízos para as empresas envolvidas com o problema. Alguns métodos utilizados são: resistor de Pré-inserção, chaveamento controlado e subdivisão do banco em unidades menores.

O Resistor de Pré-inserção consiste na inserção de um resistor transitoriamente que será posteriormente curto circuitado, este será responsável por reduzir as ondas de tensão aplicadas, reduzindo assim a severidade das sobretensões. O chaveamento controlado, como o próprio nome sugere permite se escolher o melhor instante para o chaveamento do capacitor. A subdivisão do banco em unidades menores pode reduzir ainda mais os transitórios, pois quanto mais próximo do fechamento do dispositivo à tensão nula, menor será o transitório resultante.

2

PROBLEMATIZAÇÃO

Para o estudo do chaveamento de bancos de capacitores será feito um estudo de caso de uma indústria.

2.1 Caso a ser estudado

Um a indústria recebe energia elétrica de uma linha de 69 kV em uma subestação central de 10 MVA, 69/13,8 kV, e distribui internamente para diversos transformadores. Este trabalho consiste em fazer uma simulação do sistema elétrico objetivando analisar transitórios de tensão devido a chaveamento de bancos de capacitores e, para tanto, será considerado apenas uma situação crítica na qual os transformadores estão sem carga sob diferentes possibilidades de chaveamentos dos bancos de capacitores. Na Figura 1 é apresentado o diagrama unifilar simplificado da indústria que será usado no estudo. O objetivo é estabelecer condições de chaveamento para evitar que, em qualquer situação, o sistema possa ser submetido a uma sobretensão maior que 2,0 PU. Para a simulação será considerado o sistema representado por apenas uma fase, sem perdas, desprezando-se a impedância da rede de distribuição que liga a subestação à carga e os transformadores serão representados pelas respectivas reatâncias percentuais, ou seja, a simulação será feita em um único nível de tensão.

ou seja, a simulação será feita em um único nível de tensão. Figura 1 - Sistema

Figura 1 - Sistema elétrico a ser estudado

2.2

Objetivos

Os objetivos deste trabalho são:

1 - Analisar os transitórios de tensão nas barras sob as seguintes situações de chaveamentos:

i. A chave S1 é fechada quando a chave S2 está aberta;

ii. A chave S2 é fechada quando a chave S1 está aberta;

iii. A chave S1 é fechada quando a chave S2 está fechada;

iv. A chave S2 é fechada quando a chave S1 está fechada;

2 - Apresentar as metodologias possíveis para fazer a energização do banco de capacitores C1, sem que o banco de capacitor C2 seja submetido, em qualquer situação, a uma sobretensão maior que 2,0 PU, quais sejam:

resistor de pré-inserção; chaveamento controlado; e subdivisão do banco em unidades menores.

3

SIMULAÇÃO

Para a analise transitória do momento de chaveamento do banco de capacitores em diversas situações, será utilizado o software Alternative Transient Program (ATP). Para isso é necessário adequar os parâmetros do sistema apresentado na Figura 1 para efetuar a simulação.

3.1 Adequação dos parâmetros para simulação no ATP

Para a simulação todos os parâmetros serão convertidos para a tensão de 13,8 kV. Para uma base de potência de 10 MVA, temos:

Z

base

2

V

base

S base

13,8

2

10

19,044

(3.1)

Encontrando a impedância em PU do transformador de 225 kVA em uma base de 10 MVA, temos:

Z

Z

'

T

'

T

1

2

Z

T 1

S novo

S antigo

Z

T 2

S

S

novo

antigo

0,09

10

10

0,09 PU

0,045

10

0,225

2

PU

(3.2)

(3.3)

Com os valores de impedância dos transformadores em PU e sua base, podemos encontrar os valores reais das indutâncias para uma frequência de 60 Hz.

L

L

T 1

T 2

Z

T 1

Z

base

0,0919,044

2

f

2

60

4,54642 mH

Z

T 2

Z

base

219,044

2

f

2

60

101,03156 mH

(3.4)

(3.5)

Agora devemos calcular os valores de impedância dos capacitores:

Z

C 1

Z C 2

2

V

base

S C

1

2

V

base

S C 2

13,8 2

1,6

13,8 2

0,04

119,25

4731

(3.6)

(3.7)

Com a posse dos valores de impedância dos capacitores, devemos encontrar as suas capacitâncias:

C

1

C

2

1

1

2

f Z

C

1

2 60119,25

22,24388 F

1

1

2

f Z

C

2

2

60 4761

0,557148 F

(3.8)

(3.9)

Com todos os valores dos parâmetros calculados devemos calcular o passo de integração a ser utilizado na simulação. Para isso devemos calcular o menor período de oscilação natural série e dividi-lo por 10, sendo esse o valor mínimo do o passo de integração para que os resultados estejam corretos.

A menor frequência de oscilação natural do circuito poderá ser encontrada pela interação de L 2 com C 2 :

o

T

o

1

1

 6  L  C  3  101,03210 0,557110    2
6 
L  C
 3
101,03210 0,557110
2
 2
3
 1,510  s
4215,06
o

4215,06

rad s

/

(3.10)

 

(3.11)

Portanto o passo de integração utilizado será de 1.10 -5 s.

Para o tempo de simulação será adotado 70 ms, onde poderão serão observados 4 ciclos de 60 Hz.

3.2 Simulação de diferentes situações de chaveamento

Primeiramente iremos recriar as situações de chaveamento apresentadas no objetivo deste trabalho com referência à Figura 1. O circuito foi criado utilizando a plataforma ATPDraw e é apresentado na Figura 2. Para todas as situações de chaveamento foi utilizado o mesmo circuito, porem apresentam parâmetros de tempo de fechamento das chaves distintos.

parâmetros de tempo de fechamento das chaves distintos. Figura 2 - Circuito construído no ATPDraw para

Figura 2 - Circuito construído no ATPDraw para a simulação das situações de chaveamento

3.2.1

S1 é fechada enquanto S2 está aberta

S1 fechada enquando S2 está aberta 40 [kV] 30 20 10 0 -10 -20 -30
S1 fechada enquando S2 está aberta
40
[kV]
30
20
10
0
-10
-20
-30
-40
[ms]
0
10
20
30
40
50
60
70
(f ile Trab_01.pl4; x-var t) v:BARRA1
v:BARRA2
v:BARRA3

Gráfico 1 - Simulação do chaveamento de C1 quando S2 está aberta

Como podemos observar que o momento do chaveamento ocorre em t=0 s, onde a tensão da fonte está em seu maior valor, garantindo uma maior sobretensão. O pico da tensão nas barras 2 e 3 (sobre os capacitores) atingiu o dobro do valor do pico tensão da fonte (barra 1). Isto se deve à energia flui da fonte para os elementos, sendo em um dado momento armazenada em partes iguais nos dois elementos, depois se concentrando totalmente no elemento capacitivo (momento em que a tensão sobre o capacitor atinge seu pico de 2 PU) e a seguir é devolvida a fonte.

Também podemos observar que não há amortecimento no circuito já que não há nenhum elemento resistivo, portanto o circuito oscilará indefinidamente.

3.2.2

S2 é fechada enquanto S1 está aberta

S2 é fechada enquanto S1 está aberta 40 [kV] 30 20 10 0 -10 -20
S2 é fechada enquanto S1 está aberta
40
[kV]
30
20
10
0
-10
-20
-30
-40
[ms]
0
10
20
30
40
50
60
70
(f ile Trab_01.pl4; x-var t) v:BARRA1
v:BARRA2
v:BARRA3

Gráfico 2 - Simulação do chaveamento de C2 quando S1 está aberta

Assim como ocorreu na simulação representada pelo Gráfico 1, podemos

observar que a tensão na barra 3 atingiu 2 PU, ocasionada pela mesma razão

anterior. Porém a barra 2 agora se aproxima mais da tensão da fonte devido ao

chaveamento ocorrer no banco de capacitores C 2 .

3.2.3 S1 é fechada enquanto S2 está fechada

S1 é fechada enquanto S2 está fechada 100 [kV] 75 50 25 0 -25 -50
S1 é fechada enquanto S2 está fechada
100
[kV]
75
50
25
0
-25
-50
-75
-100
[ms]
0
10
20
30
40
50
60
70
(f ile Trab_01.pl4; x-var t) v:BARRA1
v:BARRA2
v:BARRA3

Gráfico 3 - Simulação do chaveamento de C1 enquanto S2 está fechada

Neste caso o maior pico de tensão ocorreu na barra 3 no momento t =

17 ms com um valor de 94,4 kV (4,84 PU). Essa sobretensão ocorre devido à

interação do banco de capacitores que já estava energizado com o banco que está sendo chaveado. Neste caso o efeito é agravado por estar chaveando um banco de potência muito maior que o banco energizado.

3.2.4 S2 é fechada enquanto S1 está fechada

S2 é fechada enquanto S1 está fechada 40 [kV] 30 20 10 0 -10 -20
S2 é fechada enquanto S1 está fechada
40
[kV]
30
20
10
0
-10
-20
-30
-40
[ms]
0
10
20
30
40
50
60
70
(f ile Trab_01.pl4; x-var t) v:BARRA1
v:BARRA2
v:BARRA3

Gráfico 4 - Simulação do chaveamento de C2 quando S1 está fechada

O maior pico de tensão ocorre em t = 50 ms com o valor de 39,8 kV (2,04 PU). Assim como no último caso simulado os capacitores irão interagir entre si, elevando a tensão de pico acima de 2 PU. Nesta simulação o incremento de sobretensão não é muito grande devido ao chaveamento ocorrer em um banco de potência muito menor que o energizado. O caso se assemelha bastante com a simulação apresentada em 3.2.2.

3.3 Metodologias para amenização das sobretensões

Para a análise das metodologias para amenização das sobretensões será utilizado a condição apresentada no item 3.2.3 por ser a mais severa.

3.3.1 Resistor de pré-inserção

O resistor de pré-inserção consiste na inserção de um resistor inicialmente

por meio de um contato auxiliar do disjuntor, após este um tempo a resistência eh curto circuitada e se segue a operação nominal. Para simulação foi construído o seguinte circuito no ATPDraw:

Figura 3 - Circuito construído no ATPDraw para a simulação do resistor de pré-inserção Para

Figura 3 - Circuito construído no ATPDraw para a simulação do resistor de pré-inserção

Para encontrar o melhor valor de resistência foi utilizado a ferramenta Pocket Calculator do ATP, onde o valor de resistência de pré-inserção era incrementado e os valores mínimos e máximos de tensão eram observados. Para uma tensão de pico de 2 PU foi encontrado um valor de 15,65Ω. No Gráfico 5 é apresentada a simulação para este valor de resistência.

40 [kV] 30 20 10 0 -10 -20 -30 -40 [ms] 0 10 20 30
40
[kV]
30
20
10
0
-10
-20
-30
-40
[ms]
0
10
20
30
40
50
60
70
(f ile Trab_01.pl4; x-var t) v :BARRA1
v:BARRA2
v :BARRA3

Gráfico 5 - Simulação com resistor de pré-inserção

Como foi previsto a tensão de pico atingiu 2 PU e o resistor amorteceu a oscilação até 33 ms quando foi curto circuitado. Podemos também observar a energia dissipada no resistor, exposto no Gráfico 6:

12 [kA] 10 8 6 4 2 0 [ms] 0 10 20 30 40 50
12
[kA]
10
8
6
4
2
0
[ms]
0
10
20
30
40
50
60
70

(f ile Trab_01.pl4; x-var t) c:XX0014-BARRA2

Gráfico 6 - Energia dissipada no resistor de pré-inserção

A energia dissipada atinge 11,3 kJ em 33 ms (quando é curto circuitado). A potência média pode ser calculada dividindo a energia pelo tempo, resultando em uma potência de 342 kW.

3.3.2 Chaveamento controlado

O chaveamento controlado consiste em chavear o capacitor no momento em que a tensão passa por zero, ocasionando menores picos de tensão. Para isso foi desenvolvida através da ferramenta MODELS do ATP um controle da chave (Anexo I), onde é possível definir o tempo inicial de atuação e a partir

dele um comando será enviado à chave quando a tensão passar por zero.

O circuito apresentado na Figura 4 representa o circuito simulado no ATPDraw:

O circuito apresentado na Figura 4 representa o circuito simulado no ATPDraw: Figura 4 - Circuito

Figura 4 - Circuito com chave controlada

Para a simulação foi utilizado um tempo mínimo de atuação de 20 ms 30 [kV]
Para a simulação foi utilizado um tempo mínimo de atuação de 20 ms
30
[kV]
20
10
0
-10
-20
-30
[ms]
0
10
20
30
40
50
60
70
(f ile Trab_01.pl4; x-var t) v :BARRA1
v:BARRA2
v :BARRA3

Gráfico 7 - Simulação da chave controlada

A maior tensão encontrada foi de 27,6 kV (1,42 PU) em 33 ms. Portanto o chaveamento controlado é uma boa solução para o problema de sobretensão.

3.3.3 Subdivisão do banco de capacitores

Para a subdivisão dos bancos de capacitores em unidades menores foi estabelecido o chaveamento sucessivo de dez bancos com o valor de 10% do valor nominal. Na simulação o valor do capacitor é incrementado de acordo com a inserção dos bancos, e no momento t = 0 s um novo banco é adicionado para a sua análise transitória. O circuito criado no ATPDraw está representado na Figura 5:

Figura 5 - Circuito para subdivisão dos bancos de capacitores Os gráficos a seguir apresentam

Figura 5 - Circuito para subdivisão dos bancos de capacitores

Os gráficos a seguir apresentam a tensão na barra da carga, onde é possível a ultrapassagem de 2 PU de sobretensão, à mediada que é chaveado uma nova divisão do banco total:

35,00 [kV] 26,25 17,50 8,75 0,00 -8,75 -17,50 -26,25 -35,00 [ms] 0 10 20 30
35,00
[kV]
26,25
17,50
8,75
0,00
-8,75
-17,50
-26,25
-35,00
[ms]
0
10
20
30
40
50
60
70

trab_01.003.pl4: v:BARRA3 trab_01.002.pl4: v:BARRA3 trab_01.001.pl4: v:BARRA3

Gráfico 8 - Chaveamento dos bancos 1, 2 e 3

40 [kV] 30 20 10 0 -10 -20 -30 -40 [ms] 0 10 20 30
40
[kV]
30
20
10
0
-10
-20
-30
-40
[ms]
0 10
20
30
40
50
60
70

trab_01.006.pl4: v:BARRA3 trab_01.005.pl4: v:BARRA3 trab_01.004.pl4: v:BARRA3

Gráfico 9 - Chaveamento dos bancos 4, 5 e 6

40 [kV] 30 20 10 0 -10 -20 -30 -40 [ms] 0 10 20 30
40
[kV]
30
20
10
0
-10
-20
-30
-40
[ms]
0
10
20
30
40
50
60
70

trab_01.010.pl4: v:BARRA3 trab_01.008.pl4: v:BARRA3 trab_01.007.pl4: v:BARRA3 trab_01.009.pl4: v:BARRA3

Gráfico 10 - Chaveamento dos bancos 7, 8, 9 e 10

Como podemos observar nenhum valor ultrapassou 2 PU de sobretensão.

4

CONCLUSÃO

Por meio da realização do trabalho utilizando os softwares ATP e ATPDraw foi simulado um sistema elétrico com a presença de bancos de capacitores e analisado a influência do seu chaveamento nas amplitudes de tensões. Também foram simuladas metodologias para limitar os valores de pico com a

utilização de resistores de pré-inserção, chaveamento controlado e subdivisão dos bancos de capacitores.

Com as simulações foi observada a grande necessidade de implantar métodos de chaveamento de grandes bancos de capacitores para amenização de sobretensões, já que em casos críticos é possível observar tensões de pico com valores acima de 4 PU.

Também foi observada a eficácia das metodologias empregadas para amenização de sobretensões, sendo que todas as metodologias não apresentaram sobretensões maiores que 2 PU.

Devemos salientar que o software ATP para a solução de problemas de sobretensão causados por chaveamento de capacitores apresentou resultados bastante satisfatórios.

5 REFERÊNCIAS

[1] Material fornecido em sala de aula.

[2]

<http://www.atpdraw.net/help/model_overview.htm>. Acessado em 11/12/2013

overview.

MODELS

Disponível

em

[3] SOUZA,G.C. Análise das técnicas de controle de sobretensões transitória durante a energização de linhas de transmissão. Artigo publicado em Universidade Federal de Uberlândia – UFU. Uberlândia.

6 ANEXOS

6.1 Anexo I – MODEL da chave controlada

MODEL chzero

COMMENT A MODEL envia um sinal para controlar uma chave com as seguintes condições:

-> Tensão "v" anterior à chave é zero -> O tempo de simulação deve ser maior que "tmin"

ENDCOMMENT

INPUT -- grandezas de entrada

v -- Tensão anterior à chave

v2

-- Tensão após a chave para realização do "selo"

OUTPUT -- Grandezas de saída para serem utilizadas na rede do

ATP

comnd -- Sinal de saída para comandar a chave (-1 = chave aberta, 1 = chave fechada)

DATA -- Dados de entrada

tmin {DFLT: 0}

VAR

-- Variáveis do programa

 

sinalv

-- Sinal do valor de tensão (-1 = negativo, 1 =

positivo)

comnd -- Comando para abrir ou fechar a chave

DELAY

INIT

CELLS(sinalv): 2

-- Condições iniciais das variáveis;

histdef(sinalv) := 0

ENDINIT

EXEC

-- Execução do programa

comnd := -1 -- A saida será chave aberta (comando = -1) caso não entre em nenhuma condição

if v <= 0 then sinalv := -1 elsif v > 0 then sinalv := 1

endif

if tmin <= t then if sinalv + delay(sinalv,timestep) = 0 then comnd := 1

endif

endif

if v2 <> 0 then -- "selo" comnd := 1

endif

ENDEXEC

ENDMODEL