1

IMPLEMENTACIN DEL DISEO CMOS

S. Cevallos, D. Granda, J. Pazmio, Universidad de las Fuerzas Armadas ESPE

Abstract-In this paper the implementation of a circuit with

transistors mos, which aims to be a prelude to achieve
knowledge and validate the concepts presented on the design
with transistors, the reason for its widespread dissemination is
presented, as they have become of great help to create efficient
designs.
Palabras clave

MOS

Compuertas lgicas:

DSCH

Mapa de Karnuugh

Se presenta en dos clases distintas debido a los materiales que

los componen.

De
De canal
canal nn (nMOS),
(nMOS), estructura
estructura fisica
fisica creada
creada
mediante
mediante supercicion
supercicion de
de materiales
materiales

Transistor
NMOS

II.

Materiales
Materiales que
que lo
lo sonstituyen:
sonstituyen:
Sustrato
Sustrato tipo
tipo P
P ligeramente
ligeramente dopado
dopado
Dos
Dos regiones
regiones nn fuertemente
fuertemente dopadas,
dopadas, separadas
separadas por
por
sustrato
sustrato llamado
llamado canal.
canal.
Fina
Fina capa
capa de
de aislante
aislante sobre
sobre el
el canal
canal
Capa
Capa de
de polisilico
polisilico sobre
sobre el
el aislante
aislante

I. INTRODUCCIN
El desarrollo y aceptacin de toda nueva tecnologa
generalmente es ms lento de lo que todos quisieran, llegando
a preguntarse qu si es mejor, si aporta cambios significativos
a la ciencia. Muchas veces un avance tecnolgico nace a partir
de accidentes cientficos los cuales orientan
a los
investigadores a descubrir algo nuevo.
Debido a la amplia difusin de los circuitos integrados que son
creados a partir de circuitos bsicos con transistores, se ha
visto que a partir de las guerras el hombre ha podido generar
mayor cantidad de tecnologa, la bsqueda de mejoras esta en
codificado en los genes del ser humano, esto conlleva cada vez
buscar mayor perfeccionamiento y ms prestaciones en los
servicios e incluso aplicaciones que se desarrollen en tiempo
real.
Vamos a tomar como punto de partida los conocimientos de
circuitos digitales que ya poseemos, hasta este punto, a partir
de ello vamos a generar nuevos diseos optimizar recursos, y
dar funciones especficas a cada pastilla o ci que vamos
diseado

Comportamiento
Comportamiento
Si
Si G=0
G=0 el
el transistor
transistor no
no conduce
conduce
Si
conduce
Si G=1
G=1 el
el transistor
transistor conduce

De
De canal
canal pp (pMOS),
(pMOS), disositivo
disositivo con
con
comportamiendo
comportamiendo yy construccion
construccion similar
similar al
al nMOS
nMOS

Transistor
PMOS

Materiales
Materiales que
que lo
lo sonstituyen:
sonstituyen:
Sustrato
Sustrato tipo
tipo nn ligeramente
ligeramente dopado.
dopado.
Dos
Dos regiones
regiones tipo
tipo pp fuertemente
fuertemente dopadas.
dopadas.
Fina
Fina capa
capa de
de aislante
aislante sobre
sobre el
el canal.
canal.
Capa
Capa de
de polisilicio
polisilicio sobre
sobre el
el aislante.
aislante.

Comportamiento
Comportamiento
Si
Si G=0
G=0 el
el transistor
transistor conduce
conduce
Si
Si G=1
G=1 el
el transistor
transistor no
no conduce
conduce

TRANSISTOR MOS

El transistor MOS debe su nombre a la disposicin de los

elementos que lo componen.
stos contactos estn unidos a un nico tipo de material
semiconductor N o P (Semiconductor), que forman los
contactos de Drenaje y Fuente, que a su vez se encuentran
inmersos en un material que hace de substrato del conjunto, de
material contrario al semiconductor utilizado en los
terminales. Por ltimo, los elementos citados se encuentran
separados por una fina capa de dixido de Silicio (Aislante).

Fig. 1. Smbolo del MOS y switch

Lgica conbinacional CMOS

Todo circuito con binacional cmos esttico se basa en la
conexin de dos rboles duales con entradas comunes y salida
comn, que en estado estacionario no conducen
simultneamente.

rbol de pull-up: formado nicamente por

transistores pMOS que conectan condicionalmente
(en funcin de las entradas) la salida a VDD.
rbol de pull-down: formado nicamente por
transistores nMOS, que conectan condicionalmente
(en funcin de las entradas) la salida a VSS.

Fig. 2.

MAPAS DE KARNAUGH
Conocido como
tabla de
Karnaugh o
diagrama de
Veitch,
abreviado como
Mapa-K

Mapa
de
Karnau
gh

El mapa de
Karnaugh fue
inventado en
1950 por
Maurice
Karnaugh, un
fsico y
matemtico de
los laboratorios
Bell.

Es un diagrama
utilizado para la
simplificacin de
funciones
algebraicas
Booleanas

Figura 4. Mapa de Karnaugh

Disposicin de parejas para la simplificacin

Disposicin de transistores generacin de compuertas

III. COMPUERTAS LOGICAS

Una compuerta lgica es un dispositivo electrnico con una
funcin booleana, el cual nos permite obtener resultados,
dependiendo de los valores de las seales que ingresemos,
usando el sistema binario, 0 o 1 llamados bits

Fig. 5. Mapas de karnaugh simplificacin

IV. OBTENCIN DE RESULTADOS

Sistema de lanzamiento de un misil
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

F
0
0
0
0
0
1
1
1

Figura 6. Tabla de verdad

Funcin simplificada:

F ( A , B , C )= AC + AB

Fig. 3. Compuertas Lgicas

Diagrama de bloques

A = Militar

Simulacin en DSCH con trasistores

Desactivado

NO lanza el misil

Activado

Se lanza el misil

B=
Ingeniero
C=
Abogado

Figura 7. Diagrama de la funcin a ser implementada

Implementacin del circuito

Figura 10. Simulacin mediante transistores

Mediante la implementacin del circuito se llega a

tener un concepto mas claro de cmo funcionan los
transistores nMOS y pMOS.

El trabajar con compuertas lgicas para luego

pasarlas a un esquema en el que priman solo los
transistores ayudan a entender el funcionamiento
interno de muchos tipos de integrados.
Se pudo observar el funcionamiento de cada
transistor
individualmente,
asi
como
su
funcionamiento en conjunto.

Figura 8. Circuito a implementar

Simulacin en DSCH con compuertas

IV CONCLUSIONES
La implementacin del circuito mediante transistores
en ves de integrados, llega a ser mas larga, pero no
por eso cambia en absoluto el resultado final.

V RECOMENDACIONES

Antes de realizar cualquier tipo de

simulacin se debe tener claro como
funcionan los transistores nMOS y pMOS.

Al momento de armar el circuito se debe

prestar atencin a cada pin del transistor.

El diseo circuito lgico debe ser revisado

de una manera correcta para al final evitar
errores.

Figura 9. Simulacin mediante compuertas logicas

Tratar de reducir el circuito o la funcin

lgica lo ms que se pueda para tener al
final una mnima cantidad de transistores.

Noriega, S. (2014, 11 19). Introduccin a los Sistemas.

Retrieved from Introduccin a los Sistemas Digitales:
http://www.ing.unlp.edu.ar/

Al momento de simular los circuitos se debe

tener claro el funcionamiento del programa
de simulacin para as evitar contratiempos.

VI. BIOGRAFA

Al momento de armar el circuito se

recomienda usar resistencias de 330 ohmios
para as evitar quemar o averiar los
transistores o dems elementos

V. BIBLIOGRAPHY
anonimo. (2014, 11 19). http://personales.unican.es/.
Retrieved from personales.unican:
http://personales.unican.es/solanaj/m1_para_web_20
11/TEMAS_micro_I/Micro_I_TEMA_2/TEMA
%202.1_10_11_resumen.pdf

Stephany Polette Cevallos Vasquez, naci en Quito el 20 de

Enero de 1991, realizo sus estudios primariosy secundarios en
el colegio Col. De America de la ciudad de Quito donde se
gradu con el ttulo de Bachiller en Ciencias en el ao 2010.
Actualmente contina sus estudios universitarios en la
Universidad de las Fuerzas Armadas ESPE en la carrera de
Electrnica y Telecomunicaciones.
Danilo Andres Granda Farfan naci en loja el 12 de
Noviembre de 1991, realiz sus estudios secundarios en la
Unidad Educativa Santa Teresita obteniendo el ttulo de
Bachiller en Ciencias Generales. Actualmente cursa el 8vo
nivel de Ingeniera Electrnica en Automatizacin y Control
en la Universidad de las Fuerzas Armadas_Espe.
Juan Eduardo Pazmio.estudio en el Colegio Militar Eloy
Alfaro, actualmente estudia Ingeniera electrnica en Redes y
Comunicacin de datos en la Universidad de las fuerzas
armadas ESPE