Академический Документы
Профессиональный Документы
Культура Документы
La siguiente tabla muestra las ecuaciones que definen las caractersticas de los transistores FETS con el
objeto de que se consulten en los problemas de anlisis.
En la tabla siguiente se resumen las ecuaciones de red para cada una de las configuraciones all
mostradas, la determinacin de tales ecuaciones se realiza aplicando correctamente las leyes de voltaje
de Kirchoff a las mallas de la red.
Tabla R1.
Configuraciones de polarizacin del FET
ANLISIS DEL JFET POLARIZADO EN CD
El anlisis de polarizacin de cd para el JFET para distintas configuraciones de red, se mostrara
mediante ejemplos demostrativos. El procedimiento genrico para el anlisis del JFET es el siguiente:
Figura 6.15
Anlisis del JFET
bajo configuracin
de
autopolarizacin
mediante la recta
de carga.
La recta de carga se muestra en la figura 8.12, entonces el punto de operacin es la interseccin entre
las dos curvas, es decir:
En particular es posible demostrar que para la configuracin de divisor de voltaje para el MOSFET
decremental canal-n, niveles crecientes de RS acercan la recta de carga al eje VGS (eje horizontal).
DISEO DE AMPLIFICADORES CON FETS
La figura 10.1 muestra una configuracin en cascada para un amplificador con acoplamiento RC
basado en transistores BJT. El siguiente ejemplo muestra la forma de analizar tal circuito.
Es posible utilizar una combinacin de etapas FET y BJT para proporcionar una alta ganancia de
voltaje (BJT) y alta impedancia de entrada (FET).
Solucin.
ANALISIS DC :
LLEVANDO A LA GRAFICA Q1 :
Como podemos ver se encuentra dentro del punto de trabajo.