Вы находитесь на странице: 1из 8

UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS


DECANA DE AMRICA

FACULTAD DE ELECTRONICA Y ELECTRICA


E.A.P. ELECTRONICA

CURSO:

LABORATORIO DE CIRCUITOS DIGITALES I

PROFESOR: OSCAR CASIMIRO PARIASCA


INTEGRANTE:

HAROLD CHRISTOFER FERNANDEZ POZO

TEMA: CIRCUITO COMPARADOR, GENERADOR DE


PARIDAD Y CIRCUITOS COMBINACIONALES CI-MSI
ALUNMO: HAROLD CHRISTOFER FERNANDEZ POZO
CODIGO: 12190097

Ciudad Universitaria, 05 de mayo del 2014.

INFORME PREVIO N3: Circuito Comparador, Generador de


Paridad y circuitos combinacionales con CI-MSI.
1.- Presentar los diagramas esquemticos y las tablas de verdad de los C.I.
M.S.I. concernientes a esta prctica (74LS85, 74LS86).
A) 74LS85

B) 74LS86

2.- Explique el funcionamiento de un comparador de magnitud de 2 bits y de 4


bits.
A) COMPARADOR DE MAGNITUD DE CUATRO BITS
En un comparador de 4 bits el procedimiento es el siguiente:
A=B
Deben ser iguales cada uno de sus bits.
A>B
Recorremos todos los bits de A y B desde el ms significativo hasta que A sea 1
y B sea 0.
A<B
Recorremos todos los bits de A y B desde el ms significativo hasta que A sea 0
y B sea 1.

B) COMPARADOR DE MAGNITUD DE DOS BITS

En un comparador de 4 bits el procedimiento es el siguiente:


A=B
Deben ser iguales cada uno de sus bits.
A>B
Recorremos todos los bits de A y B desde el ms significativo hasta que A sea 1
y B sea 0.
A<B
Recorremos todos los bits de A y B desde el ms significativo hasta que A sea 0
y B sea 1.
o OPERACIN A = B

La funcin lgica de la operacin A=B es:


F=

o OPERACIN A > B
Partimos de la misma base, es decir, utilizar dos nmeros de 2 bits cada
uno. Para que un nmero sea mayor que otro expresado en algebra
booleana seria:
F=
As se va comparando bit a bit teniendo en cuenta que se compara del
ms significativo a menos significativo.
o OPERACIN A< B
Partimos de la misma base, es decir, utilizar dos nmeros de 2 bits cada
uno. Para que un nmero sea mayor que otro expresado en algebra
booleana seria:
F=
As se va comparando bit a bit teniendo en cuenta que se compara del
ms significativo a menos significativo.

3.- Explique el funcionamiento de un circuito generador de paridad. Explique el


caso de paridad par o impar.
Los circuitos electrnicos digitales se basan en la transmisin y el
procesamiento de informacin, lo que hace necesario verificar que la
informacin recibida es igual a la emitida; no suelen producirse errores, por
lo que cuando ocurren en la mayora de los casos el error en la transmisin
se produce en un nico bit.
El mtodo ms sencillo y eficaz de comprobacin de la transmisin de
datos consiste en aadir a la informacin transmitida un bit ms, con la
misin de que el nmero de 1 transmitidos en total sea par (paridad par), o
impar (paridad impar).
Detectores/generadores de paridad
Los generadores de paridad par son aquellos circuitos que generan un 0
cuando el nmero de 1 en la entrada es par y un 1 cuando es impar, en el
caso de dos bit, sera como se muestra en la tabla de verdad:
Entradas Salidas
A

P = paridad par, es decir un nmero de 1 par.


I = paridad impar, es decir un nmero de 1 impar.
Las funciones cannicas sern:

Cuya posible implementacin se muestra en la figura:

Imagen 28. Elaboracin propia

Como venimos comentando a lo largo de todo el tema estos circuitos no se


suelen cablear, sino que se presentan como circuitos integrados, un
ejemplo de generadores de paridad sera el CI 74180.

4.- Explique el funcionamiento de un circuito detector de paridad.

Muchos sistemas emplean un bit de paridad como medio para la deteccin de


errores de bit. Cualquier grupo de bits contiene un numero par o impar de 1s .
Un bit de paridad se aade al grupo de bits para hacer que el nmero total de
de 1s en el grupo sea siempre par o siempre impar. Un bit de paridad par hace
que numero total de 1s sea par, y un bit de paridad impar, hace que el nmero
total de 1s del grupo sea impar.
Un determinado sistema puede funcionar con paridad par o impar , pero no
con ambas. Por ejemplo, si un sistema trabaja con paridad par, una
comprobacin que se realice en cada grupo de bits recibidos tiene que
asegurar que el nmero total de 1s en ese grupo es par. Si hay un nmero
impar de 1s, quiere decir que se ha producido un error.
En algunos sistemas se emplean un bit de paridad para la deteccin de errores
de bit. Cualquier cantidad de bit contiene un nmero par o impar de 1's.
Un bit de paridad par hace el total de dgitos 1's sea par y un bit de paridad
impar hace que el nmero total de 1's en el grupo sea impar.
Se puede decir que un sistema puede funcionar con paridad par o impar, pero
no con ambas. Por ejemplo, si un sistema trabaja con paridad par, una
verificacin que se realiza en cada grupo de bits recibidos tiene asegurar que el
nmero total de 1's de ese grupo sea par. Si existe un nmero impar de 1's se
ha producido error.
paridad par______________Paridad impar
P_______BCD_____________P________BCD
0______0000 ____________1______0000
1______0001 ____________0______0001
1______0010 ____________0______0010
0______0011 ____________1______0011
1______0100 ____________0______0100
0______0101 ____________1______0101
0______0110 ____________1______0110
1______0111 ____________0______0111
1______1000 ____________0______1000
0______1001 ____________1______1001
El bit de paridad se puede agregar al inicio o final del cdigo, depende del

diseo del sistema. El nmero total de 1's, incluyendo el bit de paridad, siempre
es par para paridad par y siempre es impar para paridad impar.
Deteccin de un error. Un bit de paridad facilita la deteccin de un nico error
de bit, pero no detecta dos errores ben un grupo. Por ejemplo Se desea
trasmitir el cdigo bcd 1001 .El cdigo total transmitido incluyendo el bit de
paridad par es
01001
Considere un error en cuarto bit
00001
Cuando se recibe este cdigo, la circuitera de verificacin de paridad
determina que solo existe un 1 (impar), cuando debera ser un nmero par de
1's. Ya que el cdigo recibido no es un nmero par de 1's, se detecta un error.
5.- Disee un circuito lgico para controlar las luces instaladas en un pasadizo
largo que tiene 3 puertas, una en cada extremo y una a la mitad. Cada puerta
tiene un interruptor para operar las luces a lo largo del pasillo. Etiquete los
interruptores como A, B y C.
A
B
C
F
0
0
0
0
0
0
1
1
0
1
0
1
F= ABC + ABC + ABC + ABC
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
6.- Obtener la tabla de verdad de cada una de las salidas S y C del circuito
mostrado:

Tabla de verdad:
x
0

y
0

z
0

S
0

C
0

0
0
0
1
1
1
1

0
1
1
0
0
1
1

1
0
1
0
1
0
1

1
1
0
1
0
0
1

0
0
1
0
1
1
1