Universidad Nacional Autnoma de Mxico

Facultad de Ingeniera
Examen #3 - FET
Grupo: 01
Alumno:
Snchez Retana Carlos Francisco
Nmero de cuenta: 306565562

Dispositivos y Circuitos Electrnicos

Profesor: Ing. Claudio Merrifield Ayala

FECHA DE ENTREGA: lunes, 23 de mayo de 2011

Ejercicio #1

Circuito Source Comn en autopolarizacin.

De manera analtica:

VGG aprox. 0 [V]

2

A RS 550 2

= 302 500
2

B [2 RS (| VGG | | VGSOFF |)

VGSOFF
18 2
] [2(550)(0 18)
]
I DDMAX
22 x10 3
-34 527.2727

C (| VGG | | VGSOFF |) 2 (0 18) 2

324

2
B B 2 4 AC 34527.2727 (34527.2727) 4(302500)(324)

2A
2(302500)
= 10.31

I D1, D 2
[mA]

0 A < 0.01031 A < 22 mA

I DQ

10.31 [mA]

VGS I D RS (0.01031)(550) -5.6705 [V]

VDS V DD I D ( RS R D ) 18 0.01031(550 750) 4.597 [V]
r0

(0.005929)(0.01031) 16 359.1179 []

Kp

I DDMAX
VGSOFF

0.022

(18) 2

A
2
0.000067901 [ V ]

g m 2 K p (VGSQ VGSOFF ) 2(0.000067901)( 5.6705 18)

0.00167437 [S]

M g ro g m (16359.1179)(0.00167437) 27.3913

r ( RD || RL )
(550) || 16359.1179 (750 || 750) 284.51[]
Ri RS || o

1 M g
1 27.3913

Av 0

RD (1 M g )
ro R D

750(1 27.3913)
1.2445
16359.1179 750

Av 0 Ri R L
VL
(1.2445)( 284.51)(750)

0.2121
VS ( Ri RS )( RL R D ) (284.51 550)(750 750)
Simulacin en Proteus.

Analticamente:
Vgg = 0 [V]
Idq = 10.31 [mA]
Vgsq = -5.67 [V]
Vdsq = 4.59 [V]

Al simular:
Vgg = 0 [V]
Idq = 10.3 [mA]
Vgsq = -5.67 [V]
Vdsq = 4.59 [V]

Se observa que los datos que aparecen en los multmetros virtuales del simulador son
iguales a los obtenidos analticamente.
Sin embargo, el valor simulado de Vl / Vs = 0.00000002752, lo cual difiere del valor
obtenido de manera analtica. Esto se debe a que los voltajes Vl y Vs, segn el

simulador, difieren mucho en magnitud, lo cual a su vez puede ser causado porque no
se hall la manera de modificar totalmente los parmetros Iddmax y Vgsoff del FET.

Ejercicio #2
Circuito Source Comn en polarizacin por divisor de voltaje.

De manera analtica:

VGG

V DD R2
(25)(5000)

R1 R2 20000 5000 5 [V]

2

A RS 450 2

= 202 500
2

B [2 RS (| VGG | | VGSOFF

VGSOFF
25 2
|)
] [2(450)(5 25)
]
I DDMAX
20 x10 3
-58 250

C (| VGG | | VGSOFF |) 2 (5 25) 2

I D1, D 2

900

2
B B 2 4 AC 58250 (58250) 4(202500)(900)

2A
2(202500)
= 16.38 [mA]

0 A < 0.01628 A < 20 mA

I DQ

16.38 [mA]

VGS VGG I D RS 5 (0.01638)(450) -2.371 [V]

VDS V DD I D ( R D RS ) 25 (0.01638)(850 450) 3.706 [V]

g m

V
2 I DDMAX
2(0.02)
(2.371)
(1 GS )
(1
)
VGSOFF
VGSOFF
25
(25)
0.001448256 [S]

rL

RD RL
(850)(850)

425[]
R D RL
850 850

(20000)(5000)
VL
R1 || R2
20000 5000

( g m rL )
(0.001448256)( 425)
(20000)(5000)
VS R F ( R1 || R2 )
300
20000 5000
0.5725
Simulacin en Proteus.

Analticamente:
Vgg = 5 [V]
Idq = 16.38 [mA]
Vgsq = -2.371 [V]
Vdsq = 3.706 [V]

Al simular:
Vgg = 5 [V]
Idq = 16.4 [mA]
Vgsq = -2.38 [V]
Vdsq = 3.69 [V]

Se observa que los datos que aparecen en los multmetros virtuales del simulador son
prcticamente iguales a los obtenidos analticamente.
Sin embargo, el valor simulado de Vl / Vs = 0.0007775622, lo cual difiere del valor
obtenido de manera analtica. Esto se debe a que los voltajes Vl y Vs, segn el
simulador, difieren mucho en magnitud, lo cual a su vez puede ser causado porque no
se hall la manera de modificar totalmente los parmetros Iddmax y Vgsoff del FET.

Ejercicio #3
Circuito Source Comn en polarizacin fija.

De manera analtica:

VGS VGG 4[V ]

I D I DDMAX (1

VGS 2
4 2
) 0.015(1
) 10.0413[mA]
VGSOFF
22

VDS V DD I D RD 10 (0.0100413)(970) 0.26[V ]

gm

2 I DDMAX
VGSOFF

ID
I DDMAX

2(0.015) 0.0100413
0.0011157[ S ]
22
0.015

VL
(970)( 700)
g m ( R D || RL ) 0.0011157
0.4536
VS
970 700

Simulacin en Proteus.

Analticamente:

Al simular:

Vgg = 4 [V] (polarizados inversamente a Vgs)

Vgg = 4 [V] (polarizados
inversamente a Vgs)
Idq = 10.0413 [mA]
Idq = 10 [mA]
Vgsq = -4 [V]
Vgsq = -4 [V]
Vdsq = 0.26 [V]
Vdsq = 0.25 [V]
Se observa que los datos que aparecen en los multmetros virtuales del simulador son
prcticamente iguales a los obtenidos analticamente.
Sin embargo, el valor simulado de Vl / Vs = 0.00000000000000747792, lo cual difiere
del valor obtenido de manera analtica. Esto se debe a que los voltajes Vl y Vs, segn el
simulador, difieren mucho en magnitud, lo cual a su vez puede ser causado porque no
se hall la manera de modificar totalmente los parmetros Iddmax y Vgsoff del FET.

Conclusiones
Se comprob que para un JFET canal n, Vgs es negativo e Idq es positiva.
Las pequeas variaciones entre los valores simulados y los calculados se deben a que
el nmero de decimales considerados afecta a la precisin de estos ltimos.

VL
V
Las grandes variaciones entre los valores de S calculados y los simulados se deben
tal vez a que los parmetros propuestos Iddmax y Vgsoff no coinciden perfectamente
con aquellos del transistor JFET utilizado en Proteus. Tambin es posible, aunque poco
probable, que estas diferencias se deban a un manejo inadecuado del simulador al
medir los valores respectivos a Vl y Vs