You are on page 1of 35

INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERIA MECNICA Y


ELCTRICA

UNIDAD AZCAPOTZALCO

ELECTRNICA I

ING. GALVAN JUREZ AGUSTIN

EL TRANSISTOR DE EFECTO DE CAMPO

ELABORO:
JUREZ HERRERA AZUCENA

4SV2
1

4.1 PRINCIPIO DEL FUNCIONAMIENTO..............................................................3


4.1.2 SIMBOLOGA........................................................................................... 6
4.1.3 CURVAS CARACTERSTICAS.....................................................................7
4.1.4 REGIONES DE OPERACIN.......................................................................9
4.2 POLARIZACIN........................................................................................... 13
4.2.1 PUNTO DE OPERACIN...........................................................................16
4.2.3 RECTA DE CARGA................................................................................... 17
4.2.4 EFECTOS DE TEMPERATURA..................................................................18
4.2.5 EL CONMUTADOR FET........................................................................... 19
4.3 LA RESISTENCIA FET.................................................................................. 20
4.3.1 AMPLIFICADORES FET...........................................................................20
4.3.2 MODELO DE TRANSCONDUCTANCIA.....................................................22
4.3.3 CONFIGURACIONES TPICAS DE UN FET..............................................26
4.4 ANALISIS DE PEQUEA SEAL DEL AMPLIFICADOR A FUENTE COMUN....29
4.4.1 CALCULO DE LAS IMPEDANCIAS DE ENTRADA Y DE SALIDA.................32
4.4.2 CALCULO DE LAS GANANCIAS DE VOLTAJE Y DE CORRIENTE..............33
BIBLIOGRAFA.................................................................................................. 34

TRANSISTORES DE EFECTO DE CAMPO

4.1 PRINCIPIO DEL FUNCIONAMIENTO


El principio de funcionamiento del transistor de efecto de campo o "Field Effect
Transistor" (FET) se basa en el control de la resistencia que presenta un material
semiconductor al paso de la corriente por medio de un campo elctrico perpendicular a
la direccin de esta ltima. As, en un FET con electrodo de control aislado, mediante
una tensin aplicada a este ltimo, por efecto capacitivo se vara la conductancia de
una porcin del cuerpo semiconductor ("SUSTRATO"), ubicada debajo de un
dielctrico aislador. Dicha porcin se denomina "CANAL", y las dos regiones
semiconductoras en contacto con sus extremos, por donde entra y sale la corriente,
se designan fuente o "SOURCE" (S) y drenador o "DRAIN" (D). El electrodo de
control es denominado compuerta, graduador o "GATE" (G). En la corriente que circula
por el canal predominan absolutamente los portadores mayoritarios, siendo los
minoritarios irrelevantes para el funcionamiento del transistor. Por esta razn el FET
es un TRANSISTOR UNIPOLAR, a diferencia del transistor bipolar de juntura, donde
ambos tipos de portadores importan, especialmente en la base.

4.1.1 TIPOS DE FET


El JFET, transistor de efecto de campo o transistor unipolar, fue inventado en 1948,
al mismo tiempo que el transistor normal o bipolar, pero no fue posible su implantacin
hasta 1970 debido a la alta tecnologa necesaria para formar sus uniones.
No es muy comn encontrarse en un circuito un JFET aislado, stos suelen aparecer,
ms bien, insertos en circuitos integrados. Otras veces aparecen incorporados, por
ejemplo, en las cpsulas microfnicas, como un pequeo amplificador de la seal dbil
que se produce en stas.
Un JFET rene las caractersticas ms interesantes de las vlvulas electrnicas, con
las grandes ventajas de los componentes semiconductores. Segn su composicin,
existen dos tipos de transistores JFET, los JFET de canal N y los de canal P.
En la siguiente figura, se muestra la estructura de un transistor unipolar JFET de
canal N con su smbolo correspondiente:

Este componente est formado por una delgada capa de material semiconductor tipo
N denominado canal. A los lados de sta aparecen dos regiones de material
semiconductor tipo P. En cada uno de los extremos del canal se sita un terminal. As,
tenemos un terminal de fuente o surtidor (del ingls source) y otro de sumidero o
drenador (drain). Las dos regiones P se interconectan entre s, y hacia el exterior,
constituyendo el terminal de puerta o graduador (gate).

MOSFET significa "FET de Metal Oxido Semiconductor" o FET de compuerta aislada


Es un tipo especial de transistor FET que tiene una versin NPN y otra PNP. El NPN es
llamado MOSFET de canal N y el PNP es llamado MOSFET de canal P.
Una delgada capa de material aislante formada de dixido de silicio (SiO 2) (tambin
llamada "slice" o "slica") es colocada del lado del semiconductor y una capa de metal
es colocada del lado de la compuerta (GATE) (ver la figura)
En el MOSFET de canal N la parte "N" est conectado a la fuente (source) y al
drenaje

(drain)

En el MOSFET de canal P la parte "P" est conectado a la fuente (source) y al drenaje


(drain)

MOSFET de acumulacin o de enriquecimiento

MOSFET de deplexin o de
empobrecimiento

4.1.2 SIMBOLOGA
5

JFET

MOSFET

4.1.3 CURVAS CARACTERSTICAS


JFET
7

MOSFET ACUMULACIN

MOSFET DEPLEXIN

4.1.4 REGIONES DE OPERACIN


JFET EN REGIN DE SATURACIN
Se comporta como una fuente de intensidad controlado por la tensin VGS cuya ID es
prcticamente independiente de la tensin VDS.
La

ecuacin

que

relaciona

la

ID

con

la

VGS

se

conoce

como ecuacin

cuadrtica o ecuacin de Schockley que viene dada por


donde Vp es la tensin de estrangulamiento y la
IDSS es la corriente de saturacin.
Esta corriente se define como el el valor de ID
cuando VGS=0, y esta caracterstica es utilizada
con frecuencia para obtener una fuente de
corriente de valor constante (IDSS).
La ecuacin 1.22 en el plano ID y VGS representa una parbola desplazada en Vp.
Esta relacin junto a las caractersticas del JFET de la figura 1.11 permiten obtener
grficamente el punto de trabajo Q del transistor en la regin de saturacin. La
figura 1.13 muestra la representacin grfica de este punto Q y la relacin existente
9

en ambas curvas las cuales permiten determinar el punto de polarizacin de


un transistorutilizando mtodos grficos.

JFET en regin de ruptura


Una tensin alta en los terminales del JFET puede producir ruptura por avalancha a
travs de la unin de puerta. Las especificaciones de los fabricantes indican la tensin
de ruptura entre drenaje y fuente con la puerta cortocircuitada con la fuente; esta
tensin se designa por BVDSS y su valor est comprendido entra 20 y 50 V.
Las tensiones de polarizacin nunca deben superar estos valores para evitar que el
dispositivo se deteriore. Por ltimo, comentar las diferencias existentes entre
un NJFET y PJFET. Las ecuaciones desarrolladas anteriormente para el JFET son
vlidas para el PJFET considerando el convenio de signos indicados en la tabla 1.2.

MOSFET
Cuando ya existe canal inducido y V DS va aumentando, el canal se contrae en el lado del
Drenador, ya que la diferencia de potencial Puerta-canal es en ese punto, ms baja y la

10

zona de transicin ms ancha. Es decir, siempre que exista canal estaremos en regin

hmica y el dispositivo presentar baja resistencia.

La operacin de un transistor MOSFET se puede dividir en tres regiones de operacin


diferentes, dependiendo de las tensiones en sus terminales. Para un transistor
MOSFET N de enriquecimiento se tienen las siguientes regiones: regin

de

corte, regin hmica y regin de saturacin.


Regin de corte.
El transistor estar en esta regin, cuando VGS < Vt. En estas condiciones el
transistor MOSFET, equivale elctricamente a un circuito abierto, entre los
terminales del Drenador-Surtidor. De acuerdo con el modelo bsico del transistor, en
esta regin, el dispositivo se encuentra apagado. No hay conduccin entre Drenador y
Surtidor, de modo que el MOSFET se comporta como un interruptor abierto.
Regin hmica.
Cuando un MOSFET est polarizado en la regin hmica, el valor de RDS(on) viene dado
por la expresin:
VDS(on) = ID(on) x RDS(on)
En casi todas las hojas de datos, asocian el valor de R DS(on) a una corriente de Drenaje
(ID) especfica y el voltaje Puerta-Surtidor.
Por ejemplo, si VDS(on)=1V y ID(on)=100mA = 0'1 A; entonces,

Rds(on) = 1V = 10 Ohms
100mA
11

As mismo, el transistor estar en la regin hmica, cuando VGS > Vt y VDS < ( VGS
Vt ).
El MOSFET equivale a una resistencia variable conectada entre el Drenador y
Surtidor. El valor de esta resistencia vara dependiendo del valor que tenga la tensin
entre la Puerta y el Surtidor (VGS).
Regin de Saturacin.
El transistor MOSFET entra en esta zona de funcionamiento cuando la tensin entre
el Drenador y el Surtidor (V DS) supera un valor fijo denominado tensin de saturacin
(Vds sat) Drenador-Surtidor; este valor viene determinado en las hojas caractersticas
proporcionadas por el fabricante. En esta zona, el MOSFET mantiene constante su
corriente de Drenador (ID), independientemente del valor de tensin que haya entre el
Drenador y el Surtidor (V DS). Por lo tanto, el transistor equivale a un generador de
corriente continua de valor ID.
Es decir; el MOSFET estar en esta regin, cuando VGS > Vt y VDS > ( VGS Vt ).
O sea, estaremos en la regin de saturacin cuando el canal se interrumpe o
estrangula, lo que sucede cuando:

VDS VGS - VT Regin de saturacin


Cuando la tensin entre Drenador y Fuente supera cierto lmite, el canal de
conduccin, bajo la Puerta sufre un estrangulamiento en las cercanas del Drenador y
desaparece. La corriente entre Fuente y Drenador no se interrumpe, es debido al
campo elctrico entre ambos, pero se hace independiente de la diferencia de potencial
entre ambos terminales.

12

En la figura anterior, la parte casi vertical corresponde a la zona hmica, y la parte


casi horizontal corresponde a la zona activa. El MOSFET de enriquecimiento, puede
funcionar en cualquiera de ellas. En otras palabras, puede actuar como una resistencia
o como una fuente de corriente. El uso principal est en la zona hmica.
Regin de Ruptura.
Esta zona apenas se utiliza porque el transistor MOSFET pierde sus propiedades
semiconductoras y se puede llegar a romper el componente fsico. La palabra ruptura
hace referencia a que se rompe la unin semiconductora de la parte del terminal del
drenador.
Los transistores unipolares estn limitados en tres magnitudes elctricas:

-En tensin: no se puede superar el valor mximo de tensin entre la puerta y el


surtidor. Este valor se denomina BVgs. Tampoco se puede superar un valor mximo de
tensin entre el drenador y el surtidor denominado BVds.
-En corriente: no se puede superar un valor de corriente por el drenador, conocido
como Idmax.
-En potencia: este lmite viene marcado por Pdmax, y es la mxima potencia que puede
disipar el componente.

4.2 POLARIZACIN
Este componente funciona de la siguiente forma: en los transistores de unin
bipolares, la corriente de colector emisor se controlaba gracias a la variacin de la
pequea corriente que se aplica a la base, realizndose la conduccin tanto por
electrones como por huecos. Sin embargo, los transistores de efecto campo funcionan
solamente con un tipo de portadores de carga: huecos o electrones, segn el tipo de
canal. As, por ejemplo, en un JFET de canal N, lo portadores son los electrones.
El transistor de la figura de la derecha conduce siempre del terminal de surtidor al de
drenador (sentido electrnico de la corriente). El canal N posee suficientes
electrones libre como para que se pueda establecer un paso de corriente. Si ahora
sometemos al terminal de puerta a una tensin negativa, los electrones libres sern
expulsados por repulsin fuera del canal. Esto hace que el canal se quede con menos
portadores de carga y, por lo tanto, su resistencia aumente considerablemente, lo que
provoca una disminucin de la corriente que atraviesa el canal del surtidor al de

13

drenaje. En el caso de que la tensin sea


suficientemente negativa, la corriente puede
dejar de fluir.
A esta forma de trabajo se la denomina de
empobrecimiento, es decir, que la tensin de
control aplicada a la puerta empobrece o extrae
los portadores del canal, lo que hace que ste se
estreche al paso de la corriente.
En el JFET de canal P de la siguiente figura, se
utiliza material semiconductor P para el canal y N
para la puerta.
En este caso, la flecha del canal, apunta hacia
afuera. La tensin aplicada a la puerta se hace
ahora positiva, consiguiendo, as, repeler los
huecos existentes en el canal P y controlar de esta forma, la corriente del surtidor.
En cualquiera de los dos tipos de transistores unipolares, la tensin de polarizacin del
diodo formado por la puerta y el canal se polariza inversamente. De esta forma evita
que por esta unin fluya corriente elctrica.

14

MOSFET DE ACUMULACIN

MOSFET DE DEPLEXIN

15

4.2.1 PUNTO DE OPERACIN


La seleccin de un punto de trabajo apropiado, fijando ID, VGS y VDS, para una etapa
amplificadora con FET se determina en base a las siguientes consideraciones:

variacin de la tensin de salida.


distorsin. potencia disipada.
ganancia de tensin.
deriva de la corriente de drenador

En otras palabras el punto de trabajo debe cumplir las siguientes condiciones:

estar ubicado de tal forma que el dispositivo trabaje en zona activa (de
saturacin del canal o de corriente constante) y permitir suficiente variacin
de la seal sin que el dispositivo salga de esa zona de funcionamiento y entre en

zona de corte o lineal o resistiva.


ser permanente, predecible y estable ante cualquier posible variacin de los

parmetros del dispositivo.


disipar la mnima potencia posible.

4.2.3 RECTA DE CARGA


La recta de carga se calcula de forma similar a los casos estudiados para el BJT.
Se determina la malla drenador fuente, aplicando la 2LK.
Se hallan los puntos de corte con los ejes coordenados suponiendo Id=0 mA,
primero, y posteriormente Vds = 0v.
Se representan dichos puntos y se unen por una recta.
El punto de trabajo del transistor coincidir con la interseccin de la recta de carga
con la curva de Vgs correspondiente.
La recta de carga es una herramienta que se emplea para hallar el valor de la
corriente y la tensin del diodo. Las rectas de carga son especialmente tiles para los
transistores, por lo que ms adelante se dar una explicacin ms detallada acerca de
ellas.
Estas son las distintas formas de analizar los circuitos con diodos:

EXACTA POR TANTEO: Ecuacin del diodo exponencial y ecuacin de la malla.


16

MODELOS

EQUIVALENTES

APROXIMADOS:

aproximacin,

aproximacin y 3 aproximacin.

DE FORMA GRFICA: Recta de carga.

Hasta ahora hemos visto las 2 primeras, la tercera forma de analizarlos es de forma
grfica, esto es calculando su recta de carga.

Si de la ecuacin de la malla, despejamos la intensidad tenemos la ecuacin de una


recta, que en forma de grfica sera:

17

A esa recta se le llama "recta de carga" y tiene una pendiente negativa.


El punto de corte de la recta de carga con la exponencial es la solucin, el punto Q,
tambin llamado "punto de trabajo" o "punto de funcionamiento". Este punto Q se
controla variando VS y RS.
Al punto de corte con el eje X se le llama "Corte" y al punto de corte con el eje Y se le
llama "Saturacin".

4.2.4 EFECTOS DE TEMPERATURA


MOSFET Con el incremento de la temperatura ID baja
Vt aumenta (2mV x 1Celcius de incremento)
Kn disminuye (* efecto dominante)

4.2.5 EL CONMUTADOR FET


EL TRANSISTOR BIPOLAR EN CONMUTACIN.
Si queremos que el transistor bipolar trabaje en conmutacin, es decir, de modo que la
mayor parte del tiempo el transistor se encuentre polarizado en dos estados
diferenciados, uno en el cual se considera el transistor en conduccin (ON), y otro en
el cual se considera abierto (OFF). Dado que existen diversas regiones de
funcionamiento del transistor, ser posible establecer diversas combinaciones que
permitan distinguir entre los dos estados necesarios. Estos modos de funcionamiento
pueden ser los siguientes:
MODO

ESTADO ON

ESTADO OFF

Saturacin

Activa

Corte

Activa

Activa

Corte

Los modos 1 y 2 son los ms utilizados, ya que el apartado 3 precisa de unas


condiciones de diseo ms exigentes al tener que discriminar entre dos valores de
salida, estando funcionando el transistor siempre en la regin activa. Los circuitos

18

digitales suelen operar bajo las condiciones del modo 1, conmutando entre corte y
saturacin.

Para conmutar un transistor npn al estado ON, debemos suministrar carga a la base.
Se requiere que esta para neutralizar las cargas de la regin de carga espacial que
correspondan al estado OFF y para establecer una carga en exceso en la regin de la
base, suficiente para poder mantener cualquier corriente colectora solicitada por el
circuito cuando el transistor est en ON. Para conmutar el transistor al estado OFF
debemos extraer toda la carga en exceso en la base y las de las regiones de carga
espacial para que las uniones puedan soportar las tensiones solicitadas por el circuito
cuando el transistor est en OFF. De estas consideraciones se deduce que la
transicin entre estados no es instantnea. - Tiempo de almacenamiento. El tiempo de
almacenamiento es el tiempo transcurrido desde el flanco de bajada del impulso de
entrada (t=T) hasta el punto en que ic comienza justamente a disminuir hacia cero.
- Tiempo de cada. El tiempo de cada tf es el tiempo que tarda la corriente de
colector en disminuir desde Icsat hasta 0,1Icsat.
Los clculos del tiempo de retardo, tiempo de subida, tiempo de cada y tiempo de
almacenamiento implican varias aproximaciones y generalmente dan por resultado
valores que difieren apreciablemente de los publicados por los fabricantes. Adems, la
mayora de interruptores con transistor o puertas hoy da en uso son circuitos
integrados que contienen muchos transistores que no admiten un anlisis simple.

4.3 LA RESISTENCIA FET


Debido a que la corriente que circula por el terminal graduador es prcticamente cero,
la resistencia o impedancia de entrada se hace elevadsima, del orden de miles de
kilohmios. Por esta razn, este transistor se emplea ms en aquellos casos en que se
requiera una mayor impedancia de entrada.

19

4.3.1 AMPLIFICADORES FET


ANALISIS DEL EFECTO DE AMPLIFICACION.
Los amplificadores a FET hacen uso de la naturaleza de fuente de corriente
controlada por tensin del dispositivo, para ello se debe fijar un punto de trabajo en
la zona de saturacin del canal, zona donde la corriente iD depende en forma casi
exclusiva de vGS.
En la figura 4.01 se representa un circuito amplificador que utiliza un N-JFET en
configuracin fuente - comn (la seal se aplica entre puerta y fuente, la salida se
toma entre drenaje y fuente), sobre ese circuito se realizar un anlisis grfico que
pondr en evidencia el efecto de amplificacin.

donde debido a la alta impedancia de entrada del dispositivo (recordar que en el peor
de los casos es una juntura polarizada inversamente), la corriente que entra al mismo
(iG) es despreciable, y en consecuencia la resistencia RG no tiene una influencia
apreciable.
En estas condiciones, si el valor mximo de la seal senoidal de entrada (VM) es tal
que el dispositivo permanece funcionando en la zona de corriente constante para todo
instante de tiempo, zona donde el dispositivo responde en forma lineal, tanto la
corriente de salida (i D) como la tensin (vDSvO) resultan senoidales superpuestas a
los valores de continua (valores de polarizacin), y es posible expresarlas:

20

resultando posible expresar la tensin de salida variante en el tiempo (vds(t)) como


una funcin lineal de la seal de entrada:

donde Av es la relacin entre la magnitud de la seal de salida y la de entrada que se


define como la ganancia de tensin del circuito. Esta ganancia resulta negativa para
indicar la inversin de fase que existe entre la seal de entrada y la de salida (si vgs
aumenta vds disminuye). La seal de entrada aparece amplificada a la salida del
circuito a expensas de la potencia provista por VDD.
El punto de trabajo elegido result en la zona de corriente constante. Si se hubiera
elegido prximo a la zona resistiva o cercano a la regin de corte, y/o si la seal de
entrada tuviera un valor mximo tal que el dispositivo no permaneciera funcionando en
la zona de corriente constante, la seal de salida hubiera resultado recortada en
alguno de los semi-ciclos de la seal de entrada, el circuito ya no tendra una
respuesta lineal. Para un punto de trabajo determinado la mxima seal de entrada
que puede amplificarse sin distorsin est determinada por la respuesta lineal del
dispositivo, o en otras palabras, limitada por los valores de vgs que limitan la
permanencia de los puntos de la recta de carga dinmica dentro de la zona de
corriente constante donde el dispositivo responde en forma lineal ante variaciones de
la tensin de entrada. Si bien el anlisis fue realizado para un J-FET, puede
extenderse a MOSFET de empobrecimiento y/o enriquecimiento dado que las
caractersticas tensin-corriente son similares.

4.3.2 MODELO DE TRANSCONDUCTANCIA


Un amplificador

de

transconductancia

variable (OTA)

es

un dispositivo

electrnico parecido a un amplificador operacional.


Si bien en un amplificador operacional, la tensin de salida es proporcional a la tensin
de entrada, en un amplificador operacional de transconductancia, es la corriente de
salida la que es proporcional a la tensin de entrada:

Esto se consigue con una alta impedancia de salida, a diferencia del amplificador
operacional (OA) que presenta una baja impedancia a la salida. Esto implica que el OTA
trabajar con bajas corrientes de salida.
OTAs clsicos son el CA3080 de Harris y el LM13600.
21

Estos circuitos integrados (C.I.) disponen de una entrada de corriente ( Amplifier bias

input) que controla la ganancia de corriente.


Colocando una resistencia a la salida, se puede hacer la conversin de corriente a
tensin, transformando el dispositivo en un amplificador controlado por tensin a
travs de la referida entrada (amplifier bias input).
La aplicacin prctica ms comn de estos dispositivos es la de amplificador de
ganancia variable controlada por tensin (como control de volumen en equipos de
audio). Actualmente, para estas aplicaciones existen C.I. de controles de volumen
especficos, controlados por una tensin DC o por una seal digital para adecuar una
interfaz de un pulsador o de la seal de un mando a distancia.
A la relacin entre la corriente y el voltaje se le denomina transconductancia

gm

la

cual se ilustra matemtica y grficamente a continuacin.

gm=

id
W
W
=k ' n ( V GSV t ) =k ' n V OV
v gs
L
L

Figura 6.2

gm=

iD
v GS

v GS=V

GS

22

La ganancia de voltaje

v D=V DD i D R D
v D=V DD ( I D +i d ) R D
V

ID RD
DDi d R

v D=
v D=V D i d R D
v d =i d R D =g m v gs R D

AV =

vd
W
=g m R D =k ' n V OV R D
v gs
L

El signo significa un desfase de 180


Para que el amplificador no genere un recorte en los picos de la seal amplificada, por
entrar en trodo o ir al tope en

V DD

esta seal debe cumplir las siguientes

condiciones

v Dmin V GmaxV t
v Dmax <V DD
Grficamente se puede observar esto en la figura 6.3

23

Figura 6.3
Mediante el anlisis anterior, se ve que mientras la seal

v gs

sea pequea, podemos

aplicar el principio de superpocision y separar los anlisis AC del DC, debido a que se
demostr que si la condicin de pequea seal se cumple

i D =I D +i d
v D=V D + v d
Donde el primer termino de las ecuaciones se refiere a la componente DC cuando la
fuente de seal no es tenida en cuenta y el segundo trmino se puede encontrar si
remplazamos el transistor por el modelo mostrado en la figura 6.4, denominado el
modelo

24

Figura 6.4

Para utilizar este modelo como se dijo anteriormente se remplaza el transistor por el
modelo y las fuentes de de voltaje DC se cortocircuitan y las de corriente DC se
abren, luego se procede a realizar el clculo de los parmetros relevantes del circuito
como lo son la ganancia de voltaje, la resistencia de entrada y de salida entre otros.
La desventaja de este circuito es que considera la corriente de drenaje de saturacin
independiente del voltaje de drenaje, pero como se vio anteriormente esta corriente
aumenta un poco debido al incremento de

v DS

, este efecto debido a la modulacin

del canal se modelo por medio de una resistencia


corriente

de

polarizacin

1
W
k ' n ( V GSV t )2
2
L

VA

sin

tener

en

cuenta

r o=

VA
I D , donde

ID

es la

la

modulacin

del

canal

es el voltaje Early que se encuentra en el rango de 50 a

100V.
Cabe resaltar que los parmetros de
del MOSFET. Y el modelo

gm

ro

dependen del punto de operacin

completo se muestra en la figura 6.5

Figura 6.5
25

La transconducatancia

gm

Del anlisis anterior se obtuvo que la transconductancia es igual a

gm=

id
W
W
=k ' n ( V GSV t ) =k ' n V OV
v gs
L
L

De ac se visualiza que para que un MOSFET tenga una mayor transconductancia su


canal debe ser corto y ancho y tambin depende directamente de
un

V GS

mas grande aumenta

gm

V OV

, es decir que

, pero a su vez aumentar este voltaje hace que

disminuya la oscilacin permisible del drenaje.


Una ecuacin alternativa para

V GSV t =

gm=k ' n

se puede encontrar remplazando

2I D
W
k 'n
L

W
W
V GSV t )=k ' n
(
L
L

Y otra expresin para

gm=k ' n

gm

gm

2 ID
W
= 2 IDk 'n
W
L
k 'n
L

es cuando de remplaza

k 'n

2I D
W
=
L ( V GSV t )2

2ID
2ID
W
V GSV t )=
V
V
=
(
(
)
GS
t
2
L
V GSV t
( V GS V t )

Si comparamos la transconductancia de los BJTs con relacin a los MOSFET, tenemos


que los primeros dependen solo del punto de operacin, mientras los MOS dependen
tanto de la polarizacin, como de la geometra del dispositivo.

26

Por ejemplo un MOS con una

gm=0.35 mA /V
gm=35 mA /V

I D =0.5 mA

y un

k ' n =120 A /V 2

y para los mismos valores pero con una relacin


, mientras que para un BJT

g m=

W / L=1 ,

W / L=100

I C 0.5 mA
=
=20 mA /V .
V T 25 mV

4.3.3 CONFIGURACIONES TPICAS DE UN FET


Los circuitos bsicos que se utilizan para polarizar los BJT se pueden emplear para los
MOSFET. EL JFET tiene el inconveniente de que la tensin V GS debe ser negativa en
un NJFET (positiva en un PJFET) que exige unos circuitos de polarizacin
caractersticos para este tipo de dispositivos. En este apartado se presentan uno de
los circuitos ms utilizados: polarizacin simple fija (Figura 153), se utiliza una
fuente de tensin externa para generar una VGS<0.

Figura 153. Circuito de polarizacin simple de un NJFET. (a) Diagrama circuital. (b)
Ecuaciones analticas. (c) Representacin grafica del punto de trabajo.
CONFIGURACIN DE AUTO POLARIZACIN.
La configuracin de autopolarizacin (figura 154), la cada de tensin en la resistencia
RS debida a ID permite generar una VGS<0.

27

Figura 154. Autopolarizacin de un NJFET. (a) Diagrama circuital. (b) Ecuaciones


analticas. (c) Representacin grafica del punto de trabajo.

POLARIZACIN MEDIANTE DIVISOR DE VOLTAJE.


Tal como lo hicimos para el BJT, la polarizacin del JFET se puede realizar por divisor
de voltaje.
Su construccin bsica es exactamente la misma, pero el anlisis en DC es muy
diferente. Puesto que, la corriente de la compuerta (I G) es de cero amperios mientras
que para el BJT la corriente de la base (I B) afecta los niveles de DC de la corriente y
del voltaje tanto para el circuito de entrada como el de salida. Pues I B proporcionaba
la relacin entre el circuito de entrada y el de salida mientras que el V GS har lo mismo
para el JFET.

Polarizacin por divisor de voltaje de un JFET


Entonces, realizando el anlisis de la misma forma que para un BJT, tenemos:
28

VG = R2 * VDD / R1 + R2 (5.1)
Luego, aplicando las leyes de Kirchhoff, y teniendo en cuenta que I R2 = IR1, entonces
podremos encontrar el valor del voltaje de la compuerta: V G.
VG VGS VRS = 0 (5.2)
VGS = VG VRS
Sustituyendo a VRS = IS * RS = IDRS, tenemos:
VGS = VG IDRS (5.3)
Los valores VG y RS los fija la red. Y la ecuacin No. 5.3 corresponde a una lnea recta
en el plano de ID VGS.
Cuando ID sea cero el valor de VGS ser igual a VG y cuando VGS sea cero, ID ser igual a
la relacin VG sobre RS.
De acuerdo a la figura No. 5.4, si R S se incrementa, entonces la recta cruzar por un
valor menor de ID cuando VGS sea cero. Pero esto ocasionar niveles menores de
estabilidad de los ID y ms negativos de VGS.
VDS = VDD ID (RD + RS) (5.4)
IR1 = IR2 = VDD / (R1 +R2) (5.5)

Figura 156. Grfica de JFET polarizado por divisor de voltaje

4.4 ANALISIS DE PEQUEA SEAL DEL AMPLIFICADOR A


FUENTE COMUN
FET: Equivalente

29

Ganancia de tensin del amplificador surtidor comn


El amplificador surtidor comn con FET de la figura tiene dos condensadores de
bloqueo. Uno para separar el amplificador de la fuente de seal que lo alimenta (C1) y
otro (C2) que asla el amplificador de la prxima etapa (la etapa que recibe la seal
amplificada).
Tambin hay un condensador de derivacin Cs (en paralelo con la resistencia Rs). Estos
condensadores se escogen para que, en el rango de frecuencias a que va a trabajar
este amplificador, se comporten como cortos circuitos.
En el anlisis de pequea seal (seal alterna), la fuente de tensin de corriente
continua(VDD) se cortocircuita. El circuito del amplificador entonces se puede
representar como en la siguiente figura.

Ganancia de tensin del amplificador surtidor comn


La ganancia de tensin se obtiene con la frmula: AV = - Vout / Vin
Donde:
AV = Ganancia de tensin
Vout = Tensin de salida
Vin = Tensin de entrada
El signo negativo significa que la salida sale invertida con respecto a la entrada.
Otra forma de obtener la ganancia es con la siguiente frmula:
AV = - gm x RL
En esta frmula aparece el valor de la transconductancia (gm).
gm = ID / VGS

30

Este cociente est definido como la razn de un pequeo cambio en la corriente de


drenaje entre un pequeo cambio en la tensin compuerta - surtidor, cuando VDS es
constante.
La transconductancia

da

informacin

acerca

de

la

capacidad

del

FET

de

suministrar cambios de corriente de drenage (ID) cuando se cambia la tensin de


compuerta surtidor (VGS)
La realimentacin negativa
Cuando a un amplificador surtidor comn se leaplica una seal de entrada como se
muestra en el siguiente grfico. (ver Vin).
Una tensin (VG) es aplicada a la compuerta (gate) del FET, causando una corriente de
drenage (ID) que sigue las variaciones de la tensin aplicada.
Se puede ver que VG = Vin (C1 es un capacitor de paso que para las frecuencias a
amplificar se puede considerar como un corto circuito)
La corriente ID atraviesa el resistor RS, causando una cada de tensin. Entonces
sumando las tensiones en lazo compuerta-surtidor:
Vin = VGS - VRS VGS = Vin - VRS
Se puede ver que VGS no es igual a VG. La tensin VRS no tiene la misma fase que la
seal

deentrada Vi

produce

una

realimentacin

negativa

que

disminuye

la ganancia del amplificador.


El condensador de derivacin
Se sabe que el resistor RS se necesita para lograr una tensin negativa en
la compuerta (gate)

del

FET,

pero

causa

una

disminucin

en

la ganancia del amplificador.

31

La tensin negativa necesaria en VG, es en corriente continua y esta tensin es la que


causa la disminucin en la ganancia (debido a su paso por Rs).
Pero la seal a amplificar no es continua sino alterna. Entonces hay que evitar la
influencia del resistor cuando aparecen seales alternas.
Para resolver este problema se pone en paralelo con el resistor Rs un capacitor de un
valor que, para las frecuencias a amplificar, se comporte como un corto circuito
(idealmente). De esta manera se elimina la tensin de realimentacin causada por la
seal alterna.
El capacitor no afecta las condiciones de polarizacin en CC, porque la corriente de
surtidor (IS = ID) carga el condensador Cs a la tensin de polarizacin.
Entonces: VRS (en corriente alterna) = 0 y Vin = VGS.

4.4.1 CALCULO DE LAS IMPEDANCIAS DE ENTRADA Y DE


SALIDA
Impedancia de entrada
La impedancia de

entrada

del amplificador no inversor es

mucho

mayor

que

la

del amplificador inversor. Se puede obtener este valor experimentalmente colocando


en la entrada no inversora una resistencia R de valor conocido. Ver el siguiente
grfico:

32

En los terminales de la resistencia R habr una cada de tensin debido al flujo de


una corriente por

ella

que

sale

de

la

fuente

de

seal

entra

en

el amplificador operacional. Esta corriente se puede obtener con la ayuda de la ley de


ohm: I = VR / R, donde VR = Ven - V(+)
Para obtener la impedancia de entrada se utiliza la siguiente frmula: Zin = V+ / I
Donde
- V(+): es la tensin en el terminal de entrada no inversor del amplificador operacional
- I : es la corriente anteriormente obtenida
Impedancia de salida
La impedancia de salida se puede obtener (como la impedancia de entrada)
experimentalmente.

1 - Se mide la tensin en la salida del amplificador operacional sin carga Vca. (Al no
haber carga, no hay corriente y por lo tanto, no hay cada de tensin en Zo.)
2 - Se coloca despus en la salida un resistor de valor conocido RL.
3 - Se mide la tensin en la carga (tensin nominal) = VRL
4 - Se obtiene la corriente por la carga con al ayuda de la ley de ohm: I = VRL / RL
5 - Se obtiene la impedancia de salida Zo con la siguiente formula: Zo = [VCA - VRL] /
I
Donde:
- Zo = impedancia de salida
- VCA = tensin de salida del operacional sin carga
- RL = resistencia de carga
- VRL = tensin de salida del amplificador operacional con carga
33

- I = corriente en la carga
De

la anterior frmula

se deduce que

la ganancia de

tensin

en

este

tipo

de amplificador ser de 1 o mayor.

4.4.2 CALCULO DE LAS GANANCIAS DE VOLTAJE Y DE


CORRIENTE
Ganancia de voltaje
En un amplificador operacional configurado como amplificador no inversor, la seal a
amplificar se aplica al pin no inversor (+) del mismo. Como el nombre lo indica, la seal
de salida no est invertida respecto a la entrada

BIBLIOGRAFA
http://unicrom.com/tut_MOSFET.asp
http://www.uhu.es/adoracion.hermoso/Documentos/tema-1-transistor-fet.pdf
http://pablin.com.ar/electron/cursos/fet1/index.htm
http://cvb.ehu.es/open_course_ware/castellano/tecnicas/electro_gen/presentacione
s-pdf/tema-7_traspas.pdf
http://www.hispavila.com/3ds/atmega/mosfets.html
http://www.fceia.unr.edu.ar/eca1/files/teorias/TransistoresdeEfectoDeCampo.pdf

34

35