Академический Документы
Профессиональный Документы
Культура Документы
Sistemas Digitales I
Universidad de El Salvador
Facultad de Ingeniera y Arquitectura
Gua 1: Introduccin a los Lenguajes HDL
Francisco Cruz Jurez
Sasi Ramrez
Universidad de El Salvador
Sistemas Digitales I
Instalacin
de
las
herramientas
programacin y Simulacin VHDL:
de
Imagen 1
Imagen 2
3.0. Aparecer una nueva ventana, seleccione Text
Editor File como se muestra en la imagen
Imagen 3.
4.0. Luego aparecer una ventana donde podr
editar texto, gurdela con el mismo nombre del
proyecto, en este caso comp_and. Es
importante que la extensin del archivo sea
.vhd.
Universidad de El Salvador
Sistemas Digitales I
5.0. Escriba el siguiente cdigo en el editor y
gurdelo.
Imagen 5.
Imagen 6.
7.0. Para ver si funciona correctamente se har una
simulacin, para esto vaya al men Max + Plus
II -> Wave Form Editor, como se muestra en la
imagen 7, aparecer otra imagen solo pulse ok.
Imagen 4.
Imagen 7
Universidad de El Salvador
Sistemas Digitales I
8.0. Guarde el editor de forma de onda con el
nombre de comp_and.scf.
9.0. Luego vaya al men Node -> Enter Nodes
from SNF, como se muestra en la imagen 8.
Imagen 10.
Imagen 11.
Imagen 8.
Imagen 12.
Imagen 9.
11.0. Luego se hacen los ajustes de el archivo de
simulacin File -> End Time.., coloque 2.0 us
como se muestra en la imagen 10, luego en el
Universidad de El Salvador
Sistemas Digitales I
Como se puede observar la salida obedece el
comportamiento de una compuerta and, esto se
muestra con mayor detalle en la imagen 13.
Imagen 13.
En la imagen se muestra el resultado del cdigo
ingresado, que corresponde a una compuerta AND.
Explicacin del cdigo.
Universidad de El Salvador
Sistemas Digitales I
END COMPONENT comp_and;
SIGNAL ent1:bit:='0';
SIGNAL ent2:bit:='0';
SIGNAL sal:bit;
BEGIN
ckt1:comp_and
PORT MAP
(
a => ent1,
b => ent2,
y => sal
);
PROCESS
BEGIN
WAIT FOR 20 ns;
ent1 <= '1';
WAIT FOR 20 ns;
ent1 <= '0';
ent2 <= '1';
WAIT FOR 20 ns;
ent1 <= '1';
WAIT FOR 20 ns;
ent1 <= '0';
ent2 <= '0';
END PROCESS;
END ARCHITECTURE arch_and;
Universidad de El Salvador
Sistemas Digitales I
Imagen 14.
En la primera lnea por medio del comando ls se
puede ver que en la carpeta solo estn los dos
archivos creados, se procede a utilizar el siguiente
comando para realizar un anlisis en ambos los
cdigos:
ghdl a comp_and.hdl tb_comp_and.hdl
Universidad de El Salvador
Sistemas Digitales I
el cual se guardarn los resultados de la ejecucin
del programa:
--vcd=tb_comp_and.vcd
Imagen 15.
Pueden compararse los resultados que se obtienen
con el software de Windows, que son
prcticamente los mismos. Cabe mencionar que
pueden utilizarse otros software a eleccin del
estudiante que trabajen con lenguajes VHDL. En la
gua se explica el uso de un programa para
Windows y uno para Linux (Ubuntu) para
facilidad. Se recomienda trabajar con los software
descritos en la gua.
gtkwave tb_comp_and.vcd
Universidad de El Salvador
Sistemas Digitales I
ASIGNACIN
1. Realizar el cdigo VHDL para las
compuertas: AND, NAND, OR, NOR,
EXOR, EXNOR y NOT, simular en VHDL.
1.1 Explicar paso a paso como es el proceso de
instalacin del software VHDL usado.
1.2 Realizar el cdigo VHDL para el problema que
se le plantea: Un circuito lgico tiene cuatro
entradas A, B, C y D. Determine las ecuaciones
lgicas para el circuito, si la salida ser alta
solo cuando un nmero impar de entradas sean
altas. Trace un diagrama de circuito con las
compuertas que desee
Universidad de El Salvador
Sistemas Digitales I
X
Descripcin
Hacia adelante
Hacia la derecha
Hacia la izquierda
Hacia atrs
2.
Preguntas de Investigacin.
3. Acerca de la tarea:
3.1 Un reporte impreso 70%
3.1.1 Contenido del reporte
Portada. 5%
Objetivos (General y especficos). 5%
Introduccin (mx. 1 pgina). 5%
Marco terico (mx. 5 pginas). 5%
Obtencin del software de simulacin VHDL
(direccin de descarga) y pasos de instalacin.
10%
Desarrollo de los circuitos:
o Descripcin de los pasos seguidos para
la solucin. 10%
o Cdigo VHDL. 10%
o Grficos obtenidos para cada circuito (3
a 5 imgenes por circuito). 10%
o Observaciones. 5 %
Respuesta a las preguntas de investigacin.
10%
Conclusiones (mx. 1 pgina). 20%
Bibliografa. 5%
3.2 Un CD 30%
3.2.1 Contenido del CD.
Software utilizado. 20%
Reporte en formato PDF y WORD. 15%
Cdigos utilizados (*.vhd) y todos los que
genera el proceso de compilacin y ejecucin.
40%
Imgenes de los resultados. 25%
NOTA: El reporte se entregara en un sobre manila
rotulado con los nombres y carnet, dentro deber ir
el CD rotulado de la misma forma y el nombre del
CD tendr los carnet. El contenido del CD deber
ir ordenado, con carpetas individuales para cada
tem
mencionado
ejemplo:
IMGENES,
CIRCUITO1, etc.
Universidad de El Salvador
Sistemas Digitales I
Fecha de entrega:
24 Marzo de 2015.
Hora mxima 10:00 am, despus de las 10 se
calificar en base 9, despus de ese da la base de
calificacin bajar 2 puntos por da de atraso.
Bibliografa:
VHDL Lenguaje para descripcin y
modelado de circuitos, Fernando Pardo
Carpio, Universidad de Valencia 1997.
DIGLENSY SAC Primera Empresa del
Per Dedicada al Desarrollo Electrnico,
tutorial VHDL, http://www.diglensy.com/
Simulando VHDL con herramientas GNU:
GHDL+GTKWAVE, Roberto Aragn.
http://www.iearobotics.com/personal/juan/p
ublicaciones/art6/html/ghdl.html