SUMADORES Y RESTADORES

INTRODUCCION

En el presente informe se muestra el montaje de un circuito elctrico usando compuertas

lgicas integradas como lo son: NAND y OR EXCLUSIVO. Usaremos los circuitos
lgicos: sumador completo y restador completo, el montaje se realizara uniendo estos
circuitos para obtener los ejercicios dados por el profesor. Teniendo en cuenta las
recomendaciones del profesor.
El objetivo es usar correctamente las compuertas lgicas integradas dentro del circuito.
Realizar el montaje de un circuito segn las especificaciones del profesor poniendo en
prctica el montaje y manejo de los circuitos lgicos: sumador completo y restador
completo.
Llevando a la prctica se diseara, se simulara e implementara un circuito sumador y
restador de dos dgitos, cada digito deber cumplir con las siguientes condiciones:
-

El circuito deber mostrar en desplayes de los datos ingresados

A travs de un switch lgico se decide si el circuito suma o resta
Los resultados se mostrar en leds (cdigo binario)
Considerar un led adicional que represente un signo negativo.

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES

OBJETIVOS:
Comprobar el funcionamiento de un circuito sumador - restador completo.
Implementar y verificar el funcionamiento de un circuito sumador / restador
para nmeros binarios de hasta 4 bits.

MATERIALES:
01 fuente de alimentacin regulable + 5VDC
CIs:
- 01 74LS00 (NAND de 2 entradas)
- 01 74LS83 (SUMADOR COMPLETO )
- 01 74LS86 (OR EXCLUSIVO)

05 Resistencias de 330 Ohmios W.

05 Diodos LED.
01 Protoboard.
01 Caja de cablecillos para conexiones.
01 Alicate tipo pinza.

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES

Compendio Terico
Circuitos sumadores:
Los circuitos sumadores que estudiaremos realizan la suma aritmtica de dos nmeros en binario,
para entender cmo funciona primero deberemos aprender las reglas bsicas de la suma binaria
Las reglas bsicas de la suma binaria:
0+0=0
0+1=1
1+0=1
1 + 1 = 10
Para realizar estas operaciones de suma entre dos nmeros existen dos circuitos diferentes
el sumador completo y el semi-sumador que no contiene acarreo de entrada:
Semi-sumador:
Un semi-sumador es un sumador capaz de sumar
dos datos de un solo bit y producir un bit de
acarreo de salida. Como se muestra en el
diagrama de bloques de la figura 1.

Figura 1. Diagrama de bloques semi-sumador

La manera como realiza la suma y produce el acarreo el semi-sumador se puede ver en la

siguiente tabla de verdad.

Figura 1. Tabla verdad semi-sumador

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES

Sumador completo:
Un sumador completo admite otra entrada
aparte de los datos a sumar, es decir, es un
sumador de 3 datos de 1 bit, su diagrama de
bloques es como se muestra a continuacin.

Figura 2. Diagrama de bloques sumador completo

En la siguiente tabla de verdad se muestra de manera cmo este sumador realiza su funcin.

Figura 3. Tabla verdad sumador completo

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES
Sumador completo 7483
El circuito integrado 7483 implementa un sumador binario completo de 2 nmeros de 4
Bits. Su configuracin es la que se muestra en la figura

Figura 4. Terminales del circuito integrado

.

Figura 5. Operacin realizada por

el circuito 7483.

Dnde:
A3-A0 y B3-B0, son los dos nmeros a sumar. Siendo
A3 y B3 los bits ms significativos, mientras que A0
y B0 son los menos significativos.
C0, es el acarreo de entrada.
4-1, son las salidas del circuito.
C4, es el acarreo de salida.
En conjunto, C4:4:3:2:1forman el resultado
de la operacin.

La operacin que realiza este circuito es la que se muestra en la figura 6. Para realizar una
suma de dos nmeros utilizando lgica positiva o nivel alto, el acarreo de entrada debe
tener un valor de 0 lgico, si se quiere realizar solo la suma entre dos palabras de 4 bits.

CIRCUITOS RESTADORES
UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES
La sustraccin de dos nmeros binarios puede llevarse a cabo tomando el complemento del
sustraendo y agregando al minuendo. Por este mtodo, la operacin de sustraccin llega a
ser una operacin de divisin que requiere sumadores completos para su implementacin en
mquina. Es posible implementar la sustraccin con circuitos lgicos en una forma directa,
como se hace con lpiz y papel. Por este mtodo cada bit sustraendo del nmero se sustrae
de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit
minuendo es menor que el bit sustraendo se toma 1 de la siguiente posicin significativa. El
hecho que se ha tomado un 1 debe llevarse al siguiente par ms alto de bit mediante una
seal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente
etapa ms alta. En forma precisa as como hay medios sumadores y sumadores completos,
hay medio restadores y restadores completos.

Bi

Bi ( total )
0
0
1
1

0
1
0
1

0
1
1
0

Por tanto:

Para una representacin de n bits si tomo 1 bit para signo, tengo por tanto (n-1) para el
rango que ser. Por tanto existe un lmite al tamao de los valores que pueden ser
representados, pudindose dar el caso de situaciones de desbordamiento ( overflow ) si el
nmero obtenido no est previsto dentro del rango establecido.

Por eso muchos de los circuitos sumadores llevan circuitera adicional para detectar
situaciones de desbordamiento e identificar que el dato obtenido no es correcto.
Por ejemplo, si estamos utilizando n = 4 bits el rango ser [-8,7] entonces en las siguientes
suma/resta en C2 tenemos que:
UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES

Reglas bsicas para detectar el desbordamiento:

Si se suman dos nmeros positivos cuyo resultado excede del rango se produce un nmero
que " parece ser negativo ", por tener el primer bit igual a 1.
Si se suman dos nmeros negativos cuyo resultado excede del rango se produce un nmero
que " parece ser positivo " por tener el primer bit igual a cero.
MEDIO RESTADOR
Un medio restador es un circuito combinacional que sustrae dos bits y produce su
diferencia. Tambin tiene la salida para especificar si se ha tomado un 1. Se designa el bit
minuendo por x y el bit sustraendo mediante y. Para llevar a cabo x - y, tienen que
verificarse las magnitudes relativas de x y y. Si x >= y, se tienen tres posibilidades; 0 - 0 =
0, 1 - 0 = 1 y, 1 - 1 = 0. El resultado se denomina bit de diferencia. Si x < y, tenemos 0 - 1 y
es necesario tomar un 1 de la siguiente etapa ms alta. El 1 que se toma de la siguiente
etapa ms alta aade dos al bit minuendo, de la misma forma que en el sistema decimal lo
que se toma aade 10 a un dgito minuendo.

Con el minuendo igual a 2, la diferencia llega a ser 2 - 1 = 1. El medio restador requiere

dos salidas. Una salida genera la diferencia y se denotar por el smbolo D. La segunda
salida, denotada B para lo que se toma, genera la seal binaria que informa a la siguiente
etapa que se ha tomado un 1. La tabla de verdad para las relaciones de entrada-salida de un
medio restador ahora puede derivarse como sigue:
UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES
xy|BD
00|00
01|11
10|01
11|00

La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es

el resultado de la operacin aritmtica 2B + x - y.
Las funciones booleanas para las dos salidas del medio restador se derivan de manera
directa de la tabla de verdad:
D = x'y + xy'
B = x'y
Es interesante observar que la lgica para D es exactamente la misma que la lgica para la
salida S en el medio sumador.
El logograma del restador es el siguiente:

Su circuito topolgico es el siguiente:

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES

RESTADOR COMPLETO
Un restador completo es un circuito combinacional que lleva a cabo una sustraccin entre
dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa ms baja. Este
circuito tiene tres entrada y dos salidas. Las tres entradas x, y y z, denotan al minuendo,
sustraendo y a la toma previa, respectivamente. Las dos salidas, D y B, representan la
diferencia y la salida tomada, respectivamente. La tabla de verdad para el circuito es como
sigue:
xyz|BD
000|00
001|11
010|11
011|10
100|01
101|00
110|00
111|11
Los ocho renglones bajo las variables de entrada designan todas las combinaciones posibles
de 1 y 0 que pueden tomar las variables binarias. Los 1 y 0 para las variables de salida estn
determinados por la sustraccin de x - y - z.
Las combinaciones que tienen salida de toma z = 0 se reducen a las mismas cuatro
condiciones del medio sumador. Para x = 0, y = 0 y z = 1, tiene que tomarse un 1 de la
siguiente etapa, lo cual hace B = 1 y aade 2 a x. Ya que 2 - 0 - 1, D = 1. Para x = 0 y yz =
11, necesita tomarse otra vez, haciendo B = 1 y x = 2. Ya que 2 - 1 - 1 = 0, D = 0. Para x = 1
UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

SUMADORES Y RESTADORES
y yz = 01, se tiene x - y - z = 0, lo cual hace B = 0 y D = 0. Por ltimo, para x = 1, y = 1, z =
1, tiene que tomarse 1, haciendo B= 1 y x = 3 y, 3 -1 - 1 = 1, haciendo D = 1.
Los mapas de Karnaugh quedan de la siguiente manera:

El circuito lgico implementado con compuertas es el siguiente:

El circuito topolgico del restador completo es el siguiente:

RESULTADOS OBTENIDOS DE LA PRCTICA

PROCEDIMIENTO

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

10

SUMADORES Y RESTADORES
1

Utilizando los circuitos integrados 7400 y 7486 implementar el circuito de la

figura 1 y comprobar que su funcionamiento corresponde al de un sumador
completo.

TABLA N 1:
S

CX

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

11

SUMADORES Y RESTADORES

2 Modificar el circuito de la figura 1 para obtener el circuito de la figura 2 y

comprobar que si :
X = 0 , el circuito trabaja como sumador completo.
X = 1 , el circuito trabaja como restador completo.

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

12

SUMADORES Y RESTADORES
TABLA N 2:

CX

0
0
0
0
0
0

0
0
0
0
1
1

0
0
1
1
0
0

0
1
0
1
0
1

0
1
1
0
1
0

0
0
0
1
0
1

0
0
1
1
1
1
1
1
1
1

1
1
0
0
0
0
1
1
1
1

1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1

0
1
0
1
1
0
1
0
0
1

1
1
0
1
1
1
0
0
0
1

3) Empleando los circuitos integrados 7483 y 7486, construir el circuito y comprobar que
si
UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

13

SUMADORES Y RESTADORES
-

X=0, el circuito proporciona como resultado el valos de A+B.

X=1, el circuito proporciona como resultado el valor de A-b.

CIRCUITO EN EL PROTOBAR

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

14

SUMADORES Y RESTADORES

OBSERVACIONES:
Observamos la forma de utilizar un mismo circuito digital para obtener el
resultado de una suma o de resta.
Observamos para nuestro proyecto que existen varias aplicaciones que puede utilizar como
un sumador y restador normal es decir, puede realizar estas dos operaciones bsicas.
Observamos tambin que las sumas no implican problema, ya que los
sistemas elctricos operan de la misma manera que un ser humano.

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

15

SUMADORES Y RESTADORES

RECOMENDACIONES:

Se recomienda tener una breve investigacin previa al tema, debido a la

complejidad que se ejerce en la resolucin.
Utilizar un simulador antes de implementarlo en el protoboard

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

16

SUMADORES Y RESTADORES

CONCLUSIONES:

Haber realizado este proyecto nos ayudo a comprender como funcionan un

comparador un decodificador, compuertas lgicas etc. obteniendo
gran conocimiento sobre la materia.
Se utiliz un 7400 y 7486 para sumar nmeros de ms de un bit.
Se ha concluido que tambin se recurre al conexionado de sumadores binarios en
paralelo, donde el acarreo de la suma de dos dgitos ser una entrada a sumar en el
paso siguiente.
Se concluye que el circuito debe sumar o restar dos nmeros codificados en
complemento a 2 con 4 bits y cuyos valores estarn determinados por la posicin
de los interruptores.
El sumador realiza la funcin de sumar al igual que en los sistemas de las
computadoras de llama ALU

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

17

SUMADORES Y RESTADORES

BIBLIOGRAFIA:
- http://www.electronica.com.es/
- http://www.ladelec.com/

UNIVERSIDAD TEGNOLOGICA DEL PERU |

Circuitos Lgicos
Combinacionales

18