Вы находитесь на странице: 1из 9

Claudia Serrano Martnez, Pablo Gonzlez Echevarra

Grupo 11

TRABAJO 3

Primera parte:
Se desea construir un decodificador/demultiplexor de 4 entradas activas a nivel alto
y 16 salidas activas a nivel bajo. Para ello se emplearn puertas lgicas de tipo
NAND CMOS.
Adems, el decodificador deber tener una entrada de inhibicin activa por nivel
bajo y una entrada de habilitacin activa por nivel alto
Se pide:
1. Obtener la tabla de verdad del circuito.
-E3, E2, E1, E0 son las entradas
-H es la entrada de habilitacin e I es la entrada de inhibicin
-El resto son salidas.
H
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
X

I
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
X
1

I E3 E2
1 0 0
1 0 0
1 0 0
1 0 0
1 0 1
1 0 1
1 0 1
1 0 1
1 1 0
1 1 0
1 1 0
1 1 0
1 1 1
1 1 1
1 1 1
1 1 1
X X X
0 X X

E1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X
X

E0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
X

S0 S1 S2 S3
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1

S4
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1

S5
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1

S6
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1

S7
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1

S8
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1

S9 S10 S11 S12 S13 S14 S15


1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 1

2. Implementar el circuito en LTSpice y comprobar su correcto funcionamiento. Para


la circuitera CMOS se emplear una tensin de alimentacin de 10 V.
A partir de la tabla de verdad y lo que vimos en teora sobre decodificadores con entradas
de inhibicin:

El circuito implementado en LTSpice es el siguiente:

Comprobacin de la simulacin:
H
1

I
0

E3
0

E2
1

E1
0

E0 S0 S1 S2 S3 S4 S5 S6 S7
0 1 1 1 1 0 1 1 1

S8 S9 S10 S11 S12 S13 S14 S15


1 1
1
1
1
1
1
1

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 2

Todas las salidas a 1 menos la S4.

H
1

I
0

E3
0

E2
1

E1
1

E0 S0 S1 S2 S3 S4 S5 S6 S7
1 1 1 1 1 1 1 1 0

S8 S9 S10 S11 S12 S13 S14 S15


1 1
1
1
1
1
1
1

Todas las salidas a 1 menos la S7

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 3

H
1

I
0

E3
1

E2
1

E1
0

E0 S0 S1 S2 S3 S4 S5 S6 S7
1 1 1 1 1 1 1 1 1

S8 S9 S10 S11 S12 S13 S14 S15


1 1
1
1
1
0
1
1

Todas las salidas a 1 menos la S13.

H
0

I
0

E3
X

E2
X

E1
X

E0 S0 S1 S2 S3 S4 S5 S6 S7
X 1 1 1 1 1 1 1 1

S8 S9 S10 S11 S12 S13 S14 S15


1 1
1
1
1
1
1
1

En este caso los valores de entrada son: 1001

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 4

En este caso los valores de entrada son:1011

Da igual los valores de entrada que todas las salidas estn a 1 lgico, es decir, a 10 V.

H
1

I
1

E3
X

E2
X

E1
X

E0 S0 S1 S2 S3 S4 S5 S6 S7
X 1 1 1 1 1 1 1 1

S8 S9 S10 S11 S12 S13 S14 S15


1 1
1
1
1
1
1
1

En este caso los valores de entrada son: 1011

En este caso los valores de entrada son:1000


Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 5

Da igual los valores de entrada que todas las salidas estn a 1 lgico, es decir, a 10 V.

Segunda Parte:
Se desea construir un conversor A/D tipo flash de 3 bits de salida y tensin
analgica de entrada en el rango 0-5V.
Se pide:
3. Obtener la tabla de verdad y las expresiones necesarias para implementar el
codificador de 8 entradas y 3 salidas, empleando puertas NAND.
Se trata de un circuito con 2n entradas y n salidas y en este caso como es un codificador
de 8 entradas debe haber 3 salidas, es decir, n=3.
Tabla de verdad obtenida:
-C,B,A son las salidas
-El resto son entradas.

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 6

E0
1
X
X
X
X
X
X
X

E1
0
1
X
X
X
X
X
X

E2
0
0
1
X
X
X
X
X

E3
0
0
0
1
X
X
X
X

E4
0
0
0
0
1
X
X
X

E5
0
0
0
0
0
1
X
X

E6
0
0
0
0
0
0
1
X

E7
0
0
0
0
0
0
0
1

C
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

A
0
1
0
1
0
1
0
1

Obtenemos la implementacin para este caso:


C= E7+E7E6+E5E6E7+E4E5E6E7
B= E7+E6E7+E3E4E5E6E7+E2E3E4E5E6E7
A= E7+ E5E6E7+ E3E4E5E6E7+E1E2E3E4E5E6E7
Usando la propiedad A+AB=(A+A)(A+B) queda A+B ya que A+A=1 as podemos
simplificar las expresiones. Por ejemplo para el caso de C:
C=(E7+E7E6)+E5E6E7+E4E5E6E7=[E7+(E6+E6E7E5)]+E4E5E6E7=[E7+E6+E7E5]+
+E4E5E6E7=E7+E6+[E5+E5E6E7E4]=E7+E5+[E6+E6E7E4]=E6+E5+[E7+E7E4]=
=E7+E6+E5+E4
Haciendo lo mismo para B y A se obtienen las expresiones:
C= E7+E6+E5+E4
B= E7+E6+E5E4E3+ E5E4E2
A= E7+E5E6+ E4E6E3+ E4E6E2E1
Se trata de salidas a nivel alto, si queremos hacer salidas a nivel bajo deberamos negar
los resultados obtenidos.

4. Implementar el conversor A/D en empleando puertas lgicas NAND TTL y


los comparadores, resistencias, etc. necesarios.
Para implementar el conversor en LTSpice usamos el equivalente visto en teora:

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 7

Para ello los comparadores se han alimentado con dos fuentes: Vcc= 5V y Vcc=0V y se
ha aadido como fuente de tensin analgica una rampa de tensin 0-5V como pide en el
apartado 5).
Y a su vez el codificador lo implementamos con puertas NAND, usando componentes de
la biblioteca 74HC como se puede ver en la figura:

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 8

5. Realizar una simulacin introduciendo una onda en rampa o triangular desde 0 V a


5 V y comprobar que la salida digital va tomando los valores correspondientes.
Donde V(i) es la onda en rampa, V( c) la tensin de la salida C, V(b) la tensin de la salida
B y V(a) la tensin de salida A.

Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15

Pgina 9