Академический Документы
Профессиональный Документы
Культура Документы
Grupo 11
TRABAJO 3
Primera parte:
Se desea construir un decodificador/demultiplexor de 4 entradas activas a nivel alto
y 16 salidas activas a nivel bajo. Para ello se emplearn puertas lgicas de tipo
NAND CMOS.
Adems, el decodificador deber tener una entrada de inhibicin activa por nivel
bajo y una entrada de habilitacin activa por nivel alto
Se pide:
1. Obtener la tabla de verdad del circuito.
-E3, E2, E1, E0 son las entradas
-H es la entrada de habilitacin e I es la entrada de inhibicin
-El resto son salidas.
H
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
X
I
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
X
1
I E3 E2
1 0 0
1 0 0
1 0 0
1 0 0
1 0 1
1 0 1
1 0 1
1 0 1
1 1 0
1 1 0
1 1 0
1 1 0
1 1 1
1 1 1
1 1 1
1 1 1
X X X
0 X X
E1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X
X
E0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
X
S0 S1 S2 S3
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
S4
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
S5
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
S6
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
S7
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
S8
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 1
Comprobacin de la simulacin:
H
1
I
0
E3
0
E2
1
E1
0
E0 S0 S1 S2 S3 S4 S5 S6 S7
0 1 1 1 1 0 1 1 1
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 2
H
1
I
0
E3
0
E2
1
E1
1
E0 S0 S1 S2 S3 S4 S5 S6 S7
1 1 1 1 1 1 1 1 0
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 3
H
1
I
0
E3
1
E2
1
E1
0
E0 S0 S1 S2 S3 S4 S5 S6 S7
1 1 1 1 1 1 1 1 1
H
0
I
0
E3
X
E2
X
E1
X
E0 S0 S1 S2 S3 S4 S5 S6 S7
X 1 1 1 1 1 1 1 1
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 4
Da igual los valores de entrada que todas las salidas estn a 1 lgico, es decir, a 10 V.
H
1
I
1
E3
X
E2
X
E1
X
E0 S0 S1 S2 S3 S4 S5 S6 S7
X 1 1 1 1 1 1 1 1
Pgina 5
Da igual los valores de entrada que todas las salidas estn a 1 lgico, es decir, a 10 V.
Segunda Parte:
Se desea construir un conversor A/D tipo flash de 3 bits de salida y tensin
analgica de entrada en el rango 0-5V.
Se pide:
3. Obtener la tabla de verdad y las expresiones necesarias para implementar el
codificador de 8 entradas y 3 salidas, empleando puertas NAND.
Se trata de un circuito con 2n entradas y n salidas y en este caso como es un codificador
de 8 entradas debe haber 3 salidas, es decir, n=3.
Tabla de verdad obtenida:
-C,B,A son las salidas
-El resto son entradas.
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 6
E0
1
X
X
X
X
X
X
X
E1
0
1
X
X
X
X
X
X
E2
0
0
1
X
X
X
X
X
E3
0
0
0
1
X
X
X
X
E4
0
0
0
0
1
X
X
X
E5
0
0
0
0
0
1
X
X
E6
0
0
0
0
0
0
1
X
E7
0
0
0
0
0
0
0
1
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 7
Para ello los comparadores se han alimentado con dos fuentes: Vcc= 5V y Vcc=0V y se
ha aadido como fuente de tensin analgica una rampa de tensin 0-5V como pide en el
apartado 5).
Y a su vez el codificador lo implementamos con puertas NAND, usando componentes de
la biblioteca 74HC como se puede ver en la figura:
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 8
Electrnica Digital
2 curso del Grado en Ingeniera en Tecnologas y Servicios de Telecomunicacin, Curso 2014/ 15
Pgina 9