Академический Документы
Профессиональный Документы
Культура Документы
micro/bit
Analizador de Impedancia / GananciaFase par
a PC
para
EDICIONES TCNIC
AS REDE
TCNICAS
Diciembre 2001
Instrumentacin
Analizador de Impedancia/Ganancia-Fase
para PC
J. Castell, J.M. Esp, R. Garca, V. Esteve
Dpto. Ingeniera
Electrnica. Universidad
de Valencia
Figura 1. Esquema de
bloques bsico.
Figura 2. Generador
controlado por tensin.
Un analizador de Impedancia/Ganancia-Fase debe ser capaz de obtener con fiabilidad los diagramas de
amplitud y fase correspondientes a
un determinado circuito. En ambos
casos, se representan dichas variables
en funcin de la frecuencia. Estos tipos de analizadores deben poseer la
capacidad de generar una seal de
carcter sinusoidal y aplicarla directamente sobre la entrada de la red
que se desea medir. De este modo se
realiza un barrido de frecuencia sobre la red con un determinado criterio en lo que se refiere a los valores
de frecuencia inicial, intermedios, final,
nmero de puntos, barrido lineal o logartmico, etc... que normalmente es
seleccionado por el usuario. Para representar el diagrama de mdulo es necesario realizar el cociente entre las
amplitudes de salida y de entrada de
la red que se desea medir para cada
uno de los valores de frecuencia del
barrido. Por otro lado, para realizar la
representacin del diagrama de fase es
necesario obtener la diferencia de fase
entre las seales de salida y entrada de
la red, de nuevo para cada uno de los
valores de frecuencia. Por lo tanto, es
Diciembre 2001
Instrumentacin
sinusoidal
Diciembre 2001
Figura 3. Medidor de
amplitud.
Instrumentacin
Medidor de fase
simple.
Diciembre 2001
Instrumentacin
Diciembre 2001
Figura 7. Protocolo de
inicio.
de fase y signo de la fase (total 8 bloques de 4 bits). El quinto bit del puerto PC2 (RDAT) se emplea para indicar al programa de usuario, que el
medio byte de datos est situado en
el puerto de lectura preparado para
ser ledo. Este mtodo de transferencia de datos es por lo tanto, un sistema de transmisin asncrono que
en primer lugar garantiza una transmisin exenta de errores de sincronismo y que por otro lado permite
que sea adecuado el uso de cualquier
PC independiente del procesador que
tenga.
El protocolo de comunicacin
est compuesto de un primer proceso de inicio mostrado en la figura 7
y de un segundo proceso de transmisin de datos mostrado en la figura 8.
Las celdas sealadas con flechas indican el camino de ejecucin conjunta tanto del programa del microcontrolador, como del programa de
usuario. El proceso de inicio es necesario debido a que la escritura de los
bloques de datos enviados por el
microcontrolador y la lectura de los
Figura 8. Protocolo de
datos.
Instrumentacin
analizada.
Resultados
experimentales
En este apartado vamos a analizar un circuito resonante paralelo (figura 9) comparando las grficas obtenidas mediante el analizador de
Impedancia/Ganancia-Fase con las
obtenidas mediante la simulacin de
la misma red mediante PSPICE.
La figura 10 muestra los resultados obtenidos mediante la simulacin PSPICE. Es importante resaltar
que los componentes empleados en
dicha simulacin son ideales, es decir, que principalmente no se han tenido en cuenta las componentes resistiva y capacitiva de la bobina. El
anlisis real al que ha sido sometida
la red de la figura 9, mediante el analizador, se muestra en la figura 11.
Esta grfica es la visualizacin de los
Diciembre 2001
Instrumentacin
res inclusive. Por este motivo, el mnimo cociente posible TEST/REFERENCE no nulo ser 1/255 que expresado en decibelios supone un valor
prximo a -48. Otra gran limitacin
del sistema actual es la relativamente baja resolucin disponible (8 bits)
para realizar el barrido de frecuencia
(dicha limitacin ya ha sido comentada con detalle en el apartado del
Generador sinusoidal).
Tanto si se desean medir atenuaciones por debajo de 48 decibelios
como la obtencin de un barrido de
frecuencia con un rango mucho mayor, la solucin radicara en el uso de
convertidores con un mayor nmero
de bits. Por supuesto, el uso de convertidores A/D y D/A por ejemplo, de
16 bits, supondra un incremento de
coste del diseo, aunque no aumentara excesivamente la complejidad
del mismo. Tambin sera interesante realizar un nuevo diseo para conseguir un generador sinusoidal que
fuera capaz de oscilar a frecuencias
mayores de 200kHz si as lo requirie-
Diciembre 2001
ra la aplicacin.
De todos modos, el sistema actual cubre las necesidades de un gran
nmero de aplicaciones docentes y
de investigacin. En concreto, el ana-
lizador de Impedancia/Ganacia-Fase
est actualmente siendo utilizado en
varias asignaturas de Laboratorio de
las titulaciones de Ingeniera Electrnica de la Universidad de Valencia.