Академический Документы
Профессиональный Документы
Культура Документы
UNAD
TUTOR
Carlos Emel Ruiz
Barranquilla
17 de Abril del 2013
ESTRUCTURA EN VHDL
LIBRARY ieee;
USE ieee.std_logic_1164.all; ENTITY proyecto1
IS
PORT(switche1, switche2: IN BIT; C: OUT BIT;
MotorDC1: OUT BIT_VECTOR (1 DOWNTO 0) ;
MotorDC2: OUT BIT_VECTOR (1 DOWNTO 0));
END proyecto1;
ARCHITECTURE Robot_SAVAGERY OF proyecto1 IS BEGIN