Академический Документы
Профессиональный Документы
Культура Документы
4.
PROCESAMIENTO
PARALELO
Noviembre 2013
ndice:
UNIDAD IV
Introduccin________________________________________________________________ 3
4. PROCESAMIENTO PARALELO _______________________________________________ 4
4.1. ASPECTOS BSICOS DE LA COMPUTACIN PARALELA ______________________ 4
4.2. TIPOS DE COMPUTACIN PARALELA ______________________________________ 5
4.2.1. TAXONOMA DE LAS ARQUITECTURAS PARALELAS __________________5
4.2.2. ARQUITECTURA DE LOS COMPUTADORES SECUENCIALES __________ 5
4.2.2.1. TAXONOMA DE FLYNN _________________________________ 5
4.2.2.2. ORGANIZACIN DEL ESPACIO DE DIRECCIONES
DE MEMORIA ________________________________________ 6
4.3. SISTEMAS DE MEMORIA COMPARTIDA: MULTIPROCESADORES _______________6
4.3.1. REDES DE INTERCONEXIN DINMICAS O INDIRECTAS ______________7
4.3.1.1. REDES DE MEDIO COMPARTIDO _________________________8
4.3.1.2 REDES CONMUTADAS ___________________________________8
4.3.2. COHERENCIA DE CACHE _________________________________________8
4.4. SISTEMAS DE MEMORIA DISTRIBUIDA. MULTICOMPUTADORES: CLSTER _____9
4.4.1. REDES DE INTERCONEXIN ESTTICAS ____________________________9
4.4.2. CLSTER _____________________________________________________10
4.4.3. PROGRAMACIN DE CLSTER __________________________________ 10
4.4.4. CONSIDERACIONES SOBRE EL RENDIMIENTO DE LOS CLSTER _____11
4.5. CASOS DE ESTUDIO ___________________________________________________ 11
CONCLUSIN _____________________________________________________________ 12
I. S. C.
Pag. 1
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Introduccin:
El desarrollo que lleva a cabo el procesamiento paralelo trata de un proceso empleado para acelerar el
tiempo de ejecucin de un programa dividindolo en mltiples trozos que se ejecutarn al mismo tiempo,
cada uno en su propio procesador.
En principio, un programa dividido en trozos de esta forma, podra ejecutarse a veces ms rpido, que su
equivalente en un solo procesador, pero aun as queda claro que ste es su lmite terico (es decir el
mximo que podremos alcanzar) pudiendo conseguir en el mejor de los casos un valor aproximado con
un buen paralelismo.
Pag. 2
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Pag. 3
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Pag. 4
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
En estos sistemas cada procesador dispone de su propia memoria. Denominada local o privada,
independiente del resto y accesible solo por su procesador.
I. S. C.
Pag. 5
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Una red dinmica es una red cuya topologa puede variar durante el curso de la ejecucin de un
programa paralelo o entre dos ejecuciones de programas. La red est constituida por elementos
materiales especficos, llamados conmutadores o switches.
Las redes dinmicas son redes que pueden cambiar la topologa de comunicacin durante la ejecucin
de los programas o entre dos ejecuciones de programas. Las redes dinmicas se han utilizado
esencialmente en los multiprocesadores de memoria compartida: la red dinmica soporta por
consiguiente, la carga de unir los procesadores a los bancos de la memoria central.
RED INDIRECTA
Las redes indirectas tambin pueden modelarse con un grafo donde n es un conjunto de switches y c es
el conjunto de enlaces unidireccionales o bidireccionales entre switches. Para el anlisis de la mayora de
propiedades, no es necesario incluir explcitamente los nodos de procesamiento en el grafo. Aunque las
redes indirectas pueden modelarse de forma similar alas directas, existen algunas diferencias entre ellas.
Pag. 6
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Hace referencia a la integridad de los datos almacenados en las caches locales de los recursos
compartidos. La coherencia de la cache es un caso especial de la coherencia de memoria.
Coherencia de cache es cuando existen varias copias del mismo dato simultneamente en caches
diferentes por lo tanto si los procesadores actualizan sus copias pueden producirse inconsistencia de
memoria. Cuando un procesador cambia un dato en su propia cache local el cambio debe hacerse en
todas las caches que tiene copia. Alternativamente las otras copias se deben invalidar.
El protocolo de coherencia es situar las variables locales utilizadas recientemente en la cache apropiada
y mantelos all para las distintas escrituras y lecturas, al mismo tiempo que se mantiene.
La consistencia de las variables compartidas que pudieron encontrarse en varias caches al mismo
tiempo.
Generalmente se han divido en aproximaciones de software y hardware:
Software: intentan evitar la necesidad de circuitera y lgica de hardware adicional dejando que el
compilador y el sistema operativo se encargue del problema.
Hardware: estos se denominan protocolos de coherencia de chache y permiten reconocer dinmicamente
en el momento de la ejecucin las situaciones de inconsistencia por lo tanto existe un uso ms efectivo
de las caches y reduce la complejidad en el desarrollo del software.
Pag. 7
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Se trata de una red unidimensional en que los nodos se conectan cada uno con el siguiente mediante N-1
enlaces formando una lnea.
Mallas y toros:
Esta red de interconexin es muy utilizada en la prctica. Las redes en toro son mallas en que sus filas y
columnas tienen conexiones en anillo, esto contribuye a disminuir su dimetro. Esta pequea
modificacin permite convertir a las mallas en estructuras simtricas y adems reduce su dimetro a la
mitad.
4.4.2.- CLUSTER
Se aplica a los conjuntos o conglomerados de computadoras construidos mediante la utilizacin de
hardwares comunes y que se compartan como si fuesen una nica computadora.
Los clster son usualmente empleados para mejorar el rendimiento y la disponibilidad por encima de la
que es provista por un solo computador tpicamente siendo ms econmico que computadores
individuales de rapidez y disponibilidad comparables.
De un clster se espera que presente combinaciones de los siguientes servicios:
1) Alto rendimiento
2) Alta disponibilidad
3) Balance de carga
4) Escalabilidad
La construccin de los ordenadores del clster es ms fcil y econmica debido a su flexibilidad: pueden
tener toda la misma configuracin de hardware y sistema operativo diferente rendimiento pero con
arquitectura y sistemas operativos similares o tener diferente hardware y sistema operativo lo que hace
ms fcil y econmica su construccin.
Para que un clster funcione como tal no basta solo con conectar entre s los ordenadores, sino que es
necesario proveer un sistema de manejo del clster, el cual se encargue de interactuar con el usuario y
los procesos que ocurren en l para optimizar el funcionamiento.
La tecnologa clster permite a las organizaciones incrementar su capacidad de procesamiento usando
tecnologa estndar tanto en componentes de hardware como de software que pueden adquirirse a un
costo relativamente bajo.
I. S. C.
Pag. 8
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
I. S. C.
Pag. 9
ARQUITECTURA DE COMPUTADORAS
Unidad IV.- Procesamiento Paralelo
Noviembre 2013
Conclusiones:
En conclusin final estos procesamientos se utilizan para principalmente para procesar datos de forma
que un computador pueda ejecutar varias tareas o procesos simultneamente y hacer que el procesador
tenga menos tiempo de ejecucin.
I. S. C.
Pag. 10