UNIVERSIDAD MICHOACANA DE SAN

NICOLAS DE HIDALGO
FACULTAD DE INGENIERIA ELECTRICA

ELECTRNICA ANALGICA II

PROFESORA: M.I. HAYDEE EDITH LEMUS CASTAEDA

ALUMNO: PERSEO SAID HERNANDEZ CORTES.

MATRICULA: 1140265H

GRUPO: 303

FECHA DE ENTREGA: 03/07/2013

PERSEO SAID HERNNDEZ CORTS

Matrcula: 1140265H

TEMPORIZADOR 555
Funcionamiento interno
Este circuito interno se alimenta de una fuente externa conectada en sus
terminales (8) positiva y (1) que es la tierra. El valor que puede tomar la
fuente va de 4.5 hasta 18 Volts de corriente directa, esta misma fuente
se conecta a un circuito pasivo RC exterior que por medio de la
descarga de su capacitor nos da una seal de voltaje que est en
funcin del tiempo, entonces esta seal es de 1/3 de Vcc y se compara
contra el voltaje aplicado externamente sobre la terminal (2) que es la
entrada del comparador como se ve en la figura, donde vemos que si
aplicamos un divisor de voltaje obtendremos un tercio de Vcc.
En la terminal (6) es la entrada de otro comparador, en donde se
compara a 2/3 de Vcc contra la amplitud de la seal externa que sirve
de disparo.
La terminal (5) es para producir la modulacin por anchura de pulsos
(PAM), y la descarga del condensador externo se da por la terminal (7)
La salida esta proporcionada en la terminal (3) y es tambin la salida de
un amplificador de corriente (buffer).
El dispositivo 555 es muy verstil y muy estable donde su funcin
primordial es la de producir pulsos de temporizacin con gran
precisin

PERSEO SAID HERNNDEZ CORTS

Matrcula: 1140265H

Estados de operacin del 555

Operacin astable:
En este estado se conectan una resistencia y un capacitor externos para
fijar el intervalo de tiempo de la seal de salida.
El capacitor C se carga hasta Vcc
mediante las resistencias externas RA
y RB. El voltaje del capacitor aumenta
hasta 2/3 de Vcc. Este es el voltaje de
umbral en la terminal 6, donde excita
al comparador 1 para disparar el flipflop de manera que haya un estado
bajo a la salida en la terminal 3.
Luego el transistor de descarga se
enciende, que hace que travs de la
terminal 7 se descargue el capacitor a
travs de la resistencia R B. El voltaje
del capacitor desciende entonces
hasta que su valor es menor que el
nivel de disparo (1/3Vcc). El flip-flop se
dispara, entonces la salida de nuevo
va al estado alto y el transistor de descarga se apaga para que el
capacitor pueda nuevamente cargarse a travs de las resistencias R A y
RB hasta VCC.
Los tiempos de los estados alto y bajo de la onda de salida se muestran
en las siguientes frmulas:
T alto=0.693 ( R A + R B ) C en segundos
T bajo=(0.693 9) ( R 2 ) (C)en segundos
La frecuencia de oscilacin de la onda de salida est dada por la
frmula:

PERSEO SAID HERNNDEZ CORTS

Matrcula: 1140265H

C
R 1+ 2(R2)()

1.44
f=
El perodo es:
T=

1
f

Operacin monoestable:
Cuando la seal de entrada de disparo
se
hace
negativa,
dispara
el
monoestable con la salida en la
terminal 3 hacindola alta durante un
periodo.
T alto=1.1R AC
El extremo negativo de la entrada de
disparo causa que el comparador 2
dispare el flip-flop colocando la salida
de la terminal 3 en alto. El capacitor C
se carga hasta Vcc a travs de la
resistencia RA. En el intervalo de carga, la salida permanece alta. Cuando
el voltaje en el capacitor alcanza el nivel de umbral de 2/3Vcc, el
comparador 1 dispara el flip-flop colocando la salida en bajo.

Estado oscilador, circuito para ciclos de trabajo D<50%,

D50%.
Para obtener esto es conectando un diodo en paralelo con RB y as puede
obtenerse un ciclo de trabajo de 50% o mayor. Y ahora el capacitor se
carga a travs de RA y el diodo, pero se descarga a travs de RB.

T alta=0.695R AC

PERSEO SAID HERNNDEZ CORTS

Matrcula: 1140265H

T baja=0.695RBC

T =0.695(R A + R B )C
Talta y Tbaja nos dicen que si RA=RB ,
entonces el ciclo de trabajo es de
50%