UNIVERSIDAD DEL VALLE

PROGRAMA ACADEMICO DE TECNOLOGA EN ELECTRNICA

________CURSO: TCNICAS DIGITALES PROFESOR: LEWIN LPEZ L. _______
TALLER PARA LA PRUEBA CORTA 5
TEMA: Circuitos Secuenciales y mquinas de estado finito
Para la realizacin de un circuito secuencial:
1.
2.
3.
4.
5.

Secuencia a seguir o Diagrama de Estado

Eleccin del tipo de FF a utilizar en el montaje
Tabla de estados (Estado Actual vs Estado Siguiente)
Mapas de Karnaugh (Simplificacin de las expresiones)
Implementacin del Circuito

PREGUNTAS BSICAS. Estos ejercicios son para reforzar lo visto en las primeras clases y sern
tenidos en cuenta para la dificultad de los ejercicios propuestos en el parcial.
1. Realice un contador que cumpla con el siguiente diagrama de estados utilizando FF tipo JK:

2. Realice un contador que cumpla con el siguiente diagrama de estados utilizando FF tipo JK:

Solucin Posible:

J0 = K0 = Q1

J1 = K1 = 1

J2 = K2 = 0

3. Disee un contador sncrono ascendente / descendente de 3 bits que realice el siguiente

diagrama de estados utilizando FF tipo JK

Solucin Posible:

J0 = K0 = Q1 X

J1 = K1 = 1

J2 = K2 = 0

4. Analizar el siguiente circuito y obtener su diagrama de estados.

5. Realizar el diagrama de tiempos para el siguiente contador:

DIAGRAMA DE TIEMPOS
6. Determinar la salida Q para el diagrama de tiempos de un Latch tipo D con habilitacin

7. Completar el siguiente diagrama de tiempos para un Flip-Flop tipo JK.

8. Completar las siguientes tablas de verdad y de excitacin para un Flip flop JK

PREGUNTAS DE PARCIALES ANTERIORES. A continuacin se presentan ejercicios propuestos en

parciales desde el 2005 hasta el 2010 en lo que se refiere al tema de sistemas secuenciales.
Cualquiera de estos se tendr en cuenta para el parcial de este semestre. Se incluyen ejercicios
de contenido terico y prctico.
9. Un circuito secuencial con un diagrama de 5 estados y controlado por 2 entradas, debe obtener
las ecuaciones de su lgica del prximo estado mediante mapas de Karnaugh de:
a. Dos variables.
d. Tres variables

b. Cuatro variables
e. Seis variables

c. Cinco variables

10. Para disponer de un dato entregado por un codificador de n bits, que constituya la entrada de
un circuito secuencial detector de secuencia es preciso usar un registro de desplazamiento de:
a. Entrada Serie / Salida Serie
c. Entrada Serie / Salida Paralela
e. Entrada y Salida Paralela

b. Entrada Paralela / Salida Serie

d. Entrada Sncrona / Salida Serie

11. El flip-flop que invierte su estado presente al recibir un flanco de bajada en su seal de CLK es:
a. FF D

b. FF SR

c. FF JK

d. FF T

e. Ninguno de los anteriores

12. En qu se diferencia un sistema secuencial de un sistema combinacional?

13. Cul es la diferencia entre una mquina de estados tipo Moore y una tipo Mealy?
14. En qu se diferencia un circuito secuencial sncrono de un circuito secuencial asncrono?
15. Realizar las conexiones necesarias para un contador de auto parada que inicie la cuenta en 3 y
la termine en 13. Muestre claramente los pines de entrada y salida y sus conexiones respectivas.
(Use el CI 74163)

16. Completar el siguiente diagrama de tiempo para las salidas Q y Q del flip-flop JK (en flancos de
bajada) y al final realice el diagrama lgico del Flip-Flop indicado.

17. Construir el diagrama de estados para un contador Jonson ascendente descendente de 4 bits,
donde su nica entrada de control es X. Si X=0, la cuenta es ascendente. Si X=1 la cuenta es
descendente. Indique que Flip-flop utilizara para su diseo y por qu? Muestre la codificacin de
los estados y el tipo de mquina de estado utilizada.
18. Realizar las conexiones necesarias para un contador de auto parada que inicie la cuenta en 4 y
la termine en 9. Muestre claramente los pines de entrada y salida y sus conexiones respectivas.

19. Completar el siguiente diagrama de tiempo para las salidas Q y Q del flip-flop JK y al final
realice el diagrama lgico del Flip-Flop indicado.

20. Realizar las conexiones necesarias para un contador de auto parada que inicie la cuenta
en 4 y la termine en 39. Muestre claramente los pines de entrada y salida y sus conexiones
respectivas.

21. Realizar el diseo de un contador Gray Ascendente / Descendente de 3 bits. Tiene una entrada
Y que indica si el conteo es ascendente (Y=1) o descendente (Y=0). Se deben obtener las
ecuaciones de cada flip flop y la salida. No es necesario dibujar el circuito esquemtico.
22. Realizar las conexiones necesarias para un contador basado en el CI 74163 (contador
ascendente de 4 bits) que inicie la cuenta en 17 y la termine en 67. Muestre claramente los pines
de entrada y salida y sus conexiones respectivas.

23. Completar el siguiente diagrama de tiempo para las salidas Q del flip-flop JK y del flip-flop T.
Indique la tabla de verdad y las conexiones de los dos flip-flops basados en un FFD.

24. Completar el siguiente diagrama de tiempo para las salidas Q del Latch SR y del flip-flop T.
Indique la tabla de verdad y las conexiones del latch SR usando NAND y del flip-flopT basado en
un FFD o uno JK.

25. Realizar las conexiones necesarias para un contador basado en el CI 74163 (contador
ascendente de 4 bits) que inicie la cuenta en 25 y la termine en 125. Muestre claramente los pines
de entrada y salida y sus conexiones respectivas.

26. Un circuito secuencial con un diagrama de 12 estados y controlado por 2 entradas, debe
obtener las ecuaciones de su lgica del prximo estado mediante mapas de Karnaugh de:
a. Dos variables.
d. Tres variables

b. Cuatro variables
e. Seis variables

c. Cinco variables

27. Construir el diagrama de estados para un contador Jonson-Anillo ascendente descendente de 4

bits, donde se tienen dos entradas de control A y B. Si A=0, el contador es anillo, si A=1, el
contador es Jonson. La cuenta es ascendente (desplazamiento de derecha a izquierda) si B=1 y es
descendente si B=0. Indique qu Flip-flop utilizara para su diseo y por qu? Muestre la
codificacin de los estados y el tipo de mquina de estado utilizada.
28. Realizar las conexiones necesarias para un contador de auto parada que inicie la cuenta en 2 y
la termine en 9. Muestre claramente los pines de entrada y salida y sus conexiones respectivas.

29. Completar el siguiente diagrama de tiempo para las salidas Q y Q del flip-flop JK y al final
realice el diagrama lgico del Flip-Flop indicado.

30. Realizar las conexiones necesarias para un contador de auto parada que inicie la cuenta en 4 y
la termine en 39. Muestre claramente los pines de entrada y salida y sus conexiones respectivas.