INFORME DE LABORATORIO N 2 SISTEMAS DIGITALES I

1. Juan y Mara Prez tienen dos hijos, Jos y Susana. Cuando salen a
comer van a un restaurante que solo sirve hamburguesas o a uno que
solo sirve pollo. Antes de salir la familia vota para elegir el
restaurante. Gana la mayora excepto cuando los paps estn de
acuerdo, en cuyo caso ellos ganan. Cualquier otro empate implica ir al
A B C D P H restaurante de pollo. Disear e implementar el
0 0 0 0 0 1 circuito lgico que seleccione en forma automtica
0 0 0 1 0 1
el restaurante elegido cuando toda la familia vota,
0 0 1 0 0 1
0 0 1 1 0 1 emplee en el diseo compuertas NAND.
0
0
0
0
1
1
1
1
1
1
1
1

1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1

0
1
1
1
0
1
1
1
1
1
1
1

P= A ( B+C+D )+B(C + D)
B+
C D(
A+
B)

H= A

1
0
0
0
1
0
0
0
0
0
0
0

2. El circuito BB debe servir como interface entre dos computadoras como se

muestra en la figura 1. Las primeras cuatro letras del alfabeto debe transmitirse
intermitentemente de la computadora 1 a la computadora 2. En la computadora
1 estas letras se combinan en tres lneas X 1, X2, X3 como se indica en la tabla 2.
En la computadora 2 se combina en dos lneas Y1, Y2 como se indica en la tabla 3
implementar en el laboratorio el circuito minimo BB con compuertas NORS.

A B C D

A B C D

X1 0 1 1 0 1

Y1

0 0 1 1

X2 1 0 1 0 0

Y2

0 1 0 1

X
3
0
1
0
1
0
1
0
1

Y
1
1
1
0
0
0
1
0
0

X3 x

0 x x 1
X
1
0
0
0
0
1
1
1
1

X
2
0
0
1
1
0
0
1
1

Y
2
0
0
0
0
0
1
1
1

b. Implementando con compuertas logicas

3.
Minimizar la siguiente funcin de tres variables empleado el mtodo de
mapas de Karnaugh

F ( A , B , C )=[ ( A B ) AB ] [( A C ) AC ]
Implementando con compuertas lgicas y simulando para encontrar la tabla de
verdad.
0
1
2
3
4
5
6
7

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

F
0
0
0
1
1
1
1
1

a. Simplificando por Mapas de Karnaugh

Implementar la funcin mnima para registrarla cuando las seales de

control R, S, T tengan los siguientes valores f(R, S, T)= (1, 2, 3, 5, 7)

0
1
2
3
4
5
6
7

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

F
0
0
0
0
1
0
1
1

G
0
1
1
1
0
1
0
1

b. Simplificando por Mapas de Karnaugh

c. Implementando con compuertas lgicas.

4.- REDUCIR LAS EXPRESIONES DE BOOLE E IMPLEMENTE COM COMPUERTAS

NANDS

a =ABC + ABC + ABC + ABC + ABC

=AB(C+C) + AB(C+C) + ABC
= AB + AB + ABC = AB + B(A+ AC)
a= AB + B(A + C)

A CINCO LITERALES

b = BC + AC + AB + BCD

A CUATRO LITERALES

= BC(1 + D) + AC + AB = BC + AC + AB
b = BC + AC

c = [(CD) + A] + A + CD + AB

A TRES LITERALES

= (CD)A + A + CD + AB
=(CD)A + A( 1 + B ) + CD = (CD)A + A + CD = CD (A + 1) + A
c = CD + A.

d = (A + C + D)(A + C + D)(A + C + D)(A + B)

A CUATRO LITERALES

= (A+C) + (A+C)D + D(A+C) + (A +AB + A(C + B(C+D)))

= (A+C) + (A + A(C + D)) + B(C + D) = (A+C) + (A + B(C + D))
d = A + BCD.

V W X
A
0
0
1
0
2
0
3
0
4
1
5
1
6
1
7
1
8
9
1
0
1
1
1
2
1
3
1
4
1
5

B
00
00
01
01
00
00
01
01
0
0

C
00
01
00
01
00
01
00
01
1
1

Z Ma
A A b B Cx D
01 00 0
X
0
0
0
0
01 00 1
0
0
0
00 10 0
01
01 011 01 1 X 0
10 001 00 1 1
10 000 11 0 0 0
11 011 10 0 X 1
11 011 11 1 0
0 00 10 1 0 1
0 10 01 0 0 0
11 00 0 0 1
0 1 0 1 0
11 01 1 0 1
0 1 1 0 0V
10 10 0 0 1
1 1 1 1 0
1 1 1
1 1
0 1
01
1
6

Min
C D
X
0 0
01 0
0X 0
1 1
01 0
0X 0
0 0
11 0
11 1
11 1
1 1
11 1
1W 1 X
11 1
1 1
1 01 0
0
1

M
in
0

M
a
x

1 1 0 0 0 Y1 Z
0 1 1 1 0 7
1 1 01 0 1 0
0
1
0 1 1 1 1 80
1 1 0 0 1 1
X
X
9
2 1 0 1 0 0
0
2 1 0 1 0 1
1
2 1 0 1 1 0
2
2 1 0 1 1 1
3
2 1 1 0 0 0
0
1
4
2 1 1 0 0 1
0
1
5. Dada la funcin Boolena no especificada completamente:
5
1 8, 9,10,
1 011, 12,13,
1 0 15,16,
0 18, 24,25,
1 26,27, 28, 29,31 ) +d (0,3, 6,19, 30)
F(V , W , X , Y , Z)=M 2
=( 2,5,
6
2 1 1 0 1 1
0
1
Implemente en el laboratorio la funcin mnima con compuertas NAND
7
2 1 1 1 0 0
0
1
8
2 1 1 1 0 1
0
1
9
3 1 1 1 1 0
X
X
0
3 1 1 1 1 1
0
1
1

Para poder trabajar con el mtodo de Quine McKluskey utilizaremos los min trminos.
F(V , W , X , Y , Z)= M ( 1,4,7,14,17,20,21,22,23 ) +d (0, 3, 6,19, 30)

Entradas:

1era

2da

Comparacin:

comparacin

Implicantes

Implicantes

Primos

primos esenciales
E+
A
CD
E+ B D
+BE
F=C

6. Con el uso de mapas de Karnaugh, encuentre la forma ms simple en suma de

productos de la funcin F=f.g, donde f y g estn dados por:
f =wxy + y z + w yz + x yz

g=(w+ x+ y + z )(x + y + z )(w + y + z )

a. Tabla de Verdad
0
1

A B C D
0 0 0 0
0 0 0 1

f
0
1

g F
0 0
0 0

2
3
4
5
6
7
8
9
1
0
1
1
1
2
1
3
1
4
1
5

0
0
0
0
0
0
1
1

0
0
1
1
1
1
0
0

1
1
0
0
1
1
0
0

0
1
0
1
0
1
0
1

1
0
0
1
1
0
0
1

0
1
0
0
1
0
0
1

a. Mapa de Karnaugh

b. Implementando con compuertas lgicas

0
0
0
0
1
0
0
1
0
0
0
1
0
0

c. Implementando con compuertas NAND

7. Minimice la siguiente funcin mediante el mtodo de Quine Mc Cluskey, halle los

TIPE y los TIPNE, implemente en el laboratorio la funcin empleando
compuertas NANDs y diga cuantos niveles de lgica tiene el circuito.
f ( a , b , c , d , e )= m ( 1,4,6,9,14,17,22,27,28 )+ (12,18,29,30,31)
A
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

B
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

D
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

E
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

BS
00
01
00
00
01
00
01
00
10
11
10
10
1X
10
11
10

C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

D
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

E
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

S
0
1
X
0
0
0
1
0
0
0
0
1
1
X
X
X

Primera Tabla

Segunda Tabla

00001

0-001

00100

-0001

00110

001-0

01001

0-100

01100

-0110

10001

-1100

10010

10-10

10110

1-110

11100

1110-

11011

11-11

11101
11110
11111
Una vez ya reducida obtenemos la tabla de los implicantes primos, dando como
resultado:
TIPE

TIPE secundarios

0-001

10-10

-0001

111--

0-1-0
11-11
Obteniendo de esta manera la siguiente expresin booleana
E+ A
C D
E+ A
C E + ABDE+ A B D E+
ABC
B C D

a. Cuya comprobacin es el mapa de Karnaugh obtenido.

b. La implementacin con compuertas NAND es la siguiente:

8. Disear e implementar en el laboratorio un conversor de cdigo que convierta el

cdigo EXCESO 3- GRAY al cdigo AIKEN, emplee en el diseo de compuertas,
NOR-EXCLUSIVAS de dos entradas.
DECIMAL

0
1
2
3
4
5
6
7
8
9

F1:

EXCESO3GRAY
A B C D F
1
0 0 1 1 0
0 0 1 0 0
0 1 1 0 0
0 1 1 1 0
0 1 0 1 0
0 1 0 0 1
1 1 0 0 1
1 1 0 1 1
1 1 1 1 1
1 1 1 0 1

F1=

AIKEN
F
2
0
0
0
0
1
0
1
1
1
1

F
3
0
0
1
1
0
1
0
0
1
1

F
4
0
1
0
1
0
1
0
1
0
1

AB
B C D+

F2:

F2=

F3:

B C D+ AB

F3= A B D+ BC

F4:

F4=
A B C D+
A
B
C D+
ABC D+
AB C
D+ A BCD

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

S
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1

9. Un cdigo BCD se transmite a un receptor lejano. Los

bits son A3, A2, A1, A0 con A3 como MSB. El circuito
receptor contiene un circuito detector de errores BCD
que examina el cdigo recibido para ver si es un
cdigo BCD legal (es decir <= 1001). Disee e
implemente en laboratorio con compuertas NORs este
circuito, para producir un nivel ALTO en cualquier
condicin de error.

S=

AB
B C D+