MODULOS TIMS - Edgard Oporto

UNTECS
TELECOMUNICACIONES II
GENERADOR DE RUIDO
(NOISE GENERATOR)
Es una fuente de ruido de banda ancha con atenuacin de la amplitud de salida en doce pasos.
USO
El mdulo no requiere entradas o seales de control.
El nivel del ruido de salida puede ser variado en pasos discretos de 2dB.
El nivel de ruido mnimo es 0dB y el nivel de ruido mximo es de +22dB.
Si se requieren, las caractersticas de la seal de salida pueden ser modificadas mediante:
filtrado, usando cualquiera de los mdulos TIMS de filtro; o atenuada o amplificada, usando los
mdulos TIMS BUFFER AMPLIFIER o sumadoresESPECIFICACIONS BASICAS
Ancho de banda
1 Hz a 500 KHz
Nivel mximo
Aproximadamente 1 V RMS en la posicin +22dB
Pasos de atenuacin
12 pasos, 0 dB a +22 dB (2 dB por paso)
Precisin del atenuador
< +/- 0.25 dB a cualquiera de los pasos adyacentes
(+/- 0.1 dB tpicamente)
< +/- 0.35 dB entre dos pasos cualquiera
Separata: MODULOS TIMS AVANZADOS
Pg. 1
UNTECS
INTEGRACION Y VOLCADO
(INTEGRATE & DUMP)
Consta de dos bloques funcionales independientes. El primer bloque permite generar retardo
digital variable para seales de reloj con nivel TTL; puede ser usado para alinear la fase de un
reloj de bit a una rfaga de datos.
El segundo bloque incluye muestreo de canal doble, un INTEGRATE & DUMP y funciones de
retencin las cuales pueden ser conmutadas en tres combinaciones:
SAMPLE & HOLD (muestreo y retencin)
INTEGRATE & DUMP
INTEGRATE & HOLD
Una cuarta funcin, seleccionable por switch, est disponible solo en el canal 1.
PULSE WITDH MODULATION
Esta funcin puede ser usada como modulador de ancho de pulso, junto con otros mdulos, en
aplicaciones PPM.
USO
El retado digital variable acepa una seal estndar de niveles TTL en la entrada B.CLK y
tambin arroja seal estndar de niveles TTL en la salida CLK.OUT.
Pg. 2
UNTECS
Ajustando la perilla de control DELAY se dispone de una funcin de retardo de fase digital por
variacin del tiempo entre el flanco positivo de la seal en la entrada B.CLK, con respecto al
flanco positivo de la seal de salida CLK.OUT. Note que el ciclo de trabajo de la seal de
entrada no es mantenida durante la funcin de retardo digital. La seal de salida en CLK.OUT
es un pulso fijo de aproximadamente 10 us de ancho.
La perilla de control DELAY variar el tiempo de retardo digital desde, aproximadamente, 10 us
a 1.5 ms, sobre cuatro rangos seleccionables por el usuario. El rango de ajuste se selecciona
mediante el switch montado en el PCB, SW3. Ver la tabla siguiente para la configuracin de los
switches.
El diagrama de tiempos siguiente ilustra la relacin entre la seal de entrada B.CLK y la seal
de salida CLK.OUT.
PRECAUCION: Asegrese siempre que el pulso CLK.OUT se mantenga dentro del ciclo
B.CLK, como se ilustra en la figura anterior. Extender el pulso CLK.OUT al siguiente ciclo
causar una operacin invlida.
FUNCIONES DE INTEGRACION Y MUESTREO
El bloque de integracin y muestreo provee dos canales idnticos que operan simultneamente
con un reloj de muestreo comn.
Cada canal, I&D1 e I&D2, tiene entradas anlogas con niveles TIMS estndar. Las seales de
salida son de nivel analgico.
El pulso de salida READY se usa solamente cuando las funciones SAMPLE & HOLD o
INTEGRATE & HOLD son seleccionadas. El flanco positivo del pulso READY ocurre
inmediatamente despus que la seal en las salidas I&D1 o I&D2 han sido actualizadas y se
han estabilizado.
(i) Seleccin de modo
Cada canal del bloque de muestreo e integracin incluye tres funciones circuitales: un
muestreador, un integrador y un circuito de retencin. El usuario puede seleccionar la
configuracin las funciones de estos circuitos mediante dos switches rotatorios montados en el
tarjeta impresa: SW1 para el canal I&D1, y SW2 para el canal I&D2. Las configuraciones
disponibles, las correspondientes etiquetas en el PCB y las descripciones funcionales se dan a
Pg. 3
UNTECS
continuacin.
Etiqueta
Funcin
S&H1
S&H2
Muestreo y retencin
I&H1
I&H2
I&D1
I&D2
Integracin y retencin
Integracin y volcado
Descripcin
La seal de entrada es muestreada, mantenida
y arrojada despus de la ocurrencia de cada
flanco positivo CLK.
La seal de entrada es integrada sobre el
periodo de la seal CLK. En la ocurrencia de
cada flanco positivo de CLK, el valor del
integrador es transferido al circuito de
retencin, actualizando el valor en la salida. El
integrador es entonces descartado y se inicia
un nuevo periodo de integracin.
La seal de entrada es integrada sobre un
periodo de la seal CLK. Durante la ocurrencia
de cada pulso READY, el integrador es volcado
y se inicia un nuevo periodo de integracin. La
salida del integrador es disponible en el
terminal de salida del panel frontal del canal.
(ii) Constantes de tiempo de integracin

La tabla siguiente resume los componentes y valores asociados con la constante de tiempo de
integracin de cada canal.
Canal
I&D1
R del integrador
330 K R7
C del integrador
470 pF C4
470 pF C34
I&D2
330 K R26
470 pF C44
Comentarios
RC fijo
Jumper J1 abierto, solo C34
seleccionado
Jumper J1 cerrado aade C44 a C34
(jumper en la posicin IN)
NOTA IMPORTANTE
El integrador integra e invierte la seal de entrada.
FUNCIONES DE MODULACION POR ANCHO DE PULSO
El bloque de integracin y muestreo tambin proporciona la funcin de modulacin por ancho
de pulso (PWM) sobre el canal 1, I&D1. El modo PWM se selecciona usando el switch rotativo
montado en el PCB, SW1.
El mensaje anlogo se presenta a la entrada I&D1, con el reloj PWM de nivel TTL en la entrada
CLK. La seal PWM de nivel TTL est disponible en la salida I&D1.
El flanco negativo o de bajada de la seal de salida PWM se mantiene fijo con respecto a la
seal de reloj PWM de entrada (CLK): este es el flanco positivo o de subida que vara el ancho
del pulso.
Pg. 4
UNTECS
Note que el funcionamiento del bloque PWM es afectada directamente tanto por la amplitud del
mensaje anlogo como por la frecuencia del reloj PWM. Por lo tanto, estos dos parmetros
deben ser observados cuando configure el sistema PWM.
(i) Configuracin PWM
Los parmetros de reloj PWM y amplitud por defecto requeridos para obtener una seal PWM
con un rango de ancho de pulso de 10% a 90% se dan en la tabla siguiente junto con sus
lmites.
Frecuencia de reloj
PWM en la entrada CLK
Amplitud del mensaje

en la entrada I&D1
1 KHz
-2V a +2V
500 Hz < CLK < 10 KHz
+/-5V a +/-0.5V
Comentario
Parmetros por defecto para obtener
ancho de pulso de 10% a 90%
Configuracin tpica de mximos y
mnimos de los parmetros
Cuando se emplean parmetros que no son los de la configuracin por defecto, es

recomendable emplear el mdulo BUFFER para escalar la amplitud del mensaje a los valores
adecuados del PWM.
(ii) Funcin de modulacin por posicin de pulso
Los mdulos INTEGRATE & DUMP y TWIN PULSE GENERATOR pueden ser usados juntos
para proveer la funcin de modulacin por posicin de pulso.
Para configurar la funcin PPM, primero debe configurarse el mdulo INTEGRATE & DUMP
para operar correctamente como PWM.
El segundo paso es usar la seal de salida PWM para proveer de reloj a la entrada CLK del
mdulo TWIN PULSE GENERATOR. Asegure de tener seleccionado el modo SINGLE en el
switch deslizante en la tarjeta impresa del mdulo. Las salidas del mdulo TWIN PULSE
GENERATOR arrojaran entonces una seal con modulacin por posicin de pulso.
Formas de onda del bloque INTEGRATE & DUMP
Las formas de onda siguientes ilustran el funcionamiento y temporizacin de las funciones de
los bloques de muestreo y temporizacin.
Pg. 5
UNTECS
ESPECIFICACIONES BASICAS
DIGITAL DELAY
Entradas y salidas
Reloj de entrada
Rango de retardo variable
INTEGRATE & DUMP
Modos de operacin
Canales
Entradas y salidas anlogas

Reloj de entrada
Integrador
Seales digitales, nivel TTL

< 15 KHz
10 us a 1.5 ms, en cuatro rangos seleccionables por switch
Integracin y volcado, integracin y retencin, muestreo y

retencin,
2 canales, operando simultneamente con un reloj de bit
comn, con la excepcin del modo PWM, el cual esta
disponible solo en el canal 1, I&D1.
Niveles TIMS estndar
500 Hz a 15 KHz, niveles TTL estndar
La integracin inicia en el flanco negativo de la seal
READY. Cuando se selecciona retencin, la salida del
integrador es muestreada sobre el flanco positivo de la
Pg. 6
UNTECS
Muestreador
Ready (listo)
seal de reloj. El volcado inicia sobre el flanco positivo del

pulso READY. La salida del integrador es invertida.
El muestreo de la seal de entrada inicia en el flanco
positivo de la seal de reloj y se completa en el flanco
positivo del pulso READY.
Pulso de nivel TTL, ancho menor a 10 us. Ocurre despus
que la salida del circuito de retencin se estabilice.
Pg. 7
UNTECS
UTILIDADES DIGITALES
(DIGITAL UTILITIES)
Proporciona seis divisores digitales independientes, un inversor digital y una salida lgica HI
(alto o 1 lgico).
USO
(i) INVERSOR DIGITAL Y LOGICA HI
El inversor digital solamente acepta seales digitales nivel TTL estndar. El bloque LOGICA HI
arroja aproximadamente +5V y est pensado solamente para conexin de entradas digitales.
(ii) DIVISORES
Los seis divisores digitales independientes pueden ser usados en cualquier combinacin para
obtener la relacin de divisin requerida.
Entradas y salidas
Rango de frecuencia de entrada
Seales digitales nivel TTL

0 a 300 KHz
Pg. 8
UNTECS
MODULO DE VOZ
(SPEECH MODULE)
El mdulo de voz (SPEECH MODULE) permite grabar y reproducir seales de voz y audio.
Provee tres canales independientes de CHANNEL 1, CHANNEL 2 y LIVE (micrfono). El
mdulo incluye un micrfono incorporado. Tambin existe una entrada externa (EXT
EXTERNAL INPUT) para grabar seales generadas externamente.
Las seales grabadas en los canales son de banda limitada de 300 Hz a 3.4 KHz. El canal
LIVE tiene filtros LPF y HPF seleccionables por el usuario.
USO
CHANNEL 1 y CHANNEL 2
Los canales 1 y 2 graban cada uno hasta 32 segundos de voz y sonidos desde la entrada
comn MIC (micrfono).
Para grabar voz u otros sonidos en cualquier canal, fije el switch del panel frontal a la posicin
RECORD (grabar) y hable claramente en el micrfono. La longitud de su mensaje puede ser
desde unos pocos segundos hasta 32 segundos. Tan pronto como ha finalizado su mensaje,
fije el switch a la posicin PLAY. El contenido grabado automticamente se reproducir al
conmutar a PLAY. Note que la longitud del mensaje grabado solamente ser la longitud de
tiempo que el switch estuvo en la posicin RECORD.
El mensaje grabado es almacenado en un arreglo de almacenamiento anlogo no voltil y es
limitada en banda de 300 Hz a 3.4 KHz. Cada canal tiene control automtico de ganancia (AGC
AutomaticGainControl ) que permite un amplio rango dinmico de sonidos grabados desde
voces bajas a voces fuertes.
NOTA: El switch SW1 montado en la tarjeta impresa (PCB) puede ser fijado a la posicin
Pg. 9
UNTECS
RECORD DISABLE, para deshabilitar el switch RECORD del panel frontal en uno o ambos
canales.
LIVE CHANNEL
Tambin existe un tercer canal no grabable donde el sonido del micrfono (MIC) aparece
continuamente como una seal elctrica. El canal LIVE provee cuatro opciones de filtrado con
los dos filtros seleccionables del panel frontal: pasa bajo (LPF) de 3.6 KHz y pasa alto (HPF) de
300 Hz.
INPUTS (entradas)
Existen dos fuentes de entrada: la entrada de micrfono (MIC) y la entrada externa (EXT). MIC
es un micrfono sensible de tipo ELECTRET, fijado en el panel frontal. Este nico micrfono es
comn para los tres canales.
Tambin existe un socket de entrada TIMS estndar de color amarillo que permite grabar y
reproducir seales elctricas procedentes de otras fuentes de seal. Un jumper montado sobre
la tarjeta impresa (J9) controla la seleccin de la seal de entrada: ya sea MIC + EXT o
solamente EXT.
Para funcionamiento solo del micrfono (MIC), mantenga desconectada la entrada EXT.
HEADPHONES (AURICULARES)
Se provee de un par de auriculares de estilo para telecomunicaciones, que permite al usuario
escuchar el mensaje grabado conectado cualquiera de las salidas del mdulo SPEECH al
HEADPHONE AMPLIFIER en el TIMS SystemUnit.
CANAL 1 y CANAL 2
Ancho de banda
300 Hz a 3400 Hz, fijo
Tiempo de grabacin 0 a 32 segundos, cada canal
Tasa de muestreo
8 KHz
LIVE
Filtros, cuatro combinaciones seleccionables por el usuario:
(i)
Ningn filtro
(ii)
300 Hz HPF (pasa alto)
(iii)
3.6 KHz LPF (pasabajo)
(iv)
300 Hz LPF y 3.6 KHz LPF
I
NPUTS (entradas)
MIC Micrfono incorporado tipo electret
EXT Externa, niveles TIMS estndar de 2 V pico
HEADPHONES (AURICULARES)
Incluidos, deben usarse con el HEADPHONE AMPLIFIER
Pg. 10
UNTECS
FUENTE DE SECUENCIAS MULTIPLES

(MULTIPLE SEQUENCES SOURCE)
CODIFICADOR CDMA
Consta de cuatro bloques funcionales independientes.

(i) Dos generadores independientes de secuencias de pseudoruido (PN), cada uno con diez
secuencias de longitud mltiple, seleccionables por switch, de hasta 214-1 bits.
(ii) Dos funciones XOR independientes con salidas analgicas y digitales para implementar
suma mdulo 2.
Cada par de generador de secuencia PN y XOR se emplea para implementar un canal DSSS
Espectro ensanchado de secuencia directa. Se pueden implementar dos canales DSSS (dos
canales CDMA) por mdulo. Se puede usar mdulos MULTIPLE SEQUENCES SOURCE
adicionales para implementar esquemas de CDMA multicanal. Las secuencias son
almacenadas en EPROM, un programa interactivo opcional de TIMS le permite al usuario
generar un archivo para programar EPROMs a medida.
USO
GENERADORES DE SECUENCIA DE PSEUDORUIDO PN1 Y PN2
Los dos generadores de secuencia son idnticos. Cada uno tiene dos entradas nivel TTL y dos
salidas nivel TTL.
Pg. 11
UNTECS
Entradas
CLK es la entrada de reloj de bit externa de la secuencia. La frecuencia de la seal de reloj de
entrada puede variar desde unos pocos Hertz hasta ms de un 1 Mhz.
La secuencia puede ser reiniciada presionando el botn del panel frontal o aplicando un nivel
alto (HI) en la entrada de RESET (RS).
Salidas
Las secuencias son etiquetadas como PN1 y PN2, respectivamente.
El pulso SYNC se usa para identificar un periodo de la secuencia. El pulso alto de nivel TTL en
la salida SYNC coincide con el primer bit de la secuencia.
Seleccin de secuencia
Estn disponibles diez secuencias de longitud mltiple seleccionables por switch de hasta 2 14-1
bits. Son almacenadas en EPROM y seleccionables mediante los switches SW1 y SW2
montados en la tarjeta impresa. Cada generador de secuencia del mdulo posee su propio
EPROM.
El EPROM estndar provisto (PNSQ1.1) contiene secuencias de dos longitudes fijas, largo y
corto, en las siguientes posiciones de los switches.
Secuencias a medida
Como las diez secuencias son almacenadas en una memoria EPROM estndar y disponible
comercialmente, es posible retirar el EPROM suministrado y reemplazarlo con otro EPROM
conteniendo hasta diez secuencias diseadas a medida. Las secuencias a medida pueden ser
diseadas usando un programa interactivo basado en Matlab (opcional) Sequence Generation
and Analysis. Este programa permite al usuario disear y analizar cdigos de longitud mxima,
cdigos de longitud no-mxima y cdigos GOLD de hasta 214-1 bits. El programa tambin
genera un archivo Intel HEX a partir de las secuencias el cual puede ser descargado a un
programador de EPROMs para programar as un EPROM a medida.
Pg. 12
UNTECS
Cuando disee secuencias a medida, es importante notar que el mdulo MULTIPLE

SEQUENCES SOURCE permite dos longitudes de secuencia diferente. Las secuencias con el
switch en las posiciones 0, 1, 2, 3, 6 y 7 deben todas ser de la misma longitud y las secuencias
con el switch en las posiciones 4, 5, 8 y 9 tambin deben ser de la misma longitud. En un
EPROM estndar estos se identifican como long y short, respectivamente. Note que long
y short pueden ser de igual longitud para casos donde se requieran diez secuencias de la
misma longitud.
COMPUERTAS XOR
Se provee dos compuertas XOR independientes. Sus entradas A y B de nivel TTL se combinan
mediante la funcin XOR. Las salidas son dos: salida nivel TTL y salida con niveles de seal
bipolar estndar de TIMS. La relacin entre las salidas nivel TTL y nivel TIMS es:
SALIDA nivel TTL
0V
+5 V
SALIDA nivel TIMS

-2 V
+2 V
GENERADORES DE SECUENCIA DE PSEUDORUIDO
Cantidad de generadores de secuencia Dos generadores de secuencia PN independientes
Entrada de reloj CLK
Mayor a 1 MHz, nivel TTL
Entradas RESET
Pulso alto nivel TTL o mediante pulsador en panel
frontal
Salida de secuencia
Nivel TTL, longitud de hasta 214-1 bits
Salida SYNC
Pulso positivo, un bit de ancho, nivel TTL, aparece
al inicio de cada secuencia
Mediante switch rotatico de diez posiciones
montado en la tarjeta impresa
COMPUERTA XOR
Cantidad de compuertas XOR
Entradas A y B
Salidas
Dos compuertas XOR independientes

Niveles TTL
Resultado XOR continuo tanto en las salidas de
nivel TTL como en las de nivel bipolar TIMS
Pg. 13
UNTECS
DECODIFICADOR CDMA
(CDMA DECODER)
Consta de cuatro bloques funcionales separados usados en la realizacin de diversas

estructuras DSSS y CDMA en el lado receptor.
(i) Un retardador digital variable
(ii) Un generador de secuencia de pseudoruido con secuencias de longitud mltiple
seleccionables por switch de hasta 214-1 bits, idnticas a las generadas en el mdulo
MULTIPLE SEQUENCES SOURCE.
USO
RETARDO DIGITAL (DIGITAL DELAY)
El bloque funcional DIGITAL DELAY permite al usuario retardar manualmente una serie de
pulsos de reloj desde 1 us a 1 ms, en dos rangos. El retardo en cada rango es variable
continuamente y se ajusta mediante el control DELAY del panel frontal. El rango de retardo se
establece mediante los switches ubicados en SW2 en la tarjeta impresa. La tabla siguiente
muestra los detalles de configuracin y temporizacin.
Configuracin del switch

Ancho del pulso
Retardo
SW2: Modo DATA

Ambos en ON
Aproximadamente 14 us
100 us a 1000 us
SW2: Modo CHIP

Ambos en OFF
Aproximadamente 1 us
1 us a 10 us
La seal en CLK.OUT es una serie de pulsos positivos y angostos, retardados con respecto al
flanco positivo de la seal de entrada CLK.
Pg. 14
UNTECS
El DIGITAL DELAY se puede usar cuando sea necesario alinear manualmente, en el lado
receptor, datos (DATA) regenerados localmente o tomados del transmisor o tambin alinear el
reloj CHIP.
GENERADOR DE SECUENCIA DE PSEUDORUIDO
El generador de secuencia del mdulo decodificador CDMA es idntico a los generadores de
secuencia proporcionados en el mdulo MULTIPLE SEQUENCES SOURCE (CDMA
ENCODER). El generador tiene dos entradas nivel TTL, una salida nivel TTL y una salida
bipolar nivel TIMS.
Entradas
CLK es la entrada externa de reloj de bit del generador de secuencia. La frecuencia de la seal
de reloj de entrada puede variar desde unos pocos Hertz hasta ms de 1 MHz.
La secuencia puede ser reiniciada presionando el pulsador en el panel frontal o aplicando una
seal alta en la entrada RESET.
Salidas
La salida de secuencia, etiquetada como PN, es una seal bipolar de nivel TIMS.
El pulso SYNC se emplea para identificar un periodo completo de la secuencia. El pulso alto
(HI) de nivel TTL en la salida SYNC coincide con el primer bit de la secuencia.
Dispone de diez secuencias de longitud mltiple, seleccionables por switch, de hasta 2 14-1 bits.
Estan almacenadas en una memoria EPROM y se seleccionan mediante el switch SW1
montado en la tarjeta impresa. Es imperativo que el mdulo CDMA DECODER y el mdulo
MULTIPLE SEQUENCE SOURCE tengan ambos versiones idnticas de EPROM instaladas
cuando se empleen a la vez en algn experimento. La memoria EPROM estndar provista,
PNSQ1.1 contiene secuencias de dos longitudes fijas long y short, en las siguientes
posiciones de los swtiches.
Secuencias a medida
Como las diez secuencias son almacenadas en una memoria EPROM estndar y disponible
comercialmente, es posible retirar el EPROM suministrado y reemplazarlo con otro EPROM
conteniendo hasta diez secuencias diseadas a medida. Las secuencias a medida pueden ser
Pg. 15
UNTECS
diseadas usando un programa interactivo basado en Matlab (opcional) Sequence Generation

and Analysis. Este programa permite al usuario disear y analizar cdigos de longitud mxima,
cdigos de longitud no-mxima y cdigos GOLD de hasta 214-1 bits. El programa tambin
genera un archivo Intel HEX a partir de las secuencias el cual puede ser descargado a un
programador de EPROMs para programar as un EPROM a medida.
Cuando disee secuencias a medida, es importante notar que el mdulo MULTIPLE
SEQUENCES SOURCE permite dos longitudes de secuencia diferente. Las secuencias con el
switch en las posiciones 0, 1, 2, 3, 6 y 7 deben todas ser de la misma longitud y las secuencias
con el switch en las posiciones 4, 5, 8 y 9 tambin deben ser de la misma longitud. En un
EPROM estndar estos se identifican como long y short, respectivamente. Note que long
y short pueden ser de igual longitud para casos donde se requieran diez secuencias de la
misma longitud.
DETECTOR DE CRUCE POR CERO (ZERO CROSSING DETECTOR)
El ZERO CROSSING DETECTOR se emplea como un conversor de nivel de la rfaga de datos
bipolares recuperados a seales de nivel TTL.
La entrada acepta seales bipolares de nivel TTL estndar. Si la seal de entrada es un voltaje
positivo, la salida es una seal alto (HI) de nivel TTL (5 V). Si la entrada es un voltaje negativo,
la salida ser un nivel bajo TTL (0 V).
FILTROS PASABAJO
Dispone de dos filtros pasabajo independientes: un DATA FILTER y un CARRIER FILTER para
simplificar la implementacin de diversas estructuras de receptor CDMA. El filtro de datos es un
filtro pasabajo Butterworth de stimo orden con una frecuencia de corte de aproximadamente 2
KHz. El filtro de portadora (CARRIER FILTER) es un filtro pasabajo Butterworth de stimo
orden con una frecuencia de corte de aproximadamente 120 KHz.
VARIABLE DIGITAL DELAY
Rangos de retardo 1 us a 10 us y 100 us a 1 ms variables continuamente en cada rango
Entrada y salida
Solo nivel TTL
PSEUDO-NOISE SEQUENCE GENERATOR
Entrada CLK
Mayor a 1 MHz, nivel TTL
Entradas de RESET
Pulso positivo, nivel TTL o mediante pulsador en panel frontal para
reiniciar la secuencia
Salida SEQUENCE
Bipolar, niveles TIMS, longitus de hasta 214-1 bits
Salida SYNC
Pulso positivo, nivel TTL, al inicio de cada periodo de la secuencia
Mediante switch giratorio de diez posiciones montado en la tarjeta
impresa
ZERO CROSSING DETECTOR
Entrada
Bipolar
Salida
Nivel TTL
FILTROS PASABAJO
Filtro CARRIER
Filtro DATA
Aproximadamente 120 KHz, Butterworth de stimo orden

Aproximadamente 2 KHz, Butterworth de stimo orden
Pg. 16
UNTECS
RESUMEN DE LOS MODULOS SONET/SDH

(TIMS SONET/SDH OVERVIEW)
El conjunto de mdulos TIMS SONET/SDH consiste de cinco mdulos destinados para modelar
aspectos fundamentales e importantes de las comunicaciones sncronas modernas. Estos
cinco mdulos son:
STS-1 MUX
STS-3 MUX
STS-CLOCK REGEN
STS-1 DEMUX
STS-3 DEMUX
El diagrama siguiente ilustra cmo estos cinco mdulos se emplean en conjunto para modelar
un sistema de comunicacin sncrono. El sistema implementado en el diagrama es la
configuracin ms completa usando todos los mdulos TIMS SONET/SDH y varios otros
mdulos TIMS. Diversos sistemas sncronos ms simples se pueden implementar usando
menos mdulos. La tabla en la pgina siguiente muestra algunos casos.
Diagrama de bloques de los mdulos TIMS SONET/SDH

DESCRIPCION DEL DIAGRAMA DE BLOQUES
La tabla siguiente describe cada uno de los bloques en trminos del diagrama anterior. Los
cinco mdulos listado en negrita conforman el conjunto de mdulos TIMS SONET/SDH.
Pg. 17
UNTECS
TOPICOS ABARCADOS POR LOS MODULOS TIMS SONET/SDH

Los tpicos cubiertos por el conjunto de mdulos incluyen:
- Transmisin de datos sncronos
- Multiplexacin por interpolacin de bytes y multiplexacin por divisin de tiempo (TDM)
- Construccin de trama (FRAME) con sobrecarga de transporte (TransportOverhead,
bytes HEADER y bytes CONTROL FLAG) y carga sncrona SynchronousPayload (datos PCM de tres y nueve canales).
- Transmisin de bit de control
- Implementacin de los efectos perjudiciales de la ocurrencia de bytes HEADER falsos
en la carga til (PAYLOAD).
- Sustitucin de bit, insercin de transiciones en la carga til para permitir que el receptor
mantenga la sincronizacin del reloj de bit.
- Regeneracin del reloj de bit.
- Datos de cargas til digitales y analgicos (voz, modulada en banda base).
IMPLEMENTACIONES CON LOS MODULOS TIMS SONET/SDH

La tabla siguiente muestra un resumen de diversas implementaciones con los mdulos TIMS
SONET/SDH, tanto con cable (patchcord) o canal de fibra ptica. No se muestran los mdulos
de entrada y salida anlogos.
Pg. 18
UNTECS
Pg. 19
UNTECS
MULTIPLEXOR SONET/SDH TIMS STS-1

(TIMS STS-1 MUX TIMS SONET-STS-1 MULTIPLEXER)
Tres entradas independientes banda base (ancho de banda de voz) son muestreados
secuencialmente y convertidas en tres conjuntos de datos PCM de siete bits. Los datos PCM
son emitidos serialmente como la carga til de la trama TIMS STS-1.
La trama TIMS STS-1 incluye un byte de HEADER, un byte de CONTROL FLAGS (flags de
control) y tres bytes PCM de carga til (PAYLOAD). La longitud de la trama es de cinco bytes
(40 bits). La salida tipo pulso FRAME SYNC identifica el inicio de una trama TIMS STS-1.
El reloj de bit (BIT CLOCK) puede ser ya sea interno (500 KHz) o suministrado desde una
fuente externa tal como el mdulo TIMS STS-3 MUX.
Los switches del panel frontal controlan otras funciones del mdulo tales como la de sustitucin
de bit (BIT SUBSTITUTION), generacin de cabecera falsa (FALSE HEADER) y activacin del
bit de control (CONTROL BIT).
USO
Entradas anlogas IN1, IN2 e IN3
Las tres entradas anlogas independientes IN1, IN2 e IN3 aceptan seales anlogas de niveles
TIMS. La mxima frecuencia de entrada permisible depende de la frecuencia de STS-1 CLK. Si
se emplea el reloj interno de 500 KHz entonces la frecuencia de entrada mxima es de 6.25
KHz.
Estas tres entradas anlogas no incorporan filtros anti aliasing. Algunas seales de entrada,
Pg. 20
UNTECS
tales como voz, puede requerir filtrado pasa bajo antes de ser conectadas a las entradas
anlogas IN1, IN2 o IN3.
La seal en cada entrada es convertida a datos PCM de siete bits. Los datos PCM de siete bits
sale serialmente (multiplexados en el tiempo, byte a byte) como la carga til de la trama TIMS
STS-1.
Note que las entradas anlogas pueden mantenerse abiertas, conectadas a tierra o conectadas
a una fuente de voltaje DC variable. Usando un voltaje DC variable como entrada simplifica la
visualizacin individual de los datos PCM de siete bits.
EXT CLK y STS-1 CLK
La seal de reloj sncrona puede provenir ya sea externamente o del reloj interno de 500 KHz
incorporado. Si no se conecta un reloj interno, el mdulo emplear por defecto su propio reloj
interno.
En cualquier caso, la seal de reloj usada aparecer en la salida STS-1 CLK para acoplamiento
con otros mdulos.
La seal de reloj interna en la entrada EXT CLK deber ser una seal con niveles TTL de
frecuencia no mayor a 500 KHz y 50% de ciclo de trabajo. Si se emplean los mdulos TIMS
STS-3, entonces el TIMS STS-3 MUX proveer una seal EXT CLK de 333 KHz para el
mdulo TIMS STS-1 MUX.
Note que las transiciones de STS-1 DATA ocurren en los flancos positivos de la seal STS-1
CLK.
La frecuencia de reloj usado determina la frecuencia de muestreo de las entradas anlogas
IN1, IN2 e IN3, como sigue:
FRECUENCIA DE MUESTREO = (STS-1 CLK) KHz / 40
Donde 40 = Nmero de bits por trama
FS
Se dispone de una seal de sincronizacin de trama, FS, para facilitar la identificacin de una
trama completa al observar la seal STS-1 DATA sobre el osciloscopio. El pulso FS esta
alineado con el primer bit de la trama TIMS STS-1 y puede ser usado como fuente de disparo
para el osciloscopio.
STS-1 DATA
Esta salida emite una rfaga serial continua (STREAM) de tramas de 40 bits de datos con nivel
digital TTL.
Cada trama incluye un byte HEADER, un byte FLAG y una carga til (PAYLOAD) de tres bytes
de datos PCM.
El formato de trama es:
Byte HEADER
Siempre es AAh (binario 1010 1010).
Bits del byte FLAG De MSB a LSB son: 0, F2, F1, 0, 0, 1, 1, CONTROL
Pg. 21
UNTECS
PAYLOAD
Bits F2 y F1, son establecidos por el DIP SWITCH SW3 montado en el

PCB
Bit CONTROL, es establecido por el SWITCH MODE del panel frontal,
posiciones 2 y 3.
El bit CONTROL controla directamente un LED del panel frontal del
mdulo STS-1 DEMUX
Tres bytes de datos conformados por siete bits PCM y un bit BIT SUB,
respectivamente.
Existe un byte de carga (PAYLOAD) para cada entrada IN1, IN2 e IN3. El bit ms significativo
de cada uno de los ocho bits de cada byte de carga es fijado a 1 cuando el modo BIT
SUBSTITUTION est habilitado.
Vea la descripcin del switch BIT SUBSTITUTION posteriormente en este captulo.
Descripcin de la trama STS-1

HEADER
1010 1010b o AAh
FLAG
0110 0111 o 67h
F2 = 1, F1 = 1, CONTROL = 1
PAYLOAD
Dato cambiante
Note que el bit MSB de cada byte de carga til es 0b.
Switch MODE
El switch MODE montado en el panel frontal acta como sigue:
Posicin 1 Crea un byte de HEADER falso reemplazando el byte FLAG con otro byte
HEADER.
Posicin 2 Bit CONTROL en el byte de FLAG es puesto a alto 1 (LED TIMS STS-1 DEMUX
= ON)
Posicin 3 Bit CONTROL en el byte de FLAG es puesto a bajo 0 (LED TIMS STS-1 DEMUX
= OFF)
Pg. 22
UNTECS
Entrada RESET
La entrada RESET es usado solamente para sincronizar el mdulo TIMS STS-1 MUX cuando
es usado con el mdulo TIMS STS-3 MUX.
Es importante sincronizar todos los mdulos TIMS STS-1 con la salida RESET del mdulo
TIMS STS-3 MUX.
Switch BIT SUBSTITUTION
El modo BIT SUBSTITUTION sirve para ilustrar el beneficio de modificar los datos de la carga
til para aadir transiciones a la rfaga de bits. Aadiendo transiciones a la carga til facilita al
circuito receptor extraer y regenerar el reloj de bit.
Cuando el switch BIT SUB est en OFF, cada byte de carga til es cargado con el valor PCM
de siete bits de la entrada correspondiente, IN1, IN2 o IN3, y cada bit MSB es puesto a 0.
Cuando el switch BIT SUB es puesto a ON, ciertos bytes de la carga til con combinaciones de
bits de pocas transiciones son reemplazados por un nico valor de 8 bits de acuerdo a la Tabla
1 siguiente.
Tabla 1 Tabla de sustituciones de bit del TIMS STS-1 MUX
Vea las Figuras 2a y 2b para ver los efectos de la sustitucin de bit en la carga til del byte IN1.
En la Figura 2a el byte de carga til IN1 original es 00h y BIT SUB es 0b (OFF); en la Figura
2b el byte de carga til IN1 sustituido es 92h y el bit BIT SUB es 1b (ON).
Pg. 23
UNTECS
Figura 2a Seales TIMS STS-1 con bit BIT SUB desactivado
Figura 2b Seales TIMS STS-1 con bit BIT SUB activo
ENTRADAS ANALOGAS
Entradas: tres entradas independientes IN1, IN2 e IN3
Amplitud de entrada: niveles TIMS estndar
Rango de frecuencia: De DC hasta CLK/80. Por ejemplo, CLK de 500 KHz permite una
frecuencia de entrada mxima de 6.25 KHz.
Tasa de muestreo: determinado por la frecuencia CLK, es CLK/40. Por ejemplo, para CLK de
500 KHz permite una tasa de muestreo hasta de 12.5 KHz.
Pg. 24
UNTECS
RELOJ
Reloj interno: 500 KHz constante, automticamente habilitado en ausencia de seal en la
entrada EXT CLK.
EXT CLK: Hasta 500 KHz, seal de niveles TTL.
STS-1 CLK: Arroja el reloj empleado por el mdulo.
GENERAL
STS-1 DATA: trama serial, niveles TTL, 40 bits, incluye byte HEADER, byte FLAGS y tres bytes
de carga til multiplexadas por divisin de tiempo.
FS: Pulso de sincronismo de trama, indica el inicio de la trama TIMS STS-1.
Entrada RESET: seal suministrada por el mdulo TIMS STS-3 MUX para propsitos de
sincronizacin.
MODE: Habilita falsos HEADERs y activa el bit CONTROL del byte FLAG.
BIT SUB: Habilita la sustitucin de bit en los bytes de carga til.
DEMULTIPLEXOR TIMS STS-1

Pg. 25
UNTECS
(TIMS STS-1 DEMUX TIMS SONET-STS-1 DEMULTIPLEXER)
Una rfaga entrante de datos TIMS STS-1 es desempacado para recrear las tres seales de
carga til anlogas las cuales estn en la trama TIMS STS-1 como datos PCM.
El bit CONTROL tambin es detectado y su estado es mostrado en el led CONTROL del panel
frontal.
La seal STS-1 deber estar acompaada por su reloj de alineamiento, conectado a la entrada
STS-1 CLK.
Falsos HEADERs en la carga til son identificados y pueden ser rechazados.
USO
Entrada STS-1 y reloj STS-1 CLK
La entrada STS-1 INPUT acepta rfaga de datos con niveles TTL generados originalmente por
el mdulo TIMS STS-1 MUX.
Como debe conectarse un reloj con niveles TTL, sincronizado y en fase, a la entrada STS-1
CLK. Las fuentes de la seal STS-1 CLK se listan a continuacin.
- La seal STS-1CLK puede ser tomada directamente del mdulo TIMS STS-1 MUX, si
los mdulos STS-3 no estn siendo usados, o
- La seal STS-1 CLK puede ser tomada del mdulo STS-CLK REGEN si la seal de reloj
est siendo regenerada a partir de la rfaga de datos STS-1.
- La seal STS-1CLK puede ser tomada del mdulo TIMS STS-3 DEMUX si el mdulo
STS-3 DEMUX est siendo usado.
SALIDAS ANALOGAS OUT 1, OUT2 y OUT3

Los tres bytes PCM de carga til multiplexados por divisin de tiempo son demultiplexados y
Pg. 26
UNTECS
cada uno es convertido a la seal anloga original. Las seales aparecen en OUT1, OUT2 y
OUT3 una vez por trama.
Note que estas salidas anlogas no incluyen filtros de reconstruccin.
FALSE HEADER REJECT SWITCH y HEADER DETECT OUTPUT
Siempre que el modulo STS-1 DEmuX detecta un patrn HEADER, AAh, en la rfaga de datos
de entrada STS-1, se produce un pulso en la salida HEADER DETECT.
El mdulo TIMS STS-1 DEMUX tiene la capacidad para identificar y rechazar cualquier
HEADER falso que se detecte. El switch FALSE HEADER REJECT permite al usuario habilitar
o deshabilitar esta funcin.
NOTA IMPORTANTE: El switch FALSE HEADER REJECT debe ser puesto en OFF, luego en
ON nuevamente siempre que la seal en STS-1 INPUT sea desconectada y reconectada. Este
procedimiento es necesario para resincronizar el mdulo tal que este pueda re-escanear la
rfaga de datos entrantes y ubicar el HEADER.
Cuando el switch FALSE HEADER REJECT est en OFF, cada ocurrencia de AAh ser
tratado como el inicio de una trama e inevitablemente se producir JITTER en la salida.
Cuando el switch FALSE HEADER REJECT est en ON, solamente un patrn AAh ser
aceptado cada 40 bits como el inicio de las tramas STS-1 entrantes.
Note que la seal de salida HEADER DETECT puede ser usada como sincronizadora de trama
cuando se activa FALSE HEADER REJECT.
La figura 1 muestra dos tramas de la seal STS-1 INPUT entrante, la seal HEADER DETECT
resultante y las seales OUT1 y OUT2 respectivas (OUT3 no se muestra).
Figura 1 Seales de salida TIMS STS-1 DEMUX

BIT SUBSTITUTE
Pg. 27
UNTECS
Si BIT SUBstitute est en ON en el mdulo TIMS STS-1 MUX, entonces el bit MSB de cada
uno de los tres bytes de carga til sern puestos en 1. En este caso, el mdulo reemplazar el
byte de 8 bits con el dato PCM de 7 bits original, de acuerdo con la Tabla 1. Esto revierte la
accin de mapeo realizada por el mdulo TIMS STS-1 MUX.
Tabla 1 Tabla de sustitucin de bits del mdulo TIMS STS-1 MUX
SALIDAS ANALOGAS
Salidas
Tres salidas independientes: OUT1, OUT 2 y OUT3
Amplitud de salida
Niveles TIMS estndar
CLOCK
EXT CLK
Sincronizado y en fase con los datos entrantes STS-1 DATA,

niveles TTL.
Las transiciones de los datos ocurren en los flancos positivos de la seal de reloj, el flanco
negativo de la seal de reloj esta en el centro de cada bit de datos.
GENERAL
STS-1 DATA
40 bits, trama serial con niveles TTL, generados por el mdulo

TIMS STS-1 MUX.
HEADER DETECT
Ocurre un pulso siempre que se detecta el patrn AAh en la
rfaga de datos STS-1 entrante.
FALSE HEADER REJECT Switch
Habilita o deshabilita la capacidad del mdulo para rechazar
cualquier HEADER falso que se detecte
CONTROL LED
Indica el estado del bit CONTROL del byte FLAG.
BIT SUB
Es automticamente habilitado en los bytes de carga til.
Pg. 28
UNTECS
REGENERACION DE RELOJ TIMS STS

(TIMS STS CLOCK REGENERATION)
El reloj de bit (BIT CLOCK) de las seales STS-1 y STS-3 en sistemas de fibra ptica o cable
pueden ser regenerada a partir de la seal de datos entrantes usando este mdulo. El reloj de
bit puede ser regenerada solamente si la seal STS-1 o STS-3 fue generada usando los relojes
internos de 500 KHz o 1 MHz de los mdulos STS-1 MUX o STS-3 MUX. La tasa del reloj del
regenerador es seleccionable por switch.
El reloj de bit regenerado esta sincronizado con la seal de datos STS entrante. La fase del
reloj de bit con respecto a la seal de datos recibida puede ser variada en pasos discretos.
Se proveen tres seales adicionales para ilustrar el rendimiento interno del regenerador de
reloj.
USO
STS DATA INPUT
La entrada STS DATA INPUT acepta rfagas de datos a una tasa constante con niveles TTL o
formato TIMS STS presentes en el receptor STS para demultiplexacin.
CLK SELECT
Selecciona la tasa de reloj del regenerador de reloj: 500 KHz para seales TIMS STS-1 y 1
MHz para seales TIMS STS-3. No se pueden seleccionar otras tasas de reloj de bit. Revise la
descripcin del reloj de bit del TIMS STS-3 MUX y el TIMS STS-1 MUX en el manual de
usuario.
STS BIT CLK OUTPUT
El reloj de bit regenerado, nivel TL, aparece en la salida STS BIT CLK. Este reloj de bit es
empleado entonces por los mdulos TIMS STS-1 DEMUX o TIMS STS-3 DEMUX para una
demultiplexacin estable y confiable y para recuperacin dela carga til (PAYLOAD).
Pg. 29
UNTECS
ALIGN PUSH BUTTON

El botn pulsador ALIGN permite ajustar la fase de la salida STS BIT CLK del reloj de bit con
respecto a la rfaga entrante de datos STS DATA. Esto significa que los flancos positivos de
STS BIT CLK pueden ser alineados como se requiera para mdulos subsecuentes, tal como los
mdulos TIMS STS-1 DEMUX y STS-3 DEMUX.
Note que ambos mdulos TIMS STS-1 DEMUX y TIMS STS-3 DEMUX requieren que el flanco
positivo del reloj de bit ocurra en las transiciones de los bits de datos.
PROCESO DE REGENERACION
El sistema regenerador del reloj de bit est compuesto de cuatro bloques funcionales basados
en una fuente de reloj interna a cristal. El sistema es muy resistente a relativamente largos
periodos de transiciones nulas en los datos entrantes.
Las cuatro etapas incluyen:
- Un filtro de ruido y antialias de 500 KHz para las seales TIMS STS-1 y 1 MHz para
seales TIMS STS-3.
- Detector de flanco utilizando estimacin de mxima verosimilitud del tiempo de
transicin.
- Filtro de JITTER para reducir ruido de JITTER de baja frecuencia.
- Sincronizador de bit para control de fase de un generador de reloj de bit a cristal para
mantenerse amarrado a la rfaga de bits entrantes.
Tres seales internas son accesibles para proveer una penetracin en el proceso de
regeneracin del reloj de bit, incluyendo:
1. La salida del filtro anti-aliasign STS-1 y STS-3 esta disponible en el terminal ANTIALIAS FILTER OUTPUT mediante el switch CLK SELECT.
2. EDGE DETECTOR arroja un pulso de nivel TTL en cada flanco detectado en la seal
entrante STS DATA.
3. LOCK SIGNAL arroja un valor lgico alto cuando el sincronizador de bit determina que
esta amarrado a la seal entrante STS DATA.
Entrada STS DATA, acepta seales con niveles TTL formateadas como TIMS STS-1 o
TIMS STS-3.
Switch CLK SELECT, selecciona la tasa de reloj del regenerador, 500 KHz o 1 MHz.
Salida STS BIT CLK, arroja un reloj de bit en fase, sincronizada y con niveles TTL.
Pulsador ALIGN, permite que el flanco positivo del reloj de bit de salida vare con respecto
a la seal entrante STS DATA.
Sistema regenerador, controlada en fase, regenerador de reloj de bit a cristal.
Pg. 30
UNTECS
ANTENA TRANSMISORA DE 100 KHZ

(100 KHz Tx ANTENNA)
Es una antena de lazo para seales de radiodifusin a frecuencia alrededor de la frecuencia

portadora de 100 KHz (TIMS CARRIER FREQUENCY). Se emplea un BUFFER AMPLIFIER
para excitar la antena.
USO
POSICIONAMIENTO
La antena debe ser colocada siempre sobre la parte superior de la unidad de sistema TIMS301. Asegure que el alimentador frontal del TIMS-301 quede plegado hacia atrs tal que la
antena no se incline.
Siempre tener en cuenta que la mxima radiacin es perpendicular al plano del lazo.
CONEXION
El sistema de antena transmisora es configurada para operacin conectando el cable coaxial
(terminal rojo) en la salida del BUFFER AMPLIFIER y el termina blindado shield (negro) en el
socket GROUND del TIMS-301 (verde). Ambas conexiones deben ser realizadas para
funcionamiento normal de la antena.
La seal a ser difundida se conecta al socket de entrada del mdulo BUFFER AMPLIFIER.
Use un osciloscopio para monitorear la amplitud de la seal que va hacia la antena. Ajuste la
amplitud de la seal usando el control GAIN del mdulo BUFFER AMPLIFIER. La amplitud de
la seal excitada debe estar en el rango de 4 V pico a pico a 10 V pico a pico como mximo.
Nunca permita que la amplitud exceda 10 V pico a pico.
Tipo de antena
Sintonizada, antena lazo de alambre bobinado
Alimentador
Cable coaxial de baja impedancia, terminales de 4 mm
Frecuencia de resonancia Aproximadamente 100 KHz
Rango de frecuencia de uso 75 KHz a 125 KHz
Pg. 31
UNTECS
UTILITARIOS DE LA ANTENA RECEPTORA DE 100 KHz

(100 KHz RX ANTENNA UTILITIES)
Antena de lazo diseada para funcionar en rangos de frecuencia de onda larga y onda media.
El mdulo UTILITIES incluye un amplificador de banda ancha de alta ganancia y un filtro
pasabanda separado de 100 KHz.
USO
POSICIONAMIENTO
La antena debe ser colocada siempre en la parte superior de la unidad TIMS-301. Asegure que
el alimentador frontal del TIMS-301 quede plegado hacia atrs tal que la antena no se incline.
Siempre mantenga en mente que la antena lazo tiene caractersticas direccionales. La mxima
sensibilidad es en la direccin perpendicular al plano que forma el lazo de la antena.
Las antenas transmisora y receptora deben siempre estar ubicadas con sus planos paralelos
entre s.
La seal recibida es amplificada y disponible en la salida RX AMP MONITOR. La ganancia del
amplificador es variable continuamente desde aproximadamente 100x a 1000x. El trimmer RV1,
montado en la tarjeta impresa, vara la ganancia del amplificador.
La seal amplificada se puede filtrar tambin por el mdulo 100 KHz BPF. El socket TEST IN
permite caracterizar el BPF, si fuera necesario. TEST IN est conectado directamente a la
entrada BPF cuando el switch MODE, SW1, montado en la tarjeta impresa est en la posicin
TEST.
El switch MODE, SW1, montado en la tarjeta impresa deber en otros casos estar en la
posicin NORMAL.
Pg. 32
UNTECS
CONEXION
Antenna output
Conecte el cable coaxial de la antena directamente a un osciloscopio o analizador de espectros
para ver la seal recibida por la antena.
Amplified Antenna Output
Conecte el cable coaxial de la antena directamente a ANTENNA INPUT del mdulo 100 KHz
RX ANTENNA UTILITIES. Use la salida RX AMP MONITOR para ver o demodular las seales
recibidas. La ganancia del amplificador puede ser ajustada variando el trimmer RV1 montado
en la tarjeta impresa.
Receiving a Broadcast TIMS signal
Asegure que el switch selector MODE, SW1, montado en la tarjeta impresa, este en la posicin
NORMAL. Conecte el cable coaxial de la antena directamente a ANTENNA INPUT del mdulo
100 KHz RX ANTENNA UTILITIES. Emplee el socket OUT del flitro BPF de 100 KHz para ver o
demodular las seales recibidas.
Es instructivo comparar la seal amlificada y filtrada con aquella obtenida previamente.
ANTENNA
Tipo de antena
Alimentador
Frecuencia de resonancia
Rango de frecuencia
Sintonizada, antena lazo de cable bobinado

Cable coaxial de baja impedancia, conector tipo BNC
Aproximadamente 100 KHz
75 KHz a 125 KHz
100 KHz RX UTILITIES MODULE

Ganancia del amplificador
Rango de frecuencia
Rango de frecuencia BPF
100x a 1000x, tpico

10 Hz a 1 MHz
90 KHz a 110 KHz
Pg. 33
UNTECS
TRANSMISORES DE FIBRA OPTICA (TIMS-503R y TIMS-503G)

(FIBER OPTIC TRANSMITTERS)
Un par complementario de transmisores de fibra ptica para convertir seales elctricas en

seales pticas en el espectro visible. Cualquier seal analgica o digital que pueda ser
generado por los mdulos TIMS puede ser transmitido. Los rangos de intensidad de salida
(brillo) son configurados por jumpers montados en la tarjeta impresa del circuito.
Dos fuentes de longitud de onda estn disponibles:
a) Transmisor LED rojo TIMS-503R
b) Transmisor LED verde TIMS-503G
USO
La seal a ser transmitida es aplicada al terminal INPUT. El switch INPUT SIGNAL selecciona
el formato de la seal de entrada:
TTL:
ANALOG:
Se refiere a seales de nivel TTL

Se refiere a seales de nivel TIMS
La frecuencia de la seal de entrada puede estar comprendida desde DC hasta ms de 1 MHz.

INTENSIDAD DE SALIDA DEL LED
La intensidad del LED es determinado por jumpers montados en la tarjeta de circuito impreso
etiquetados como TX GAIN. Siempre inicie con la configuracin en la posicin LO, para evitar
sobreacata o saturacin del receptor. Cambie a la posicin HI solo si se le indica.
CONECTOR Y DISPOSITIVO DE FIBRA OPTICA
Se emplea un LED de alta radiacin para convertir la seal elctrica a una seal de luz visible
Pg. 34
UNTECS
color rojo. La salida espectral pico del LED es aproximadamente 660 nm para el LED rojo y 530
nm para el LED verde.
PRECAUCION: NO MIRE DIRECTAMENTE EL LED
El conector de salida es tipo DNP, el cual a un se conecta a un cable de fibra ptica de
polmero de 1mm SHEATED. La atenuacin tpica para la fibra de polmero es del orden de los
200 dB/Km a 665 nm y 1500 dB/Km a 820 nm.
PRECAUCION:
Siempre que inserte o remueva el cablede fibra ptica sujetando del
cuerpo del conector.
PRECAUCION:
El cable de fibra ptica de polmero tiene un radio mnimo de 100 mm.
Entrada
Seal digital nivel TTL o seal anloga nivel TIMS,

seleccionables con switch.
Rango de frecuencia de entrada: DC hasta ms de 1 MHz.
Dispositivo de fibra ptica TIMS-503R red
LED de alta emisin, salida espectral pico de
660 nm.
Dispositivo de fibra ptica TIMS-503Ggreen LED de alta emisin, salida espectral pico de
530 nm.
Sistema conector de fibra ptica:
Single way, sistema dnp (dry non-polish)
Pg. 35
UNTECS
RECEPTOR DE FIBRA OPTICA (TIMS-504N)

(FIBER OPTIC RECEIVER)
Un receptor de fibra ptica convierte una seal ptica del espectro visible en una seal
elctrica. La seal de salida puede ser solamente analgica o tener simultneamente valores
digitales.
El rango de sensibilidad del receptor es configurado mediante un jumper montado en la tarjeta
de circuito impreso. Tiene dos posiciones: LO y HI. La perilla del panel frontal vara la ganancia
GAIN en el rango seleccionado.
USO
La seal recibida es aplicada al conector FIBER OPTIC INPUT. El switch OUTPUT SIGNAL
deber ubicarse para indicar el formato requerido de la seal de salida:
Switch en la posicin TTL simultneamente arroja tanto seal anloga de niveles TIMS y
niveles TTL.
Switch en la posicin ANALOG arroja solamente seal de niveles TIMS, la salida TTL es
deshabilitada.
Se proporcionan dos rangos de sensibilidad: LO y HI. El rango de sensibilidad es fijado por
jumper montado en la tarjeta impresa etiquetado como RX GAIN. La perilla GAIN del panel
frontal controla la ganancia de la seal recibida. Se emplea para controlar la amplitud de la
seal ANALOG OUTPUT.
NOTA: Un circuito comparador convierte la seal ANALOG OUTPUT a la seal TTL OUTPUT.
La seal vista en ANALOG OUTPUT es la seal actual presentada al comparador para
conversin.
Pg. 36
UNTECS
CONECTOR Y DISPOSITIVO DE FIBRA OPTICA

Un fotodiodo PIN de alta velocidad se emplea para convertir una seal de luz visible a una
seal elctrica. La salida espectral pico del fotodiodo PIN es aproximadamente 800 nm.
Dispositivo de fibra ptica de alta velocidad, fotodiodo PIN de bajo ruido, entrada espectral pico
de 800 nm.
Sistema conector de fibra ptica single way, sistema dnp (dry non-polish).
Cable de fibra ptica de 1 mm, polmero, ncleo nico, recubiertos en polietileno.
Salida, seal digital nivel TTL y seal anloga nivel TIMS estndar, seleccionable por switch.
Rango de frecuencia de salida: DC a ms de 1 MHz.
Pg. 37
UNTECS
ACOPLADOR DE FIBRA OPTICA

(FIBER OPTIC COUPLER)
Un acoplador de fibra ptica de cuatro puertos es un dispositivo bidireccional empleado para

combinar dos seales pticas o para separar una seal ptica en dos seales pticas.
USO
Una seal ptica puede ser dividida en dos seales pticas. Si la seal ptica de entrada est
en el puerto A o el puerto B, las seales de salida aparecern en los puertos C y D.
Dos seales pticas pueden ser combinadas en una sola seal ptica. Si las seales de
entrada estn en los puertos A y B, entonces la seal ptica de salida puede ser tomada ya sea
del puerto C o del D.
Note que los acopladores de cuatro puertos tienen un camino de bajas o altas prdidas. Las
prdidas bajas o strong path es A a D y B a C. Las prdidas altas o weak path son A a C y B
a D.
Dispositivo de fibra ptica
Caractersticas del acoplador
Prdidas puerto a puerto strong path
Prdidas puerto a puerto weak path
Reflexon de retorno (back reflection)
Sistema conector de fibra ptica
Cable de fibra ptica
Acoplador de cuatro puertos

Tpicamente 4.5 dB, A a D y B a C
Tpicamente 6 dB, A a C y B a D
Tpicamente 21 dB, A a B y C a D
Sistema dnp dry non-polish
1mm, polmero, un ncleo, forrado en
polietileno
Pg. 38
UNTECS
FILTROS WDM DE FIBRA OPTICA

(FIBER OPTIC WDM WDM FILTERS)
Consta de dos filtros de longitud de onda independientes, uno para rojo y otro para verde. Los
filtros son usados para extraer la seal ptica roja o verde de una seal ptica combinada
rojo/verde de tipo WDM (Wavelength Division Multiplexed)
USO
Una seal ptica WDM combinada rojo/verde puede ser filtrada para extraer solamente la seal
ptica roja o verde. La otra longitud de onda es atenuada tpicamente en unos 18 dB.
Los filtros son bidireccionales.
Dispositivo de fibra ptica
Caractersticas del filtro
Prdidas del filtro rojo
Prdidas del filtro verde
Atenuacin de otras longitudes de onda
Sistema conector de fibra ptica
Cable de fibra ptica
Filtros de longitud de onda roja y verde

Tpicamente 6 dB
Tpicamente 7 dB
Tpicamente 18 dB
Sistema dnp dry non-polish
1mm, polmero, un ncleo, forrado en
polietileno
Edgard Oporto, UNTECS 2014 0
Pg. 39

MODULOS TIMS - Edgard Oporto

Загружено:

Сведения о документе

Исходное описание:

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

MODULOS TIMS - Edgard Oporto

Загружено:

Авторское право:

Доступные форматы

UNTECS

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

(ii) Constantes de tiempo de integracin

Separata: MODULOS TIMS AVANZADOS

Amplitud del mensaje

500 Hz < CLK < 10 KHz

Cuando se emplean parmetros que no son los de la configuracin por defecto, es

Separata: MODULOS TIMS AVANZADOS

Entradas y salidas anlogas

Seales digitales, nivel TTL

Integracin y volcado, integracin y retencin, muestreo y

Separata: MODULOS TIMS AVANZADOS

seal de reloj. El volcado inicia sobre el flanco positivo del

Separata: MODULOS TIMS AVANZADOS

Seales digitales nivel TTL

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

FUENTE DE SECUENCIAS MULTIPLES

Consta de cuatro bloques funcionales independientes.

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

Cuando disee secuencias a medida, es importante notar que el mdulo MULTIPLE

SALIDA nivel TIMS

Dos compuertas XOR independientes

Separata: MODULOS TIMS AVANZADOS

Consta de cuatro bloques funcionales separados usados en la realizacin de diversas

Configuracin del switch

SW2: Modo DATA

SW2: Modo CHIP

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

diseadas usando un programa interactivo basado en Matlab (opcional) Sequence Generation

Aproximadamente 120 KHz, Butterworth de stimo orden

Separata: MODULOS TIMS AVANZADOS

RESUMEN DE LOS MODULOS SONET/SDH

Diagrama de bloques de los mdulos TIMS SONET/SDH

Separata: MODULOS TIMS AVANZADOS

TOPICOS ABARCADOS POR LOS MODULOS TIMS SONET/SDH

IMPLEMENTACIONES CON LOS MODULOS TIMS SONET/SDH

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

MULTIPLEXOR SONET/SDH TIMS STS-1

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

Bits F2 y F1, son establecidos por el DIP SWITCH SW3 montado en el

Descripcin de la trama STS-1

Separata: MODULOS TIMS AVANZADOS

Separata: MODULOS TIMS AVANZADOS

Figura 2a Seales TIMS STS-1 con bit BIT SUB desactivado

Figura 2b Seales TIMS STS-1 con bit BIT SUB activo

Separata: MODULOS TIMS AVANZADOS

DEMULTIPLEXOR TIMS STS-1

(TIMS STS-1 DEMUX TIMS SONET-STS-1 DEMULTIPLEXER)

SALIDAS ANALOGAS OUT 1, OUT2 y OUT3

Separata: MODULOS TIMS AVANZADOS

Figura 1 Seales de salida TIMS STS-1 DEMUX

Separata: MODULOS TIMS AVANZADOS

Sincronizado y en fase con los datos entrantes STS-1 DATA,

40 bits, trama serial con niveles TTL, generados por el mdulo