You are on page 1of 170

1.

AMPLIFICADOR OPERACIONAL
O amplificador operacional (amp. op.) o circuito integrado analgico mais utilizado
atualmente. O amp. op. uma fonte de tenso controlada cuja sada proporcional diferena
de tenso entre as suas entradas. As caractersticas dos amp. ops. e a sua utilizao nos mais
variados circuitos, muitos dos quais no lineares, so o alvo desta disciplina.
O amp. op. simplesmente um amplificador de mltiplos estgios, de elevado ganho e
com acoplamento direto entre estes estgios. Eles so utilizados para amplificar sinais em uma
ampla faixa de freqncias. O termo amplificador operacional foi usado pela primeira vez em
uma publicao de 1947 feita por John Ragazzini, a qual descrevia as propriedades de circuitos
capazes de amplificar uma diferena entre dois sinais analgicos, quando usados com
realimentao linear e no-linear e foi baseada em um trabalho realizado entre 1943 e 1944. O
termo operacional decorre do feito de este, ter sido um elemento chave na implementao
dos antigos computadores analgicos, muito usados para a realizao de operaes
matemticas antes do advento dos computadores digitais.
1.1 Objetivo:
Por possuir entrada diferencial, o objetivo principal de um amp. op. amplificar a
diferena entre dois sinais analgicos aplicados a suas entradas.
1.2 Caractersticas Principais:
As principais caractersticas dos amp. ops. so:
- elevado ganho diferencial (elevado ganho para a diferena entre os sinais)
- alta taxa de rejeio de sinais de modo comum (baixa amplificao da parcela do sinal
que est presente nas duas entradas do amp. op.)
1.3 Amplificador Operacional Ideal:
Um amp. op. possui certas propriedades ideais. Estas propriedades nunca so
alcanadas na prtica, mas se assumirmos que as caractersticas destes componentes so bem
prximas do ideal, ento podemos fazer uma rpida anlise dos circuitos formados por este
componente. Quando esto realimentados, na grande maioria das aplicaes, estas
caractersticas passam a ser fortemente dependentes da rede de realimentao utilizada. As
principais caractersticas dos operacionais ideais so:
- ganho diferencial (Ad) (no funo da freqncia)
- ganho de modo comum (ACM) 0
- impedncias de entrada (Rid e Ricm)
- impedncia de sada (Ro) 0

- slew sate(SR)
- largura de banda (BW)
- corrente polarizao (Ib) 0
- corrente de offset (Ios) 0
- tenso de offset (Vos) 0
- rudo eltrico (VN e IN) 0
- variao de fase () 0
- rejeio de modo comum (CMRR)
1.4 Smbolo:
O smbolo mais comumente utilizado para representar um amp. op. apresentado na
figura 1.1.

Figura 1.1: Representao grfica de um amplificador operacional.


1.5 Equao:
Sendo o amp. op. um circuito desenvolvido para amplificao diferencial das tenses
aplicadas a sua entrada, nada mais obvio do que dizer que a equao da tenso de sada dada
pela equao 1.1.
(1.1)

V0 = (V + V ). Ad
onde: Ad o ganho diferencial do amp. op.
V + e V so as entradas do amp. op.

Se o ganho diferencial Ad tende a infinito, isto equivale a dizer que V + V . Esta


relao vlida sempre que o amp. op. est trabalhando na regio linear. Trabalhar na regio
linear significa que existe realimentao negativa sendo utilizada no amp. op., ou a diferena
entre as tenses de entrada to pequena que, mesmo com um elevado ganho diferencial, no
ocorre a saturao do amp. op.
Sempre que o amp. op. estiver saturado (sada igual a tenso de alimentao), ento
esta regra no pode mais ser aplicado pois a equao 1 no mais vlida, ou seja, o
operacional no est trabalhando em uma regio linear.

1.6 Configuraes Mais Comuns:

1.6.1 Amplificador Inversor:


A figura 1.2 mostra o circuito bsico de um amplificador inversor a base de amp. ops..

Figura 1.2: Desenho bsico de um amplificador inversor.


Neste caso, levando-se em conta que o amp. op ideal, para resolvermos o problema,
basta equacionar uma nica corrente fluindo atravs de R1 e R2, levando-se em conta que o
potencial na entrada negativa igual ao potencial na entrada positiva (neste caso igual a zero).
A soluo para o problema a equao 1.2 (direto).
V
V1
e i1 = 0 , ento
R1
R2
R
V0 = 2 Vi
R1

Como i1 =
(1.2)

Por outro lado, se levarmos em conta que o ganho do amp. op. no infinito, devemos
utilizar a equao 1.1 e isto nos leva a soluo mostrada na equao 1.3.
Vi R2 + V0 R1
V =
R1 + R2
V
(V + V ) = 0 = V , pois a entrada positiva tem potencial zero.
Ad
V0 Vi R2 + V0 R1

=
Ad
R1 + R2
V
Vi R2 + V0 R1 = 0 ( R1 + R2 )
Ad
R2
(1.3) V0 =
Vi,
R1 + R2
R1 +
Ad
Obs.: quando consideramos Ad estamos afirmando de fato que V+= V-, j que V0 possui
um valor finito.

A equao 1.2 mostra o resultado final do equacionamento, para ganho infinito, que
pode ser obtido a partir da equao 1.3. Estas equaes mostram que a rede de realimentao
determina o ganho do circuito amplificador, mesmo quando o ganho no infinito. Convm
notar, tambm, que a influncia do ganho diferencial no infinito, tanto menor quanto menor
for o ganho dado ao amplificador inversor.
Note tambm que apesar de a entrada inversora estar a um potencial igual zero, ela no
esta diretamente conectada a terra e no h circulao de corrente entre terra e este terminal.
Por este motivo, o terminal inversor, nesta configurao, chamado de terra virtual.
1.6.2 Amplificador No-Inversor:
A figura 1.3 mostra o desenho bsico de um amplificador no inversor formado por
amp. ops..

Figura 1.3: Desenho de um aplificador no inversor bsico.


Supondo que o amp. op. seja ideal, a soluo do problema encontrada fazendo-se a
tenso na entrada negativa (divisor de tenso formado por R1 e R2) igual a tenso de entrada.
Neste caso a equao 1.4 a soluo do problema.
R1
V0 = Vi
R1 + R2
R
R + R2
(1.4) V0 = 1
Vi = (1 + 2 )Vi
R1
R1
Se considerarmos que o ganho do amp. op. no infinito, a equao 1.1 deve ser
utilizada e desta forma a equao 1.5 a soluo para o problema. Note que este circuito tem
realimentao negativa.
V+= Vi
R1
V =
V0
R1 + R2
V
V + V = 0
Ad
V
R1
Vi
V0 = 0
R1 + R2
Ad

(1.4)

V0 =

R1 + R2
Vi
R1 + R2
R1 +
Ad

Podemos notar nesta configurao, que se R 1 = ou R 2 = 0 ento V0 = Vi . Neste


caso o circuito do amplificador no inversor designado por buffer. O buffer possui ganho
unitrio e pode ser utilizado para isolar estgios amplificadores, pois sua entrada possui
elevada impedncia e sua sada possui baixa impedncia. Nota-se tambm que em ambos os
casos, se o ganho Ad for considerado infinito a soluo para o problema identica.
1.6.3 Amplificador Somador:
A figura 1.4 mostra a topologia do amplificador somador inversor bsico implementado
com amp. ops..

Figura 1.4: Circuito do amplificador somador inversor bsico.


Como podemos observar pela figura 1.4, o amplificador somador na verdade uma
srie de amplificadores inversores, ligados em paralelo. Isto nos leva a aplicar a tcnica de
superposio de fontes para equacionar a tenso de sada deste circuito. Aqui tambm levamos
em conta que o amp. op. possui caractersticas ideais de funcionamento, logo, a sada ser
dada pela equao 1.6 ou, no caso particular de todas as resistncias serem iguais, pela
equao 1.7.
Supondo Ad ento V+= VV
V
V
V
i1 = 1 , i2 = 2 , i3 = 3 , i4 = 0
R1
R2
R4
R4
i1 + i2 + i3 = i4
V V
V
(1.6) V0 = R4 ( 1 + 2 + 3 )
R1 R2 R3
se R1=R2=R3=R, ento a equao 6 pode ser reescrita conforme a equao 7.
R
(1.7) V0 = 4 (V1 + V2 + V3 )
R
1.6.4 Amplificador Subtrator:
A figura 1.5 mostra a topologia do amplificador subtrador bsico implementado com
amp. ops..

Figura 1.5: Circuito do amplificador subtrator bsico.


O clculo torna-se mais cmodo se feito por superposio, utilizando-se o que j foi
calculado para o amplificador inversor e no inversor, aliado a considerao de que os amp.
op. ideal. A equao 1.8 mostra equao da tenso de sada deste circuito.
(1.8)

V0 =

R2
( V V1 )
R1 2

1.6.5 Exemplo com mltiplos operacionais


a) Dado o circuitoabaixo, calcule sua funo de transferncia i0 = f (ei ) . Considere os A.O.S
ideais.
b) Considere os A.O.S ideais, R1 = R2 = 100 K e VCC = 12V . Estabelea valores para os
resistores R , R3 e R4 de forma que o circuito fornea uma corrente mxima i0 mx = 1mA
para uma carga 0 RL 10 K quando ei = 10V .
c) Considere ei = 0V . Calcule i0 levando em conta a existncia de uma fonte de tenso
conectada a entrada positiva de A1 e uma fonte de corrente conectada a entrada positiva
de A2.

a) Anlise do circuito:
A2 : forma um amplificador de ganho unitrio (BUFFER)
A3 : forma um subtrator junto com R3 , R4 .
A1 : fornece a corrente de sada e realimentado pelo subtrator atravs de R1 , R2 .

Anlise das realimentaes de A1 :


A1 recebe realimentao negativa (RN) atravs da entrada no inversora de A3 e
realimentao positiva (RP) atravs de A2 e da entrada inversora de A3 .
Como o ganho dos dois caminhos do subtrator (entradas inv. e no-inv) so iguais em
mdulo, a RN mais forte porque a RP ainda passa pelo divisor resistivo R-RL. Como
resultado disto o circuito possui realimentao negativa resultante, o que permite o uso das
tcnicas estudadas.
R4
R i0
R3

a) e A1 =
=0
R1 + R2
R R
logo i0 = 2 3 ei
R1 R4 R
ei R2 + R1

b) Como i0 Mx = 1mA e RLmx = 10 K e0 mx = 10V


e
e0 mx
R = 0 Im x
i0
Como VCC = 12V , vamos supor que e0 Im x = 11V , assim:
11V 10V
= 1K
R=
1mA
R e
R
100 K (10)
Pela funo de transferncia: 4 = 2 i =
= 10
100 K 1K 1m
R3
Ri R i0
Assim, podemos escolher, por exemplo, R4 = 100 K e R3 = 10 K
c) Para simplificar o problema o subtrator foi calculado e substituido por um bloco subtrator
SUB.

R1
R
4 R i0
R1 + R2 R3
( R + R2 ) R3
i0 (V0 S1 ) = 1
V0 S1
R1 R4 R

VOS1 =

i0 = i R I B 2

e A1 =

R1
R
4 R iR = iR =
R1 + R2 R3
+

i0 = ( I B 2 ) = I B+2

1.7 Concluso:
Em um circuito com A.O. ideal, o ganho (ou funo transferncia) dado
exclusivamente pela malha de realimentao.
1.8 O Amplificador Operacional Real.
Como j foi dito no incio deste texto, o amp. op. nada mais do que um amplificador
transistorizado com acoplamento direto e elevado ganho. A figura 1.6 mostra um esquema
simplificado de um amp. op. de trs estgios de amplificao.
1.8.1 Circuito Simplificado

1estgio
2estgio
3estgio
Figura 1.6: Esquema simplificado de um amplificador operacional de trs estgios.
Cada um destes estgios tem um motivo de e adiciona caractersticas ao amp. op.. A
seguir h uma descrio de cada etapa de amplificao deste amp. op. hipottico onde
apresentada a influncia dela no circuito total.
1estgio: par diferencial
- apresenta alta impedncia de entrada
- responsvel pelo elevado ganho diferencial
- apresenta alta rejeio a tenses de modo comum
2estgio: emissor comum
- correo no nvel DC para a sada
- apresenta ganho de tenso elevado
3estgio: seguidor de emissor (push-pull, classe B)
- responsvel pela baixa impedncia de sada
- apresenta alto ganho de corrente
- responsvel pela corrente de sada

2. Limitaes de Corrente Contnua


2.1 Anlise do 1estgio do Amp. Op.:
1) I B 0

(corrente de bias)

Esta a corrente DC necessria, em cada entrada, para produzir uma sada de zero
Volts, quando no h sinal nas entradas do amp. op.. A corrente IB a corrente de base dos
transistores bipolares ou a corrente de fuga no gate dos FETs, utilizados no primeiro estgio
de um amp. op.. Para medir estas correntes utiliza-se um circuito simples de ganho inversor
com resistores bastante elevados.
2) VOS 0

(tenso de off-set)

Esta a diferena de tenso DC necessria na entrada de um amp. op. para produzir


uma sada de zero Volts, quando no h sinal nas entradas do amp. op.. Esta tenso varia com
a temperatura e a tenso de alimentao. Para facilitar a medida deste parmetro utiliza-se
amplificadores de alto ganho com entradas aterradas.
3)DRIFT variao desigual dos componentes com a temperatura (VOS / T ),(I OS / T )
Tanto a tenso de off-set quanto as correntes de polarizao sofrem DRIFT
(variao com a temperatura, tenso de alimentao, ou tempo).
4) I OS = / I B + I B / 0
A corrente de off-set (IOS) a diferena entre as correntes de polarizao na entrada
positiva e na entrada negativa de um amp. op.. Como os componentes no so exatamente
iguais sempre ir surgir uma pequena diferena entre estas correntes.
5) Z IN
O primeiro estgio do amp. op. constitudo de um amplificador diferencial cuja
impedncia, apesar de ser muito elevada, no chega a ser infinita. Isto pode ser constatado pela
simples observao de que existem correntes de polarizao fluindo para dentro do amp. op. o
que um efeito deste valor limitado de impedncia.
6) se Vi+ = Vi 0 V0 0 (este efeito no constante com a freqncia )
7) VCC V0
Se existe influncia de DRIFT devido a variao da tenso de alimentao, se VOS e IOS
tambm variam com a tenso de alimentao, podemos concluir que a sada tambm ir se
modificar em funo da tenso de alimentao.

2.2 Modelo para Corrente Contnua:


A figura 2.1 mostra o equivalente eltrico de um amp. op. onde esto representadas
suas principais limitaes para DC. Cada uma destas limitaes ser descrita nas prximas
sees.

Figura 2.1: Equivalente eltrico, DC, de um amplificador operacional no ideal. Cada tem
deste equivalente ser descrito nas prximas sees.
2.2.1 Tenso de Offset e Deriva Trmica:
A tenso de offset ( Vas ) causada pelo desbalano do par diferencial (por exemplo,
devido diferena nas caractersticas entre os dois transistores do par diferencial de entrada) e
pela desigualdade dos transistores do 2 estgio. Esta tenso no constante com a
temperatura e pode ser representada pela equao 2.1.
(2.1)

VOS = VOS ( 25 C ) +
onde

dVOS
T
dT

dVOS
a deriva trmica [ mV / oC] .
dT

Alguns amplificadores operacionais apresentam pinos externos que possibilitam o


balanceamento do par diferencial e conseqente o zeramento de VOS , embora este ajuste cause
dVOS
um aumento de
.
dT

Obs.: A VOS dada geralmente em mdulo.

2.2.1.1 Representao
A figura 2.2 mostra o equivalente eltrico de um amp. op. com VOS. A fonte pode ser
colocada na entrada no inversora caso sua polaridade seja invertida (positivo conectado a
entrada no inversora).

Figura 2.2: Equivalente eltrico de um amplificador operacional com tenso de off-set.

2.2.2 Correntes de polarizao, offset e deriva trmica:


Como o par diferencial composto por transistores, estes necessitam de uma corrente
de polarizao de base (I B ) para funcionar.
Esta corrente, normalmente, da ordem de [ A] a [ nA] , mas pode ser reduzida
usando-se um par diferencial composto por uma configurao Darlington ou transistores FET
(JFET ou MOSFET).
I B varia com a temperatura e no igual para a entrada inversora e no inversora. A
diferena entre estas duas correntes definida como sendo a corrente de off-set, cuja
equao, em funo da temperatura, dada pela equao 2.2. Nesta equao, o ltimo termo
deve-se a chamada deriva trmica ou DRIFT com a temperatura.
(2.2)

I OS = I B+ I B e I B = I B (25 C ) +

dI B
T
dT

Alguns manuais no citam a deriva trmica, mas indicam o T necessrio para dobrar
o valor de I B , o que j o suficiente para utilizar a equao 2.2, supondo que esta variao
seja constante com a temperatura.
2.2.2.1 Representao:
A figura 2.3 mostra o equivalente eltrico de um amp. op. sujeito a influncia de
correntes de polarizao. Note que este esquema utiliza correntes diferentes para a entrada
inversora e no inversora (no enfatiza IOS). Em alguns casos, quando temos apenas um valor
para I B e outra para IOS, podemos fazer cada I B = I B (IOS/2).

Figura 2.3: Esquema eltrico de um amplificador operacional sujeito a influncia de correntes


de polarizao.
2.2.3 Impedncia de Entrada:
A impedncia de entrada de um amp. op. pode ser separada em duas outras
impedncias com caractersticas bem distintas. Uma delas a chamada impedncia de modo
comum, cujo efeito igual para as entradas inversora e no inversora. A outra impedncia
chamada de diferncial e deve-se a caractersticas exclusivas a cada uma das entradas.

10

2.2.3.1 Impedncia Diferencial (Rid):


A impedncia diferencial funo das caractersticas da juno base-emissor dos
transistores de entrada e da corrente de polarizao destes. Sua influncia pode ser quantizada
por meio da equao 2.3.
(2.3)

Rid 2hie

2VT
IB

2.2.3.2 Impedncia de Modo Comum(Rcm):


A impedncia de modo comum funo da impedncia de entrada da fonte de corrente,
que polariza o par diferencial, e do ganho de corrente deste. Esta impedncia pode ser
aproximada pela equao 2.4.
(2.4)

Rcm =

hfe
hoe

Obs.: Rcm >> Rid


2.2.4 Impedncia de Sada:
Esta impedncia se deve principalmente s impedncias de sada do 2estgio (hoe 1 ) ,
refletidas para a sada do amp. op., e pode ser representado por um resistor srie, colocada na
sada dos amp. ops..
A figura 2.4 mostra um amplificador inversor completo, onde a resistncia de sada
(Ro) do amp. op. levada em conta.

Figura 2.4: Equivalente eltrico de um amplificador inversor com resistncia de sada diferente
de zero.
Supondo que a resistncia de sada dos operacionais seja representada pela resistncia
Ro, no circuito da figura 2.4 a influncia desta impedncia de sada, sobre a tenso Vo, :
Vo =

RL / /( R + Rf )
Vo'
Ro + RL / /(R + Rf)

11

E o ganho de lao aberto efetivo fica reduzido de:


1+

Ro
Ro
+
RL R + Rf

A resistncia de sada Ro influencia no clculo do amplificador realimentado porque o


ganho do amplificador a lao aberto no infinito. Assim, a realimentao no consegue
corrigir totalmente a queda de tenso na resistncia de sada Ro.
Obs.: R 0 da ordem de 50 (tipco)
-no devemos drenar mais que 2 ou 3 miliamperes em aplicaes de preciso
2.2.5 Ganho a lao aberto:
Da mesma forma que a impedncia de entrada, o ganho de um amp. op. pode ser
dividido em dois: Ganho diferencial e de Modo Comum. Desta forma, o amp. op classificado
quanto a sua habilidade de amplificar a diferena entre os sinais aplicados a suas entradas, e
rejeitar a parcela de sinal comum as duas entradas.
Alm destas distines feitas ao ganho dos amp. ops., vale a pena ressaltar que os
ganhos mudam em funo de uma srie de itens a saber:
- a carga
- a tenso de polarizao
- a temperatura
- relao outro operacional do mesmo tipo
- Ganho Diferencial (Ad): devido s caratersticas dos transistores do par diferencial
de entrada, corrente de polarizao e ao valor do resistor de coletor destes transistores.
- Ganho de Modo Comum (Acm): funo de 1 hoe do transistor que faz a fonte de
corrente do par diferencial de entrada e das resistncias de coletor deste par diferencial.
Nos manuais, uma informao importante o fator de rejeio de modo comum, que
definido como mostrado nas equaes 2.5, 2.6 e 2.7.
Ad
ou
ACM

(2.5)

CMRR =

(2.6)

CMRR = 20log(CMRR)[ dB] ,

(2.7)

ACM

Vo
ViCM

AD

Vo
V
= o
V+ V ViD

A figura 2.5 mostra o circuito utilizado para medir o ganho de modo comum dos
amplificadores operacionais. Nele uma entrada comum aplicada a um amplificador sem

12

realimentao e a sada deste amp. op. medida. Com estas informaes, utiliza-se a equao
2.7 para conhecermos a taxa de rejeio de modo comum (CMRR).

Figura 2.5: Diagrama esquemtico do circuito utilizado para testar o ganho de modo comum
nos amplificadores operacionais.
A tenso de modo comum definida como sendo a media das tenses nas entradas dos
amp. ops. conforme mostrado na equao 2.8.
(2.9)

ViCM =

V+ + V
2

2.2.5.1 Modelo
A figura 2.6 representa o equivalente eltrico de um amp. op. quando levamos em
conta o ganho de modo comum.

Figura 2.6: Equivalente eltrico de um amplificador operacional levando-se em conta as


influncias do ganho de modo comum.
2.2.6 Limitao de V 0 e rejeio fonte de alimentao:
A sada V0 jamais (exceo feita aos modernos amplificadores do tipo rail to rail)
atinge os valores de alimentao devido quedas de tenso nos transistores do 2 e 3
estgios, e a prpria polarizao dos transistores faz com que o amp. op. no seja imune s
variaes de tenso na alimentao. O fator que caracteriza esta imunidade dado como:
PSRR =

VO
ou PSR = 20log( PSRR )[dB].
VCC

Obs.: - cuidado com o uso de pilhas


- exemplo:
741(SID): 30v / v (tpico)
OP27A ( BB):0,2v / v (uma variao de 1V na fonte produz 0.2V na
sada).
- nos manuais este dado encontrado como: Supply Rejection.

13

Tabela 1: Comparao entre alguns operacionais


Amp. Op.
741C CA3140
OP07C
AD5476
Unid.
Tipo
TJB
FET
TJB alto desempenho FET alto desempenho
X
Fabricante
SID
RCA
Analog Devices
Analog Devices
Vos
1
8
0,06
0,25(Mx)
mV
DRIFT/Vos
0,5
1,0(Mx)
V/C
IB
80
0,01
0,01
nA
1,8
Ios
20
0,0005
0,8
0,002
nA
DRIFT/Ios
0,018
nA/C
Exemplo:
No circuito abaixo, utilizando o modelo sugerido, considere VOS1 e VOS 2 diferentes de zero e
Ad1 e Ad 2 finitos, para responder as questes abaixo.

a) Calcular eo em funo destes parmetros e dos resistores.


b) O manual da Analog Device que apresentava este problema informava que A2 deveria ser
de boa qualidade para o bom funcionamento do circuito. A influncia de VOS 2 realmente
significativa? Precisamos realmente ter um A2 de muito boa qualidade?

Malhas nas entradas de A1:


ed1 R1 i + R1 i + V x + VOS1 = 0
como i i + = 0 ,
ento ed1 = V X VOS1
e como eo1 = Ad1 ed1
ento eo1 = Ad1 (V X VOS1 )
Malha nas entradas de A2 :

14

como ed 2 + eO1 + VOS 2 = 0


ento ed 2 = VOS 2 eO1
Tambm: eO = Ad 2 ed 2
Logo eO = Ad 2 (VOS 2 + Ad1 (V X VOS1 ))
Sabendo que i + = 0, podemos estabelecer uma relao entre eO e V X :
R1
eO
R1 + R2
Substituindo na relao anterior:
e
R1
O = VOS 2 + Ad1 (
eO VOS1 )
Ad 2
R1 + R2
Isolando eO , temos:
V
VOS1 OS 2
Ad1
eO =
R1
1
+
R1 + R2 Ad1 Ad 2
VX =

Como podemos observar pela expresso acima, a influncia de VOS 2 muito menor que a de
VOS 1 , pois a primeira aparece dividida por Ad1 , que tem um valor muito elevado. Assim,
concluimos que A2 no precisa ser to bom quanto indicava o artigo da ANALOG DEVICES.
2.2.7 CIRCUITOS PARA COMPENSAO DE I B e VOS :
Compensao de IB no amplificador inversor
O circuito da figura 2.7 mostra um amplificador inversor sob influncia das correntes
de polarizao.

Figura 2.7: Amplificador inversor com correntes de polarizao representadas pelas fontes de
corrente.
Podemos ver pela figura 2.7 que a corrente I B , ao passar pela rede de alimentao,
provoca uma tenso de erro. A soluo do problema feita por superposio:
Vi = 0 V01 = + R2 IB

15

I B = 0 V02 =
V0 =

R2
V
R1 i

R2
V + R2 I B
R1 i

Este erro pode ser reduzido pela incluso de um resistor (R 3 ) entre a entrada no
inversora e o terra.
I B+ , I B 0
R2
V01 = Vi
R1
I B + ,Vi 0
V02 = R2 I B
I B ,Vi 0
R3
( R + R2 ) I B +
V 03=
R1 1
R3
R2
V0 = Vi + R2 I B ( R1 + R2 ) I B +
R1
R1
se supormos I B+ = I B = I B
R2
R
Vi + I B ( R2 3 ( R1 + R2 ))
R1
R1
para que o segundo termo da equao seja nulo
R3
( R + R2 ) = 0
R2
R1 1
RR
( R + R2 )
R3 1
= R2 R3 = 2 1
R1
R1 + R2
V0 =

devemos ter R3 = R1 // R2. Quando isto acontece a sada depende apenas da entrada e da rede
de realimentao R1 e R2.
Compensao de offset (VOS):
A tenso de offset produz um erro na sada aps ser multiplicada pela relao da rede
de realimentao. Este problema pode ser resolvido utilizando-se as entradas para correo de
offset, que alguns operacionais possuem, porm este mtodo no garante o drift indicado no
manual. Uma alternativa para resolver este problema consiste nos circuitos apresentados nas
figuras 2.8 e 2.9.
Caso do amplificador no inversor.

16

Obs.: Com o ajuste de offset, este circuito


modifica seu ganho, para minimizar estes
efeitos usamos um R de 10K para no
consumir corrente da fonte e um R de
100K pois 100K + uma parcela do R de
10K entram em paralelo com R 1 variando
o ganho. Se esta soma de resistncias for
bem maior do que R1, ento a variao no
ganho ser mnima.
Figura 2.8: Amplificador no inversor com
circuito para compensao de off-set.

Caso do amplificador inversor.

Figura 2.9: Circuito amplificador inversor com correo de off-set.


No circuito inversor comum, a tenso de sada em funo da entrada e da tenso de
off-set pode ser obtido facilmente por superposio:
Vi = 0

V01 = (1 +

Vos = 0i

V02 =

R2
)V
R1 0 s

R2
V
R1 i

E para solucionar este problema, costumamos utilizar o circuito da figura 2.9, onde:
R3 = R1 // R2 para compensar I B
R3 >> 100
se Vx = -Vos o offset anulado
Exerccios:

1) Calcular a funo de transferncia supondo a existncia de Vos , I B+ e I B- para os seguintes


amplificadores:
a) inversor (com um resistor R3 ligado entre a entrada V+ do amp. op. e terra):
b) no-inversor (com um resistor R3 ligado entre Vin e a entrada V+ do amp. op):
2) Calcular a funo transferncia supondo a existncia de CMRR para os seguintes
amplificadores:
a) inversor:
b) no-inversor:
c) buffer:
CMRR = 90dB
Aol = 200.000

15

3. Limitaes dinmicas
3.1 Resposta em Freqncia e Estabilidade
3.1.1 Resposta em freqncia no compensada
Como cada estgio do amplificador operacional composto por transistores, estes
definem plos dominantes, que limitam a resposta em freqncia dos estgios, e por
conseguinte, do amplificador operacional como um todo. Sendo assim, cada estgio tem uma
freqncia de corte, isto , uma freqncia na qual o ganho cai 3dBs. Para DC e baixas
freqncias o ganho praticamente constante. J para altas freqncias, o ganho muda.

Figura 3.1: Resposta em freqncia de uma amplificador operacional no compensado. Para


formar a resposta final, basta somar cada uma das respostas parciais.
Quando o sistema atinge mdulo -1 e fase de 180 ele entra em uma regio de
instabilidade ( por isso que sistemas com at dois plos nunca so instveis). Por outro lado
os operacionais possuem ganhos elevados e mais de dois plos. Isto significa que os
operacionais so instveis por natureza. A equao 3.1 corresponde ao ganho do sistema no
compensado, mostrado na figura 3.1.
A0 p1 . p 2 . p3
( S + p1 )(S + p 2 )(S + p3 )
onde Ao o ganho em baixas freqncias, AVLA o ganho de tenso a lao aberto, 1, 2 e
3 so as freqncias de corte e p1,p2, e p3 so os plos.

(3.1)

AVLA ( S ) =

Os efeitos dos plos individuais de cada estgio do amp. op. foram somados para
montar o grfico abaixo. Perceba que neste caso quando a fase do sinal 180 o amp. op. tem
ganho de 29dB. Se em malha fechada (quando o operacional recebe suas realimentaes
amplificador inversor, no inversor...) o ganho for maior que 29dB ento o sistema ser
estvel, caso contrrio entrar em oscilao. Isto explica porque alguns amp. ops. com grande
BW (produto ganho banda de passagem) s so estveis a partir de determinado AVLF (ganho

16

de tenso em lao fechado), ou seja, no so estveis para ganho unitrio. Como exemplo disto
temos o LF357 que estvel para AVLF > 5.

3.1.2 Clculo do ganho mnimo para estabilidade dos amplificadores operacionais


Para um operacional com ganho AVLA ( S ) =

A0 p1 p 2 p 3
( S + p1 )(S + p 2 )(S + p3 )

Na configurao inversora

17

R1
R1 + R2
portanto podemos redesenhar o circuito, em termos de diagrama de blocos e utilizar a teoria
de controle para determinar o ganho mnimo do amp. op.

temos que a malha de realimentao leva para a entrada do amp. op. uma tenso F =

+
Vi

Vo
AVLA
_
F

Pelo desenho acima vemos que


AVLA
A
Vo
=
= VLA
Vi 1 + AVLA F 1 + L
A0 p1 p 2 p3
Assim L( S ) = F . AVLA (S ) = F
(S + p1 )( S + p 2 )(S + p3 )
E sabendo que L( S ) = 1180 = 1 faz o circuito oscilar, ento
A0 p1 p 2 p3
= 1
F
(S + p1 )(S + p 2 )( S + p 3 )
logo ( S + p1 )(S + p 2 )( S + p 3 ) + FA0 p1 p 2 p 3 = 0
ento S 3 + ( p1 + p 2 + p3 ) S 2 + ( p1 p 2 + p1 p3 + p 2 p3 ) S + p1 p 2 p3 (1 + FA0 ) = 0
e aplicando o critrio de estabilidade de Routh chega-se a concluso de que o sistema oscila se
( p1 + p 2 + p 3 )( p1 p 2 + p1 p3 + p 2 p 3 ) p1 p 2 p 3 (1 + FA0 ) 0
1 p 2 + p3 p1 + p3 p1 + p 2
(
ou: F
+
+
+ 2)
A0
p1
p2
p3
1
lembre-se que: AVLF =
F
Exemplo:

18

A0 = 31622,7766 [90dB]
p1 = 100K rad / S
p2 = 1 K rad / S
p3 = 1 M rad / S

F
AVLF

1
(10,01 + 1100 + 0,101 + 2) = 3,5168 x10 2 para oscilar
A0
1
= 28,4349 29,077 dB para no oscilar.
F

3.1.3 Resposta em freqncia com compensao


Para corrigir a resposta em freqncia de um amp. op. (instabilidade ou resposta a
transitrios) emprega-se algum tipo de compensao. Esta pode ser externa (amp. ops. de
banda larga e alto desenpenho -LM301, LM308, LM318...) ou interna (amp. ops de propsito
geral - LM741, LF351...) ao amp. op.
Nestes ltimos, uma tcnica bastante usada para compensao a incluso de um
pequeno capacitor ( 30pF, por exemplo) entre a base e o coletor de algum transistor do 2
estgio. O efeito deste capacitor multiplicado pelo ganho do 2 estgio (efeito Miller) e
refletido para a sada do 1 estgio. Isto faz com que seja criado no 1 estgio um plo em
uma freqncia muito baixa (10HZ, por exemplo), um zero na freqncia de p2 e outro plo
em uma freqncia bastante elevada (1MHZ, por exemplo). Em suma, p2 cancelado, e p1
deslocado para direita. O resultado final de um amplificador com comportamento de um
nico plo em quase toda a faixa de freqncia.
A nova posio do polo p1 pode ser determinada da seguinte forma:
A1 p1
1
sendo p1
S + p1
R1 (C1 + C m )
A p
e cm = c(1+A2(S)) ou seja cm = c(1+ 2 2 )
S + p2
onde A1 e A2 so os ganhos do primeiro e segundo estgios do amp. op.
A1 (S ) =

19

Na figura acima, v-se os mesmos grficos da figura 3.1 e uma curva extra devido a
influncia do capacitor inserido no segundo estgio. Note que esta curva extra possui um zero
na mesma localizao do polo p2. O resultado deste grfico (quando somamos todas as curvas)
pode ser visto na figura abaixo.

Note que at 1MHz o amp. op. compensado se comporta como um circuito de um


nico plo. Acima desta freqncia o ganho em malha aberta menor do que 1 (0dB), o que
garante a estabilidade do amp. op. at mesmo para ganho unitrio. O custo desta estabilizao
foi a reduo da largura de banda do amp. op.
A0 pi
A p
GBW
0 i =
S + pi
S
S
onde GBW o produto ganho-faixa do amp. op.
(3.2) AVLA ( S ) =

Note que GBW constante, ou seja: Se diminuirmos o ganho aumentamos


proporcionalmente a faixa de freqncias que podem ser amplificadas com o mesmo ganho.

20

3.1.4 Anlise dos efeitos do capacitor de compensao C.


Supondo um amp. op. com o seguinte circuito interno:

ento podemos selecionar a parte do circuito que nos interessa e redesenh-la em funo dos
seu modelo.

sendo assim temos que


A2
e0
A1 .C / R1
R2 C
1
(S ) =
.
S+
ei
C (C1 + C 2 ) + C1C 2 2 C ( R1 (1 + A2 ) + R2 ) + R1C1 + R2 C 2
R1 R2 (C (C1 + C 2 ) + C1C 2 )
S +
R1 R2 (C (C1 + C 2 ) + C1C 2 )
S

Ou seja, um sistema com dois plos. Sendo assim podemos reescrever o denominador da
funo de transferncia p(s) como sendo:
p(s) = S 2 + ( p1 + p 2 )S + p1 p 2
e assumindo-se que p2 >>p1 (uma hiptese bem razovel), temos que
p(s) = S2 + p2S + p1 . p2
sendo assim podemos determinar as duas razes da equao e portanto os plos do sistema.

21

p2

C ( R1 (1 + A2 ) + R2 ) + R1C1 + R2 C 2
R1 R2 (C (C1 + C 2 ) + C1C 2 )

p1

1
C ( R1 (1 + A2 ) + R2 ) + R1C1 + R2 C 2

Para a faixa de valores


R1: 100K ~ 1M
R2: 10K ~ 1M
C1,C2 : ~ 10pF
A1, A2: 200 ~ 500
C: ~30pF
C
P1

C>>0

C=0

1
p1 =
A2 .R1.C

p1 <<

P2

p2 =

A2 .C / R2
C (C1 + C 2 ) + C1C 2

1
R1C1 + R2 C 2
1
1
p 2 >>
+
R1C1 R2 C 2

Exemplo:
R1=1M, R2=100K, C1=C2=10pF, A1=300, A2=200
Com C=0
p1=90910rad/s ou seja um plo em 14.5KHz
p2=1.1Mrad/s ou seja um plo em 175KHz.
Com C=30pF
p1=166rad/s ou seja um plo em 26,5Hz
p2=85Mrad/s ou seja um plo em 13,6MHz.
3.2 SLEW - RATE (Razo de Virada):

22

O slew - rate representa a mxima variao de tenso ( V0 ) que um amplificador


operacional pode apresentar na sada em um dado tempo t . A principal causa de limitao do
slew - rate o capacitor de compensao C, a tal ponto que, para A.O .S com compensao
externa, o S.R. proporcional ao valor de C. Esta caracterstica decorre do fato de a sada do
1estgio se dar na forma de fonte de corrente ( I C 2 ) e de se encontrar neste n o capacitor C
multiplicado pelo efeito Miller. Assim, para uma corrente I c2 constante (salto), teremos uma
tenso eC 2 ( eC 2

I C2
Cm

.t ) na forma de rampa ( I C 2 integrado por C m C. AV2 ).

Obs.: O S.R. uma caracterstica no-linear do AO


LM 741 : SR = 0,5V / s (C = 30 pf )
LM 748 : SR = 40V / s
Valores tpicos para o slew - rate vo de 1V/s em amplificadores de uso geral
2000V/s em amplificadores rpidos. O LM741 tem SR=0,5V/s e o LM748 tem SR=40V/s
Para medir o slew - rate monta-se um buffer e aplica-se em sua entrada uma onda
quadrada. O sinal de sada medido conforme o indicado na figura 3.2. Para calcular o valor
correto para este parmetro, utiliza-se a equao que conduzir a um menor valor para o slewrate, entre as equaes 3.3 e 3.4.

Figura 3.2: Diagrama temporal com grficos da entrada (degrau) e sada de um amplificador
operacional, para medida do slew-rate.
(3.3)

S RS =

90% Mx 10% Mx
ts

23

(3.4)

S RD =

ndices:

90% Mx 10% Mx
td
S R slewrate
s,r subida
d,D descida

3.3 SETTLING TIME (Tempo de Acomodao):


o tempo necessrio para que ao sada do amp. op. fique dentro de uma faixa de seu
valor final, aps a aplicao de um salto em sua entrada. Normalmente entre 99,9% e 100,1%
do valor final ou uma faixa mais estreita. Dependendo das caractersticas do amplificador
operacional, da rede de realimentao e da compensao, o circuito apresentar um
determinado grau de amortecimento ( zeta: constante de amortecimento), podendo ser
considerado sobre, sub ou criticamente amortecido. Assim a sada levar algum tempo para se
acomodar no valor de regime estacionrio, devido ao transitrio. Este intervalo de tempo
definido como tempo de acomodao. A figura 3.3 mostra como identificar o tempo de
acomodao de um sistema a partir de uma excitao em degrau.

Figura 3.3: Tempo de acomodao da sada de um amplificador operacional aps uma


excitao em degrau.
3.4 Cargas Capacitivas:
Em um amp. op., uma carga capacitiva pode quebrar a impedncia de sada e introduzir
mais um plo, no ganho de tenso de malha aberta, e isto pode provocar oscilao no circuito.
1
O plo induzido vale
e sua determinao no fcil, pois ZO funo da freqncia
Zo C L
(ZO(s)). Normalmente cargas capacitivas aparecem quando tentamos compensar o amp. op.
com circuitos externos, estamos excitando algum transdutor ou estamos trabalhando Nestes
casos um capacitor , muitas vezes, colocado diretamente sobre a sada do amp. op. conforme
mostrado na figura 3.5 ou na figura 3.4, porm, neste caso, o capacitor apenas uma carga
para o amplificador inversor.

24

Figura 3.4: Circuito amplificador inversor com carga capacitiva.


Amplificador Operacional de uso geral:
Amplificador Operacional de alta freqncia:

C L < 1000pF
C L < 25pF

Figura 3.5: Um exemplo de circuito para compensao externa de amplificadores operacionais.


No circuito mostrado na figura 3.5 foi implementado um circuito externo para
compensao de amplificares operacionais. O compensador projetado utilizando-se tcnicas
de controle, normalmente por atraso de fase. No exemplo da figura 3.5, a regra de projeto
mostrada na equao 3.5.
(3.5)

1
1

(Ro + R3) C1 (R // Rf )

Exemplo:
Considere que os dois A. O. S. do circuito abaixo tm caracterstica dinmica do tipo plo
dominante.

a) Queremos que o circuito tenha uma resposta em freqncia como a determinada pelas
assntotas da curva acima. Determine o produto ganho - faixa (GBW) de cada um dos A.
O. S. para que esta especificao seja atendida.
b) O circuito deve fornecer uma sada (e0 ) senoidal de at 100KHZ e com 10Vp sem
distorc-la. Calcule o slew rate (SR) mnimo de cada amp. op. para atender a esta
especificao.
c) Considere o modelo DC dado abaixo. Calcule a tenso de sada e0 para ei = 0 , em funo
de VOS1 , Ad1 , VOS 2 , Ad 2 e dos resistores. Algum dos A O S tem mais influncia sobre este
valor de e0? Qual?

25

a) Em um amplificador realimentado, o plo resultante fica situado na freqncia em que o


ganho do elemento ativo (amp. op.) igual ao ganho da rede de realimentao.
Assim, para o amplificador A2, temos:
GBW2 GBW2

S + p2
S
GBW2
A2 ( f ) =
f

A2 ( s ) =

O ganho da rede : G R =
Assim: GBW2 =

R3 + R4
R3

R3 + R4
10 K + 100 K
f2 =
1MHz = 11MHz
R3
10 K

GBW2= 11MHz.

Para A1 , temos:
GBW1 GBW1
A1 (s ) =

S + p1
S
GBW1
A1 ( f ) =
f
1 R1 + R2
1 1K + 100 K
=
= 10,1
10 R1
10
1K
(o fator 1/10 vem do ganho de A2)
Assim: GBW1 = G R f 1 = 10,1 100 KHz = 1,01MHz
GBW2= 1,01MHz.

O ganho da rede : G R =

b)

Para A2:
d
d
SR2 [ e0 ] mx = (10 sen( 2ft )) t =0
dt
dt
SR2 10 2 f cos(2ft ) t = 0 = 10 2 100.000
SR 6,283V/s
Para A1:
A sada de A1 necessita ter apenas 1/10 da amplitude de e0 .

26

SR1 [

d e0
[ ]]max = 2 f cos(2ft )
dt 10

t =0

= 0,6283V / S

c)

R1
e0 ]
R1 + R2
e
e R + e0 R3
0 = 1 4
Ad 2
R3 + R4

e1 = Ad1 [V0 S1 +
V0 S 2

Substituindo a 1 equao na 2, e isolando e0 , temos:


R3 + R4 V0 S 2
V0 S 1
R4
Ad1
,
e0 =
R3 1
R3 + R4
R1
1
+

+
R4 Ad1
R4
Ad1 Ad 2 R1 + R2
Levando-se em conta que os ganhos diferencias Ad so valores elevados,
R + R2
V0 S 1 Observa-se que V0S 1 predominante.
e0 1
R1

3.5 Rudo Eltrico:


Rudo eltrico todo o tipo de interferncia ou sinais indesejados que se sobrepe a
uma informao eltrica. Para evitar confuso, a partir deste momento, a palavra sinal passa
a representar a informao til ao passo que a palavra rudo ser utilizada para fazermos
referncia a qualquer tipo de interferncia eltrica sobre um determinado sinal. O rudo eltrico
nos operacionais se deve ao rudo inerente a cada dispositivos que o compe (transistores,
resistores, etc....). Todo o tipo de rudo gera uma tenso na sada do amp. op.. Poucos so os
livros que falam exclusivamente sobre rudo e como evit-lo, porm um livro texto para este
assunto : Henry Ott, Noise Reduction Techniques. A ltima edio deste livro da dcada
de 80.
Na verdade existem vrias formas de rudo eltrico sendo que cada uma destas formas
est associada a algum evento fsico associado as prprias caractersticas de confeco do
componente. A seguir, so listados os principais tipos de rudo e onde podem ser encontrados.

27

3.5.1 Rudo Trmico:


Este rudo causado pela agitao trmica dos eltrons em uma resistncia. O rudo
trmico constante ao longo de todo o espectro de freqncias, e por isso chamado de
rudo branco. A tenso eficaz gerada pelo rudo trmico pode ser calculada com a equao
3.6.
VtRMS = 4kTBR
onde: k
1,38x10 23 J/K
T
temperatura [k]
B
banda passante [Hz]
R
resistncia []
(3.6)

No osciloscpio o rudo trmico se aparece com o desenho da figura 3.6.

Figura 3.6: Aparncia do rudo branco quando visto em um osciloscpio.


3.5.2 Shot Noise:
Este rudo est associado com uma corrente fluindo atravs de uma barreira de
potencial. Na verdade, ele formado pela flutuao instantnea de corrente eltrica, causada
pela emisso aleatria de eltrons e lacunas. Schottky, em 1918, mostrou que este rudo gera
uma corrente eficaz, que pode ser quantizada de acordo com equao 3.7.
(3.7)

I SN RMS = 2qI DC B

onde

q
IDC
B

1,6.10 19 C
corrente mdia [A]
banda passante [Hz]

Quanto ao espectro de freqncias o shot noise similar ao rudo trmico, pois a


densidade de potncia constante com a freqncia.
3.5.3 Rudo de Contato:
Tambm conhecido por Excess Noise, Flicker Noise, rudo 1/f e rudo de baixa
freqncia, causado pela variao da condutividade devido ao contato imperfeito entre dois
materiais (por exemplo, silcio e alumnio). Este tipo de rudo aparece sempre que existe
junes entre materiais de qualquer tipo, como nas chaves, pontos de solda etc.. A equao 3.8
mostra a intensidade da corrente pela qual pode ser modelado este rudo.
KI DC B
(3.8) I f RMS =
f
onde: K

at, depende o material varia 3dB por oitava (decaimento).

28

IDC
B
F

corrente mdia [A]


banda passante [Hz]
freqncia [Hz]

Note que o rudo de contato If aumenta com a diminuio da freqncia f. Esta a


maior fonte de rudo em componentes baixas freqncia.
3.5.4 Pop Corn Noise:
Este rudo responsvel pelo conhecido estalo que aparece, por exemplo, em
aparelhos de som. causado por defeitos de manufatura da juno (tal como uma impureza)
de componentes semicondutores. Este tipo de rudo depende do processo de fabricao dos
semicondutores. O Pop Corn tem a aparncia de um degrau de tenso de durao
aproximada de 10 ms e que aparece esporadicamente nos aparelhos. A figura 3.7 mostra a
aparncia destes rudo quando visto em osciloscpio.

Figura 3.7: Aparncia do rudo Pop Corn quando visto no osciloscpio.


3.5.5 Soma de Rudos:
Vrias so as fontes de rudo e todas podem estar presentes ao mesmo tempo em um
mesmo circuito. Quando isto ocorre e os rudos no so correlacionados, ou seja, so
independentes, a soma das fontes de rudo produz uma potncia total que igual a soma da
potncia de cada fonte de acordo com a equao 3.9, ou se preferirmos o resultado em termos
de uma fonte de tenso, de acordo com a equao 3.10.
(3.9)

PT = P1 + P2 + ... + Pn

(3.10) VT = V12 + V22 + .....Vn2


3.5.6 Grficos Tpicos de Rudos:
O grfico de rudo levantado numa certa banda de passagem para diferentes
freqncias. Um circuito com filtro sintonizado ajustado para que se mea a potncia ou a
tenso eficaz de rudo gerada por um circuito ou componente. Desta forma cada medida
anotada e posteriormente se traa um grfico que mostra quanto de rudo podemos encontrar
em cada faixa de freqncias.
Em transistores, uma polarizao simples para a configurao emissor comum
montada. Como carga deste circuito existe um filtro passa faixa varivel para sintonizar a
freqncia que se deseja medir o rudo e um voltmetro RMS. A curva resultante destas
medidas mostrada na figura 3.8.

29

Figura 3.8: Grfico de rudo para um transistor bipolar genrico.


Analisando o grfico da figura 3.8 podemos perceber que o nvel de rudo na sada de
um circuito a base de transistores depende da faixa de freqncia em que se est trabalhando:
1. de 0 at F1 temos:
rudo trmico + contato + shot noise
2. de F1 at F2 temos:
rudo trmico + shot noise
3. acima de F2 temos:
rudo da juno do coletor associado diminuio do ganho do
transistor + shot noise.
Em amplificadores operacionais o rudo eltrico normalmente maior que o rudo de
um amplificador construdo com transistores discretos, pois o circuito de entrada do
operacional tem dois transistores (no mnimo) na configurao diferencial. Isto implica num
aumento de 2 no rudo. Outro fator importante que alguns transistores integrados tem
ganho menor que os transistores discretos. Portanto a figura de rudo de um amp. op.
semelhante de um transistor, s que maior.
Observaes:
1. Sempre que possvel devemos limitar ao mximo a banda de passagem.
2. Capacitores e indutores (idealmente) no possuem rudos associados.
3.5.7 Equivalente Eltrico
O circuito equivalente para o amp. op. levando-se em conta os rudos mostrado na
figura 3.9.

Figura 3.9: Circuito equivalente de um amplificador operacional quando levamos em conta os


efeitos de rudo associados a cada componente. As correntes representam shot noise e rudo
de contato. A fonte de tenso representa rudo trmico.

30

4. Tipos de Amplificadores Operacionais


Atualmente uma variedade de circuitos para amplificadores operacionais est disponvel
no mercado. Seguindo o conceito bsico de amplificadores operacionais (ser capaz de
amplificar a diferena entre dois sinais), estes amplificadores trabalham com correntes, tenses,
transcondutncia entre outros. A seguir estudaremos alguns tipos de amplificadores
operacionais integrados e disponveis no comrcio.
4.1 Amplificador Operacional Tpico:
Este circuito consiste do amplificador operacional tal como o conhecemos at agora.
Este o tipo mais comum de amplficador e com o maior nmero de aplicaes. Este circuito,
como j vimos, possui ganho de tenso V0 = A ( v + v ) . Seu smbolo pode ser visto na figura
4.1.

Figura 4.1: Smbolo do amplificador operacional tpico.


4.2 Amplificador Operacional de Transcondutncia: (OTA)
Este amplificador tambm bastante comum, possui uma caracterstica bastante
interessante de amplificar a diferena entre duas tenses de entrada, da mesma forma que o
operacional tpico, porm sua sada em corrente e no em tenso. Isto confere caractersticas
bastante interessantes a este operacional que, por exemplo, pode ter sua sada ligada a sada de
outro operacional do mesmo tipo sem problema de curto circuito. Uma outra caractersticas
bastante interessante deste operacional que o seu ganho variado com o simples ajuste de
uma corrente chamada IB. A funo der transferncia deste operacional dado por
i o = Ag( v + v ) onde Ag = KIB. Seu smbolo pode ser visto na figura 4.2.

Figura 4.2: Smbolo do amplificador operacional de transcondutncia (OTA).


As principais aplicaes para este tipo de amplificador so o controle automtico de
ganho, os multiplicadores e divisores de tenso e circuitos moduladores. A pesar disto este
tipo de amplificador pode ser utilizado em praticamente todos os casos onde um operacional
comum tambm utilizado. Isto, entretanto, no consiste em nenhuma vantagem pois as
caractersticas do OTA no o auxiliam nestas tarefas mais comuns. Como exemplos de OTAs
podemos citar o CA 3080 e o LM 3600. Os OTAs prticos, inclusive os listados, sofrem
limitaes e problemas de polarizao que dificultam seu uso, sendo importante a incluso de
componentes que teoricamente no seriam necessrios. Os fabricantes explicam quais cuidados
devem ser tomados com cada circuito.

23

4.3 Amplificador Norton:


O amplificador Norton um tipo especial de operacional que ao invs de amplificar a
diferena entre duas tenses de entrada ele amplifica a diferena entre duas correntes de
entrada. A sada entretanto continua sendo um sinal de tenso e sua funo de transferncia
dada por V0 = A (i + i ) . Seu simbolo corresponde ao mostrado na figura 4.3.

Figura 4.3: Simbolo do amplificador operacional tipo Norton.


Como exemplos de circuitos integrados destes componentes podemos citar o LM 2900
e o LM 3900. Os amplificadores tipo Norton prticos, inclusive os listados, sofrem limitaes e
problemas de polarizao que dificultam seu uso, sendo importante a incluso de componentes
que teoricamente no seriam necessrios. Os fabricantes explicam quais cuidados devem ser
tomados com cada circuito.
4.4 Amplificador Chopper:
Este tipo de amplificador foi desenvolvido a muito tempo, e antes de ser um tipo de
amplificador ele mais uma tcnica para o uso de amplificadores operacionais, visando a
melhora da qualidade da amplificao. Este amplificador utiliza tcnicas de AC para desacoplar
erros devido a Vos e IB. A melhora mais notvel com relao ao drift com a temperatura de
Vos e Ios. O amplificador chopper pode introduzir um fator de reduo de 50 vezes no drift de
Vos. Desta forma, temos como principais caractersticas deste amplificador o baixssimo Vos a
alta estabilidade trmica e o baixo rudo. Estes amplificadores so estabilizados internamente
por um sistema de chaves e integradores de erro porm seu uso fica limitado a sinais de baixa
freqncia.
A figura 4.4 mostra um esquema simplificado de um amplificador Chopper.

Figura 4.4: Diagrama esquemtico de um amplificador Chopper.


Na figura 4.4 as chaves Ch1 e Ch2 fecham juntos quando Ch3 e Ch4 abrem. A figura
4.5 mostra a seqncia correta para o acionamento de cada uma destas chaves. Neste diagrama
o sinal em nvel alto corresponde a chave fechada. As chaves Ch2 e Ch4 so ligadas aps Ch1

24

e Ch3 serem ligadas, e abertas antes que Ch1 e Ch3 sejam abertas. Assim, os transitrios
causados pelo chaveamento no so integrados pelo filtro passa-baixas da sada.

Figura 4.5: Seqncia de acionamento das chaves do amplificador Chopper mostrado na figura
4.4.
Na figura 4.6 vemos um diagrama de tempo dos sinais presentes no amplificador
chopper da figura 4.4. Nestes grficos apresentada uma onda de entrada constante (Vi), o
mesmo sinal aps recortado pela chave Ch1 (VA), e aps o filtro passa altas (VB), onde
retirada a componente DC deste sinal. A informao presente no n VB amplificada pelo
amp. op. produzindo uma onda quadrada no centrada, devido aos erros de offset e drift,
somada ao rudo de alta e baixa freqncia (VC). Os erros devido ao offset, drift e rudo de
baixa freqncia so retirados aps o filtro passa alta (VD), e o rudo de alta freqncia
retirado pelo filtro passa baixa de sada.
Neste exemplo, a tenso de entrada constante, e portanto, aps o sinal ser recortado
ganha a aparncia de uma onda quadrada. Se uma senide fosse amplificada por este tipo de
amplificador iria produzir pulsos de amplitudes diferentes a cada recorte do sinal de entrada,
mas na sada obteramos a mesma senide de entrada..

25

Figura 4.6: Formas de onda nos ns do amplificador chopper da figura 4.4


Como exemplo de amplificador Chopper podemos citar o LMC 668 com VOS < 5 V e
dVos
= 50nV / C
dT
4.5 Amplificadores Isoladores (A sada isolada da entrada):
Em muitos sistemas o ponto de medida deve ser isolado do restante do circuito
amplificador. Nestes casos devemos utilizar tcnicas de isolao entre etapa de potncia (e
condicionamento de sinais) e a etapa de medio, o que pode ser obtido de vrias formas
diferentes, como por exemplo, uso de isoladores ticos. Entretanto, existem disponveis no
comrcio, integrados em uma nica pastilha, circuitos amplificadores que j possuem isolao
interna com desempenho muito bom e caractersticas garantidas pelo fabricante. Estas
isolaes, podem ser conseguidas com transformadores ou capacitores (o que garante isolao
galvnica). Estes amplificadores isoladores normalmente possui a seguinte relao de ganho:
V0 = A ( V+ V ) . A figura 4.7 mostra o smbolo deste tipo de circuito.

Figura 4.7: Smbolo do amplificador isolador.


No caso de um amplificador chopper isolador, insere-se um transformador no circuito
AC de forma que a sada do amplificador fica isolada do resto do sistema. A figura 4.8 mostra
um exemplo de arquitetura de um amplificador isolador chopper.

26

Figura 4.8: Amplificador isolador chopper.


No circuito mostrado na figura 4.8, convm notar que os terras at o primrio do
transformador vo ligados em uma fonte de alimentao, e os terras a partir do secundrio do
transformador so ligados a outra fonte de alimentao. Desta forma no h contato eltrico
entre a entrada e a sada do amplificador.
As principais aplicaes para este tipo de amplificador encontram-se na rea mdica, na
quebra de laos de terra e na diminuio dos efeitos causados por elevadas tenses de modo
comum. Um exemplo de amplificador isolador o IS0100, ISO120, ISO103 (Burr-Brown)
cujo diagrama de blocos encontra-se na figura 4.9 e suas principais caractersticas so:
1. isolao: 1500 Vrms contnuo
2. impedncia da barreira: 1012 / /9pF
3. ganho normal: 1(unitrio) 20ppm/C

Figura 4.9: Diagrama em blocos do amplificador isolador ISO 103.


Note pelo diagrama em blocos do ISO 103 que este possui acoplamento capacitivo
para o sinal, que modulado e demodulado internamente (para poder ser transmitido atravs
dos capacitores), e fonte de tenso isolada, obtida a partir da fonte de alimentao do circuito
principal.
4.6 Buffer:
Este um amplificador com caractersticas bastante interessantes em qualquer tipo de
circuito, pois ele capaz de fornecer uma isolao entre diferentes estgios de um
condicionador de sinais. Diferente do amplificador isolador este amplificador no fornece

27

isolao galvnica mas uma elevada impedncia de entrada (o que no carrega etapas
anteriores de amplificao ou filtragem) e uma baixa impedncia de sada (o que no afeta os
etgios subsequentes de amplificao). Por estas caractersticas de impedncia este
amplificador possui elevado ganho de corrente e ganho unitrio de tenso. Seu smbolo pode
ser visto na figura 4.10.

Figura 4.10: Smbolo do buffer.


4.7 Tabela de Amplificadores
A tabela 4.1 mostra uma lista de 8 amplificadores operacionais e suas principais
caractersticas DC e AC, todas elas j estudadas anteriormente. Nesta tabela so apresentados
os seguintes itens:
(Vos) tenso de off-set;
Vos drift de Vos;
T
(IB) corrente de
polarizao;

(Ios) corrente de off-set;

(Avol) ganho de malha


aberta;
(CMR) rejeio de modo
comum;

(PSR) rejeio a variaes


na tenso de
alimentao;
(GBW) produto ganho
largura de faixa;
(SR) relao sinal rudo;

Tabela 4.1: Alguns amplificadores operacionais e suas caractersticas principais.


LM741 LF351
LM308 CA314 LM318 LF357
OP43G
0
Vos
2
5
2
5
4
3
0,5
15
10
6
8
x
5
7,5
Vos
T
IB
80
0,050
1,5
0,010
150
0,030
0,0035
Ios
20
0,025
0,2
0,5pA 30
0,003
0,058
Avol
200
100
300
100
200
200
3000
CMR
90
100
100
90
100
100
110
PSR
96
100
96
80
80
100
100
GBW
1
4
1~3
4,5
15
20
2,4
SR
0,5
13
~0,5
9
70
50
6
Fabrica National National National RCA
National National PMI
Obs.:
Uso
Entrada Comp.
Entrada Comp.
Entrada Entrada
geral
JFET
Externa Mosfet Externa/ JFET
JFET
Interna

OPi77G Unid.
0,020
0,7

mV
V/C

1,2
0,3
6000
140
120
0,6
0,3
PMI
Preciso

nA
nA
V/mV
dB
dB
MHz
V/s

4.8 Amplificadores de Instrumentao:

28

Os amplificadores de instrumentao so circuitos que amplificam a diferena entre


duas tenses na entrada deste circuito, mantendo uma elevada impedncia de entrada, uma
elevada rejeio a sinais de modo comum e um ganho diferencial ajustvel (preferencialmente),
de forma similar ao prprio amp. op. porm com ganhos menores.
Uma primeira aproximao para este tipo de amplificador mostrado na figura 4.11.
Nela podemos ver um amplificador diferencial cujo ganho pode ser modificado (apesar de
termos que mudar mais de uma resistncia), porm, tem como problema o baixo valor da
impedncia de entrada, diferencial e de modo comum.

Figura 4.11: Amplificador diferencial bsico


R4
R3 + R4
eCM + e1 e4 e 4 e0
=
R1
R2
R R R2 R3
R 1 + R2 / R1
R
]eCM 2 e1 + 4
e2
e0 = [ 1 4
R3 1 + R4 / R3
R1
R1 ( R3 + R4 )
R2 R3
Se
=
R1 R4
R
ento e0 = 2 (e2 e1 )
R1
e4 = (eCM + e2 )

Exemplo:
Analise a influncia do desbalano de impedncias obtido com as relaes R2=100R1, e
R4=101R3 sobre o CMRR do circuito.
101R1 R3 100 R1 R3
1 + 100
eCM 100e1 + 101
e2
R1 ( R3 + 101R3 )
1 + 101
1
e0 =
eCM 100e1 + 100,0098e2
102
Ad
100
CMRR =
=
= 10200 80dB
ACM 1 / 102
e0 =

29

Uma alternativa para este circuito pode ser vista na figura 4.12. Nela continuamos com
o circuito de amplificao diferencial, porm, agora, com o ajuste de ganho dependente apenas
de uma nica resistncia. Neste circuito, a tenso de sada dada pela equao 4.1.

Figura 4.12: Amplificador diferencial com ganho selecionvel com um nico resistor.
e v
e V
R
R
i1 = 1
V1 = V 1
.R2 = V (1 + 2 ) e1 2
R
R1
R1
R1
e V
R
R
i2 = 2
V2 = V (1 + 2 ) e2 2
R1
R1
R1
V e
1
1
1 e0
i3 = 1 0 = V ( + ) e1

R2
R2 R1
R1 R2
V
1
1
1
i4 = 2 = V ( + ) e 2
R2
R2 R1
R1
Eqs. de Correlao
I) i = i1-i3
II) i = i4-i2
V V2
III) i = 1
R
e
e
e1 V
e
e
1
1
2
1
V ( + ) + 1 + 0 = 0 + 2 1 ( + )V
R1
R1 R2
R1 R2 R2
R1
R1 R2
e
e V
e
1
1
2
1
= 2 2 + ( + )V
II) i = V ( + ) 2 2
R1 R2
R1
R1
R1
R1 R2
e
2
1
( + )V = i + 2 2
R1 R2
R1
e
e
e
e
1
II I) i = 0 + 2 1 i 2 2 i = (e1 e 2 ) + 0 (*)
R2
R1
R1
R1 2 R2
V V2
R
R
R
R 1
R
III) i = 1
= [V (1 + 2 ) e1 2 V (1 + 2 ) + e 2 2 ] = (e2 e1 ) 2
R
R1
R1
R1
R1 R
R1 .R
I) i =

30

e
R
1
+ 0 = i = (e2 e1 ) 2
R1 2 R2
R1 .R
R
1
e0 = 2 R2 [ 2 + ](e2 e1 )
R1 .R R1
2 R2 R2
e0 =
[ + 1](e2 e1 ) ganho controlado por R.
R1 R

Combinando com (*): (e1 e2 )

(4.1)

Uma outra soluo pode ser obtida da seguinte forma:

e1 V e0
+
i ) R2
R1
R2
e V
II) V2 = ( 2
+ i ) R2
R1
e V
III) V1 = V 1
.R2
R1
e V
IV) V2 = V 2
.R2
R1
V V2
V) i = 1
R
I) V1 = (

31

e V
R e e
e
1 e1 V e0
+
i 2
i ) R2 = 2 ( 1 2 + 0 2i)
(
R R1
R2
R1
R
R1
R2
R
(e1 e2 ) 2 + e0
R1
i=
(*)
2 R2 + R

I, II, V) i =

III, IV, V) i =

e V
e V
R
1
R2 V + 2
R2 ) = 2 (e 2 e1 )(**)
(V i
R
R1
R1
R.R1

R2
+ e0
R1
R
(*) + (**):
= 2 (e 2 e1 )
2 R2 + R
R.R1
R
R
e0 = [ 2 (2 R2 + R) + 2 ](e2 e1 )
R.R1
R1
2 R2 R2
( + 1)(e2 e1 )
e0 =
R1 R
(e1 e2 )

Esta segunda configurao, continua tendo o mesmo problema da anterior (as baixas
impedncias de entrada, diferencial e de modo comum). Para isto, a melhor soluo utilizar
entradas bufferizadas e, para modificar o ganho diferencial com apenas um resistor, inteligase um resistor entre os dois buffers de entrada. O circuito final mostrado na figura 4.13.

Figura 4.13: Topologia bsica do amplificador de instrumentao a trs operacionais.


Esta topologia apresenta as seguintes caractersiticas:
entradas diferenciais.
alta rejeio a tenses de modo comum (se os R3 so diferentes, h um erro no ganho mas
no no CMRR).
ganho elevado.
ganho ajustvel apenas com R.
impedncia de entrada (diferencial e de modo comum) elevada em ambas as entradas.

32

se o amplificador tiver ganho unitrio, somente o offset dos amplificadores de entrada vo


ser significativos na determinao do offset de sada. desejvel que os amplificadores de
entrada tenham caractersticas de drift idnticas.
j existe encapsulado
primeiro estgio responsvel pelo ganho e o segundo estgio responsvel pelo CMRR.
e e
R
ed
1 R
V1 = e1 2 1 .R3 = ec =
ed 3 = ec ed ( + 3 )
R
2
R
2 R
e 2 e1
R
ed
1 R
V2 = e 2 +
+ ed 3 = ec + ed ( + 3 )
.R3 = eC +
R
2
R
2 R
R
R2
R2
1 R
1
e0 =
(v 2 v1 ) =
[ec + ed ( + 3 ) ec + ed ( + 3 )]
2 R
2 R
R1
R1
2R
R
e0 = 2 (1 + 3 )(e 2 e1 )
R1
R

Exemplo:
Calcule a funo de transferncia da topologia abaixo:

por superposio:
com e+=0
e
e
sendo
= G
R
R
R
e como eG = K e0
RG
R
K e0

RG
e
ento
=
R
R
R
logo e0 = G e
RK
com e =0

33

RK
e0
RG
2

e
e
= G =
2
2
R
e como e0 = G e +
RK
R
ento e0 = G (e e + )
RK
O ganho diretamente proporcional RG, mas a impedncia de entrada fica diminuida.
sendo

34

5. Circuitos Especiais
5.1 Amplificador em Ponte
So muitas as situaes onde pontes de resistores so utilizadas para medir grandezas
como temperatura ou deformao. Uma ou mais resistncias da ponte mudam seu valor
proporcionalmente a grandeza que se deseja medir. Isto provoca um desequilbrio nas tenses
da ponte que detectado e amplificado por um outro circuito. Eventualmente este
amplificador deve ser responsvel por linearizar ou filtrar o sinal captado da ponte.. Os
sensores resistivos so colocados nos braos da ponte, que pode ser alimentado com fonte de
tenso ou corrente.
5.1.1 Ponte de Resistores Alimentado com Fonte de Tenso:
A figura 5.1 mostra uma ponte de resistores alimentada com fonte de tenso constante,
utilizada para realizar a medida de alguma grandeza fsica. Nos braos da pontes so colocadas
resistncias fixas e variveis, que so, na verdade, os sensores. Estes resistncias variveis iro
produzir uma tenso de sada que depende da variao desta resistncia com a grandeza que se
deseja medir. A equao 5.1 mostra como a tenso de sada, nesta ponte, se relaciona com os
componentes desta ponte.
(5.1)

V0 = A V(

R2
R3

)
R1 + R 2 R 3 + R 4

onde: A: ganho do amplificador;


V: tenso de alimentao da fonte.

Figura 5.1: Circuito de ponte de resistores alimentados com fonte de tenso.


5.1.1.1 Ponte com 1 Transdutor (uma resistncia variando):
Se na ponte apenas uma resistncia muda, ento podemos dizer que:
R1 = R2 = R3 = R, e

30

R4 = R + R.

Ento, substituindo estes valores na equao 5.1, e trabalhando esta equao, chega-se
a equao 5.2:
1
R
V0 = A V (
)
2 2 R + R
2 R + R 2 R
4 R + 2 R

V0 = A V

(5.2)

V0 =

V
R / R
A(
)
4
1 + R / 2 R

Como podemos ver pela equao 5.2, a relao entre a tenso de sada e a variao da
resistncia da ponte, no linear.
5.1.1.2 Ponte com 1 Transdutor por Brao (duas resistncias variando):
Se a ponte mostrada na figura 5.1 possuir dois elementos sensores, um em cada brao
da ponte, ento podemos dizer que:
R1 = R3 = R, e
R2 = R4 = R + R.
Desta forma, se substituirmos estes valores na equao 5.1 e trabalharmos esta
equao, obteremos a relao indicada na equao 5.3.
V0 = A.V (
V0 = AV (

(5.3)

V0 =

R + R
R

)
2 R + R 1R + R

R
)
2 R + R

V
R / R
. A(
)
2
1 + R / 2 R

E mais uma vez, no h relao linear entre a variao das resistncias da ponte e a
tenso de sada do amplificador.

5.1.1.3 Ponte com 2 Transdutores no mesmo Brao (duas resistncias variam):

31

Neste caso, se duas resistncias variam no mesmo brao da ponte, ento podemos dizer
que a relao entre as resistncias :
R1 = R4 = R,
R2 = R + R, e
R3 = R - R.
Se substituirmos estas relaes na equao 5.1 e trabalharmos com esta equao,
obteremos a relao indicada pela equao 5.4.
V0 = AV (

(5.4)

R + R
R R

)
2 R + R 2 R R

R
V
R
)
V0 = (
R 2
2
1 ( )
2R

Como mostrado na equao 5.4 a relao entre a tenso de sada do circuito e a


variao da resistncias no .
5.1.1.4 Ponte com 4 transdutores (todas as resistncia variam):
Se todas as resistncia da ponte variam, ento temos as reguintes relaes entre as
resistncias.
R1 = R3 = R - R, e
R2 = R4 = R + R.
E se substituirmos estas relaes na equao 5.1 e trabalharmos tal equao
chegaremos a relao indicada pela equao 5.5.

(5.5)

V0 = A V (

R + R R R

)
2R
2R

V0 = V A

R
R

E com esta topologia para a ponte, a relao entre a tenso de sada e a variao das
resistncias da ponte linear.

5.1.2 Ponte de Resistores Alimentada com Fonte de Corrente:

32

Uma alternativa para o uso de pontes de resistores a alimentao com fonte de


corrente. A fora a diferena na fonte de alimentao e os resultados que podemos obter com
isto o restante do circuito permanece o mesmo.
No caso da alimentao com uma fonte de corrente, o circuito corresponde ao
mostrado na figura 5.2, e tem como comportamento o descrito pela equao 5.6.
R3 + R4
R1 + R 2
R3
)
R1 + R 2 + R 3 +R 4
R1 + R 2 + R 3 + R 4
onde: A: ganho do amplificador;
I: amplitude da fonte de corrente.

(5.6)

V0 = A I( R 2

Figura 5.6: Ponte de resistores alimentada com fonte de corrente.


5.1.2.1 Ponte com 1 Transdutor (uma resistncia variando):
Se na ponte apenas uma resistncia muda, ento podemos dizer que:
R1 = R2 = R3 = R, e
R4 = R + R.
Ento, substituindo estes valores na equao 5.6, e trabalhando esta equao, chega-se
a equao 5.7.
(5.7)

V0 =

I
R
A(
)
R
4
1+
4

E como podemos perceber, mais uma vez no h uma relao linear entre a variao da
resistncia na ponte e a variao da tenso de sada.
5.1.2.2 Ponte com 2 Transdutores no mesmo Brao (duas resistncias variam):

33

Neste caso, se duas resistncias variam em braos diferentes da ponte, ento podemos
dizer que a relao entre as resistncias :
R1 = R3 = R, e
R2 = R4 = R + R.
Se substituirmos estas relaes na equao 5.6 e trabalharmos com esta equao,
obteremos a relao indicada pela equao 5.8.
V0 = AI (( R + R)
V0 = AI (

(5.8)

V0 =

( 2 R + R )
(2 R + R)
R
)
4 R + 2 R
4 R + 2 R

( R + R R)( 2 R + R)
4 R + 2 R

I
R A
2

E desta vez percebemos que a relao entre a variao das resistncias dos sensores e a
variao da tenso de sada j linear mesmo com apenas dois sensores.
Este circuito de ponte, alimentada com fonte de corrente, pode ser implementado na
prtica como mostrado na figura 5.7.

Figura 5.7: Circuito em ponte de resistores alimentado com fonte de corrente. Implementao
prtica.
Neste circuito prtico, a corrente que flui atravs de RI corresponde ao indicado na
equao 5.9.
(5.9) I =

VREF
RI

34

5.1.3 Outras implementaes lineares


Outras implementaes para este circuito de medida podem ser implementadas com
resultados lineares, porm sua complexidade passa a ser cada vez maior. Dois exemplos destes
circuitos so mostrados nas figuras 5.8 e 5.9.

Figura 5.8: Topologia de ponte de resistores utilizada para medidas, com apenas um elemento
variando e relao linear entre a variao da resistncia e a tenso de sada do circuito.
Nesta topologia, a tenso de sada expressa conforme a equao 5.10.
(5.10) e0 =

R
2R

V0

Figura 5.9: Topologia de ponte de resistores utilizada para medidas, com apenas um elemento
variando e relao linear entre a variao da resistncia e a tenso de sada do circuito.
Esta outra ponte, similar a anterior, possui relao entre a tenso de sada e a variao
AR 2
do valor da resistncia dada pela equao 5.11 se fizermos R 1 =
2
(5.11) V0 = A

V R

4 R

5.2 Reforo de corrente

35

Muitas vezes necessita-se de um amplificador operacional capaz de trabalhar com


circuitos potentes. A capacidade de fornecer ou absorver corrente passa a ser um fator muito
importante e muitas vezes encarecedor no projeto final. Para passar por cima destes problemas
podemos comprar amplificadores operacionais de potncia, normalmente utilizados para
aplicaes em udio ou utilizar circuitos transistorizados nas etapas finais de amplificao.
5.2.1 Reforo de corrente com sada assimtrica
O circuito mostrado na figura 5.10 mostra como podemos suprir correntes elevadas
utilizando um nico transistor na sada do amplificador operacional. Note que neste circuito, o
transistor foi colocado dentro do elo de realimentao, isto faz com que o amp. op. compense
a queda de tenso entre base e emissor do transistor.

Figura 5.10: Reforo de corrente assimtrico.


Este circuito apresenta a vantagem de trabalhar com correntes elevadas de sada (est
configurado em coletor comum) mas possui em contra partida o inconveniente de ter sua sada
assimtrica, ou seja, no permite variaes na tenso positiva e negativamente.
5.2.2 Reforo de corrente com sada simtrica
Uma alternativa, ao circuito de sada simtrica, obviamente, passa a ser o circuito de
sada simtrica mostrado na figura 5.11.

Figura 5.11: Reforo de corrente com sada simtrica.


Este circuito, possui uma grande vantagem com relao ao anterior, que a sada
simtrica, porm, possui uma grande desvantagem: ele distorce a onda de sada do operacional

36

nos pontos de tenso baixa, onde os transistores no esto polarizados.Esta distoro


conhecida como cross-over. Quando os transistores no esto polarizados (tenso de sada
nula) o operacional fica sem realimentao. Neste caso a sada do operacional se eleva em 0,7
para fazer com que um dos transistores conduza, fechando a malha de realimentao. Por
exemplo, se aplicarmos uma senoide a entrada do operacional a sua sada possuir o semi-ciclo
positivo acrescido de 0,7V e o semi-ciclo negativo acrescido de 0,7V ao passo que a sada do
circuito ser uma senoide novamente. Veja a figura abaixo.

O problema do Cross Over que a sada do operacional no pode acompanhar


instantaneamente o degrau de tenso que ocorre prximo do zero volts devido ao limitado
Slew-Rate do operacional. Num 741, por exemplo, com SR=0,5V/s, tempos um atraso de
V 1,4V
t =
=
SR
0,5
t=2,8s.
Este intervalo de tempo limita a operao em freqncias nem to altas.
Este problema de Cross-Over tem uma soluo bastante simples, basta fazer uma pr
polarizao dos transistores com resistores e diodos. O circuito com estas correes
mostrado na figura 5.12. Note que da mesma forma que no circuito mostrado na figura 5.10 os
dois transistores desta configurao de sada simtrica esto em coletor comum, o que garante
um elevado ganho de corrente.

Figura 5.12: Reforo de corrente com sada simtrica e pr polarizao dos transistores de
sada.

37

5.3 Reforo de Tenso:


Algumas vezes o acionamento de circuitos no depende apenas de uma corrente
elevada mas tambm de uma tenso elevada na sada. Esta tambm uma caracterstica que
requer operacionais especiais ou ento um tratamento a base de transistores para possibilitar o
aumento da capacidade de trabalho com tenses elevadas. Quando se fala em tenso elevada
de sada, no est se falando em termos de aumento no ganho, mas de um sinal de sada com
tenso maior que a tenso de alimentao do operacional.
5.3.1 Reforo de tenso com etapa de sada alimentada pela sada do operacional
Um circuito simples que propicia um aumento na tenso de sada, utilizando a prpria
tenso de sada do operacional mostrado na figura 5.13.
Neste circuito, convm notar que h dois transistores ligados em emissor comum (para
evitar um defasamento entre o sinal de sada do operacional e o sinal de sada do circuito),
fornecendo sinal para um estgio reforador de corrente em sada simtrica. Vcc para os
transistores no precisa igual a tenso de alimentao do operacional.

Figura 5.13: Circuito de reforo de tenso para amplificadores operacionais.


5.3.2 Reforo de tenso com etapa de sada alimentada pela alimentao do
operacional
Outra tcnica muito utilizada para propiciar amplificadores com elevada tenso de
sada, usando amp. ops., consiste em ligar elementos sensores de corrente na alimentao do
operacional. Com isto possvel saber quando est sendo exigido mais corrente na sada do
amp. op. e portanto, se a carga for constante, tenses de sada mais elevadas. Isto usado para
alimentar um estgio de sada com elevada capacidade de tenso.

38

Nos operacionais, a corrente de alimentao dos operacionais usada para polarizar


seu circuito interno e para alimentar a carga ligada no operacional. Est tcnica mostrada
atravs de um exemplo que pode ser visto na figura 5.14.
Para o projeto deste circuito importante alimentar corretamente o amplificador
operacional, e para tanto a equao 5.12 deve ser respeitada.
(5.12) VCCOperacional = VCC

R4
0,7
R3 + R4

A tenso sobre o resistor R5, que ir polarizar o estgio de sada tambm deve ter
especial ateno sendo calculado conforme indicado na equao 5.13.
(5.13) R5

0,6V
IS

Neste circuito, os transistores ligados diretamente a alimentao do operacional,


encontram-se em base comum ao passo que os demais transistores esto em emissor comum.
Convm notar tambm que a sada do operacional no esta conectada a sada do circuito, e
isto pode ser utilizado para eliminar a limitao de slew rate do amplificador operacional
pois pode-se obter a mesma corrente Io com um Io reduzido, bastando para tanto diminuir o
valor de R, como pode ser visto na equao 5.14.

Figura 5.14: Reforo de tenso com utilizao da corrente de alimentao do amplificador


operacional.

39

SRV 0 =
(5.14) SRIo' =

Vo
t

Io' Vo SRV 0
=
=
R t
R
t

5.4 Proteo contra sobre - corrente:


Nestes circuitos onde so inseridos amplificadores a base de transistores, perde-se a
capacidade de manter o circuito imune a curto circuito, sobre corrente, variao de
temperatura, e uma srie de caractersticas que so inerentes ao amp. op. e que agora no
esto sendo utilizadas, pois trata-se um circuito discreto. O amp. op. utilizado como acionador
para estes circuitos continua com toda a sua proteo e qualidades garantidas e funcionando
porm as etapas discretas do projeto passam a no ter nenhum tipo de proteo.
De todos estes problemas o que pode trazer piores conseqncias so aqueles oriundos
de sobre correntes. Isto porm facilmente contornado com pequenos circuitos de proteo,
similares aqueles utilizados em fontes de alimentao.
O circuito mostrado na figura 5.15 mostra um exemplo de proteo sendo empregada
no estgio de sada de um reforo de corrente em sada simtrica.

Figura 5.15: Reforador de corrente com proteo contra curto circuito.


O resistor Rs, ligado em srie com a sada do amplificador deve ser calculado de tal
forma que dispare o transistor cuja juno base emissor encontra-se em paralelo com este
resistor quando a corrente de sada estiver alm do limite permitido. A equao 5.15 mostra
como deve ser calculado este resistor.

40

(5.15) R S

0,7 V
I oM x

41

6. COMPARADORES
Comparadores so usados para discriminar se um determinado sinal analgico maior
ou menor que um sinal de referncia. A sada do comparador , portanto, digital. Eles podem
ser construdos com amp. ops. ou com integrados conhecidos como comparadores de tenso.
Os comparadores so construdos especialmente para realizar esta funo de
comparao gerando em sua sada um sinal com caractersticas digitais. Eles no possuem
compensao de freqncia (no so feitos para funcionar como amplificador) e a sua sada
geralmente um transistor a coletor aberto. Portanto, requerem um resistor de pull-up na
sada que excursiona de +Vcc a -Vcc.
6.1.

Caractersticas:

Apesar de possuir o mesmo smbolo do amplificador operacional, e a nvel de clculo e


projeto ser tratado como tal os comparadores possuem uma srie de caractersticas prticas
que visam a melhora no desempenho do amp. op. visando sua aplicao como comparador.
Em contrapartida, muitos dos circuitos internos presentes nos amp. ops. so retirados para
baratear o custo de produo. A principio este procedimento no afetaria o desempenho do
comparador, mas o impede de funcionar como um bom amplificador operacional.
As principais caractersticas destes componentes esto listadas abaixo:
1) So circuitos diferentes do amplificador operacional (no podem ser usados como um);
2) Possuem ganho normalmente menor que o do amplificador operacional;
3) No garantida a linearidade deste componente, pois isto desnecessrio;
4) No possui compensao em freqncia, podendo se tornar instvel se usado como
amplificador;
5) Normalmente sua sada apresenta-se em coletor aberto (open colector), o que permite
que seja calculado o resistor de pull-up de acordo com as caractersticas do circuito que
se deseja montar (velocidade, consumo, capacidade de fornecer corrente...);
6) A corrente de polarizao I B menos preocupante que no amplificador operacional, ou
seja pode assumir valores bem maiores. Normalmente a entrada do comparador ligada a
circuitos de impedncia baixa;
7) Nos projetos a base de comparadores, devemos tomar cuidado com a tenso diferencial de
entrada (Vi), pois como o comparador trabalha muito em lao aberto, esta entrada
diferencial no tende a zero. Para evitar problemas que por ventura venham ocorrer devido
ao excessivo valor na tenso diferencial de entrada, o simples circuito de proteo
apresentado na figura 6.1 pode ser adotado;

Figura 6.1: Circuito de proteo contra excessiva tenso diferencial de entrada.


8) Alguns comparadores possuem tenso de alimentao (VCC e/ou GND) diferentes para as
etapas de entrada e sada. Isto pode ser muito til como no caso do LM311 que possui
estgio de entrada alimentado com 15V e sada alimentada por +5V. Isto vai produzir

41

uma compatibilidade de sinal com os nveis TTL (circuitos digitais) facilitando assim a
interface entre circuitos analgicos e digitais;

9) Melhora na caractersticas de slew-rate e de tempo de resposta;


10) Em alguns comparadores a entrada VIN pode chegar a -Vcc
A tabela 6.1 mostra uma comparao entre as caractersticas de amplificadores
operacionais e de circuitos comparadores de teso. Repare nas diferenas elevadas entre os
valores encontrados para cada um dos componentes.
Tabela 6.1: Comparao entre caractersticas de amplificadores operacionais e comparadores
de tenso. Nesta tabela, Is corresponde a corrente de alimentao.
741
LM339
LM311
LM319
LM710
LM361
MAX9685
200
200
200
40
1,5
3
A ( V / mV
80
25
100
250
16000
10000
10000
I ( mA )
2
2
2
2
1,6
1
5
V ( mV )
SR ( V / s)
0,5
60
150
80
tR ( ns)
1300
200
80
40
14
1,3
*
2
7,5
12,5
25
I S ( mA )
V

os

6.2.

Simbologia:

O smbolo mais comumente utilizado para representar um comparador apresentado


na figura 6.2.

Figura 6.2: Representao grfica de um amplificador operacional.


6.3.
6.3.1.

Configuraes Tpicas.
Detetor por cruzamento de zero.

A configurao mais simples de um comparador consiste em utilizar uma tenso de


comparao em uma de suas entradas e a tenso a ser comparada na outra. Conforme pode ser
visto na figura 6.3.

42

Figura 6.3: Detector por cruzamento de zero e os grficos que representam seu
comportamento.
O sistema sem nenhum tipo de realimentao funciona graas ao elevado ganho de
tenso do comparador. Desta forma, qualquer diferena de tenso entre as entradas j
suficiente para saturar o comparador com a tenso positiva ou negativa de alimentao. Como
sugere a prpria figura 6.3, esta configurao pode ser usado no apenas para comparar
tenses com nvel zero, mas com qualquer outra tenso, basta alter-la diretamente na fonte
usada para a comparao. Nestes casos o grfico mostrado na figura 6.3 ir deslocar-se para a
direita ou esquerda de acordo com a tenso aplicada.
Na figura 6.3, os grficos representam o funcionamento do circuito comparador de
tenso (detetor de passagem por zero). No primeiro grfico temos a representao ideal,
porm, como o slew-rate do comparador no infinito a curva real aproxima-se do segundo
grfico. Como pode ser visto, o comparador tambm ir trabalhar em uma regio linear, que
pode ser um problema apenas quando se est trabalhando com altas freqncias.
Tambm devemos tomar cuidado com os seguintes problemas: VOS, IB e Ad finito. Por
exemplo, se Ad=80dB (10.000) ento para obtermos Vo=+15V precisamos de uma tenso
diferencial na entrada do amp. op. de apenas 1,5mV.
6.3.2.

Limitao de Vo:

Outras aplicaes para os comparadores consistem em circuitos de limitao da tenso


de sada. Nestes casos, um pouco mais complexos que o anterior, o comparador passa a ter
realimentao negativa em algumas situaes. Como se este fator complicador da anlise no
fosse suficiente, a realimentao normalmente no implementada com componentes lineares
tendo sua parcela modificada como uma chave (existe ou no existe realimentao) e/ou
progressivamente de forma a manter constante certos parmetros (como se fosse um regulador
de tenso). Este o caso tpico do circuito mostrado na figura 6.4.

Figura 6.4: Circuito limitador da tenso de sada e o grfico que representa seu
comportamento.
Como podemos ver, este circuito um detector de passagem por zero (a fonte ligada
na entrada no inversora zero) com uma realimentao negativa formada por um diodo
zener. Ora, sempre que o zener estiver conduzindo mudar sua resistncia interna para que a

43

tenso sobre ele fique constante (polarizado direta ou reversamente). Isto faz com que a
tenso na entrada negativa fique igual a tenso na entrada positiva (realimentao negativa).
Como a tenso na entrada positiva zero, ento a tenso de sada corresponde a tenso sobre
o zener.
6.3.3.

Detetor de nvel com limitao de tenso de sada.

O detector de nvel com limitao de tenso no pode ser implementado modificandose a fonte do comparador por zero, pois se isto fosse feito perderiamos a referncia de tenso
sobre a entrada positiva. Isto iria modificar a tenso de sada. Uma alternativa para este
circuito passa a ser a implantao de um somador com resistores na entrada negativa. Desta
forma conseguimos mudar o valor da tenso de comparao sem alterar a tenso da sada.
Esta topologia esta mostrada na figura 6.5

Figura 6.5: Detector de nvel com limitao da tenso de sada e grfico que representa seu
comportamento.
Este detector funciona basicamente como o anterior (item 6.3.2) porm, agora, a
tenso de comparao se deve no apenas a uma tenso mas a um somatrio de tenses. O
resultado deste somatrio que ir mudar a sada do comparador.
6.3.4.

Comparador de janela

Um exemplo bastante interessante do uso de comparadores com sada em coletor


aberto mostrado na figura 6.6. Aqui pode ser visto um comparador em janela ou seja um
comparador que cria uma janela de tenso onde a sada do comparador assume um
determinado valor. Agora, a comparao no feita com apenas um nvel lgico mas com
dois. Se a entrada estiver entre estes dois nveis lgicos, ento a sada ser a tenso de
alimentao positiva. Note que a sada de ambos os comparadores so ligadas a um s ponto,
isto se deve justamente ao fato da sada de cada comparador estar a coletor aberto.
Com este tipo de sada, o comparador s pode fornecer a tenso de alimentao
negativa pois no possui o circuito que o liga com alimentao positiva. Isto deve ser feito
externamente. Ento se um comparador deve fornecer um valor positivo de tenso de sada,
isto s ocorre atravs do resistor externo (o transistor de sada do comparador est cortado). O
outro comparador pode estar com sua sada em nvel baixo que no haver problemas de curto
circuito por causa do resistor externo que limita a corrente pelo comparador. Como podemos
ver esta configurao com as sadas dos comparadores ligadas juntas funciona como uma
porta lgica OR e por tanto esta configurao conhecida como WIRED OR.

44

Figura 6.6: Comparador em janela e um grfico demonstrando seu funcionamento.

6.3.5.

Comparador de Declividade:

Aqui pode ser visto um circuito bem interessante com comparadores. Diferente dos
demais circuitos vistos at agora, o comparador de declividade no compara nveis de tenso
mas sim a derivada do sinal de entrada ou seja a sua declividade.

Figura 6.7: Comparador de declividade e um grfico demostrando seu funcionamento.


Sendo i1 e i2 definidas como:
i1 =

VREF
dv
i2 = C i
R
dt

ento o ponto de comparao corresponde ao ponto onde no h corrente polarizando o zener


(i Z = 0). Neste caso temos que
i1 = i2
V REF
dV
=C i
R
dt
dVi V REF
=
dt
RC
Por outro lado, se a corrente i2 > i1 tempos que o diodo zener est polarizado
diretamente, neste caso a tenso de sada aproximadamente igual 0,7V
Entretanto se i2 < i1 ento o zener est polarizado reversamente e a tenso de sada
corresponde a tenso de zener.
45

Este circuito pode ser utilizado como o trigger em um osciloscpio.


6.3.6.

Comparador com Histerese:

O detector de passagem por zero ou comparador simples que poderia ser


implementado com uma fonte de tenso diferente de zero e mostrado no incio deste capitulo,
possui um grave inconveniente: Sofre muito com o rudo existente no sinal a ser comparado.
Isto porque prximo ao nvel de comparao qualquer rudo que eleve ou abaixe um pouco o
valor do sinal faz com que a sada do comparador se modifique. Ento, durante uma transio
entre um nvel e outro, a sada do comparador fica instvel (oscilando entre nvel positivo e
negativo).

Para evitar este tipo de problema foram criados os circuitos comparadores com
histerese. A histerese nada mais do que a mudana automtica do nvel de comparao logo
aps uma comparao bem sucedida, ou seja, quando se deseja fazer um detector de passagem
por zero, comparamos o sinal com um valor negativo de tenso (um valor baixo), assim que
ele for vencido, trocamos o valor de comparao para um valor positivo de teso (um valor
baixo), de forma que o rudo no seja capaz de atingir este novo valor de comparao. O
detector de passagem por zero, agora imune a rudo, fornece informao de passagem por
zero com uma pequena defasagem com relao ao sinal real, mas com muito menos
problemas de rudo. A figura 6.8 mostra o cicuito de um comparador com histerese e um
grfico mostrando o comportamento deste circuito.

Figura 6.8: Comparador com histerese e um grfico mostrando o seu comportamento.


No comparador por histerese, os rudos tpicos dos sinais analgicos no interferem na
deteo do limiar desejado. No grfico da figura 6.8, um detetor de zero foi montado com
histerese. Esta histerese nada mais do que uma regio ao redor do zero, onde o rudo
existente sobre o sinal, onde esta sendo feita a medida, no conseguir afetar a sada do
comparador. Na verdade os nveis deteo so modificados para que o rudo no interfira na
comparao. Quando o nvel mais baixo do limiar de comparao est ativo o nvel mais alto
esta desligado. Se um sinal vencer este nvel mais baixo de comparao, ento o nvel de
comparao modificado para o nvel mais alto. Normalmente este comportamento de

46

histerese mostrado com um grfico que relaciona tenso de sada com tenso de entrada do
comparador, como o grfico da figura 6.9.
As tenses de comparao so modificadas automaticamente pois dependem da tenso
de sada do comparador. Neste caso a tenso de comparao depende do divisor de tenso
formado por R1, R2 e Vo. Isto faz com que as tenses de comparao sejam centrada em
torno do zero.

Figura 6.9: Grfico de histerese do circuito mostrado na figura 6.8 Nesta figura
P1=Vcc*R2/(R1+R2) e P2=-Vcc*R2/(R1+R2) correspondem as tenses de comparao.
6.3.7.

Comparador com Histerese e Limitador:

O comparador com histerese e limitao de tenso uma mistura dos circuitos dos
itens 6.3.3 e 6.3.6. Nele, como o prprio nome j diz, teremos um comparador com histerese
adicionado ao j conhecido circuito de comparao com limitao da tenso de sada. Este
circuito pode ser visto na figura 6.10.

Figura 6.10: Circuito de comparao com histerese e limitao de tenso de sada.


Se o zener estiver, ento a tenso do zener estar sobre o resistor R1, isto porque
temos realimentao negativa e o valor da entrada positiva igual ao valor da entrada
negativa. Um inconveniente desta realimentao consiste no fato de que a resistncia de
realimentao muda para manter constante a tenso sobre o zener.
Se o zener est conduzindo no sentido direto temos:
VZ = +0,7
I1 =

VZ
R1

V0 = ( R1 + R2 ).I 1
R1 + R2
.0,7
R1
Se o zener estiver conduzindo no sentido inverso temos:
V0 =

47

VZ = VZenner
I1 =

VZ
R1

V0 =

R1 + R2
.VZ
R1

Precisamos, agora, saber quando h a mudana da tenso de sada, ou seja, quais so


os patamares de comparao. Para tanto podemos isolar o circuito de entrada (Vref, Vi e os
dois resistores de entrada) e calcular a tenso entre os resistores (V).
R
(Vi VREF )
V = VREF +
2R
V
V
V = REF + i
2
2
Agora, j conhecendo o comportamento da entrada negativa, temos que descrever o
comportamento da entrada positiva, supondo a tenso de sada igual a Vs e a tenso na
entrada positiva igual a V, temos:
R1 + R2

0,7
V
S
1

R2
R1
VS
V =
R1 + R2 V = R1 + R2 V
S2
Z
R1

Como podemos ver, a tenso de sada Vs pode apresentar dois valores, um quando o
zener esta polarizado diretamente (VS1 ) e outro quando o zener esta polarizado reversamente
(VS2) e portanto, teremos duas tenses de comparao (devido a histerese). Para calcular cada
uma destas tenses de comparao, igualamos a tenso na entrada negativa e positiva do
comparador.
Se a tenso de sada VS1 ento:
V
R2
( R + R2 )
V
.(1) 1
.0,7 = REF + i
R1 + R2
R1
2
2
R2
.0,7.2 = VREF + Vi
R1
R
Vi VL = 2.0,7. 2 V REF
R1

Se a tenso de sada VS2 ento:

48

R2
R1 + R 2
VREF Vi
.
. VZ =
+
R1 + R2
R1
2
2
R2
V = VREF + Vi
2
R1 Z
R2
Vi VH = 2
V VREF
R1 Z
E assim definimos as duas tenses de comparao, VH (tenso de comparao alta) e
VL tenso de comparao baixa, conforme indicado no grfico da figura 6.10. Note que
dependendo do valor de VREF a curva de histerese pode estar em lugar diferente.
Exemplos:
1) Trace a curva e0 ei do circuito abaixo, calculando e indicando no grfico todos os
pontos de quebra e de cruzamento dos eixos. Considere o A O ideal e 15Vei-15V,
EOM=15V, VD=0,6V.

Supondo ei muito negativo ento e0 ser positivo e portanto o diodo D conduz.


Neste caso temos dois tipos de realimentao ocorrendo ao mesmo tempo: Realimentao
negativa (RN) e realimentao positiva (RP).
10 K
Como RN =
10 K + 1,5 K
10 K
e RP =
10 K + 0,17 K
ento temos que a realimentao positiva predominante sobre a realimentao negativa.
Nesta condio o circuito comporta-se como um comparador com histerese.
e0=+E0M
Clculo de tenso de quebra: ocorre quando e + = e
R3
10 K
= (+15 0,6)
= 13,75V
R3 + R4
10 K + 0,47 K
e R + e0 R1
e = e+ = i 2
R1 + R2
R1
R + R2
ei = VH = (e + e0
) 1
= +5,44V
R1 + R2
R2

e + = (e0 VD )

49

Supondo ei muito positivo ento e0 ser negativo e o diodo D estar cortado. Neste
caso tambm temos dois tipos de realimentao e temos que estudar cada caso para
determinar o comportamento do circuito.
10 K
RN =
10 K + 1,5 K
RP =

10 K
10 K + 0,47 K + 3,3K

Logo, como a realimentao negativa predomina sobre a positiva, neste caso o circuito est
funcionando como um amplificador e portanto e+=e- sempre.
Clculo de ganho
R3
e + = e0
R3 + R4 + R5
e R + e0 R1
e- = i 2
R1 + R2
+
e =e

R3
R1
R2
e0

= ei
R1 + R2
R3 + R4 + R5 R1 + R2
e0
= 0,91
ei
Clculo do ponto de quebra: (quando diodo entra em conduo)
Incio da Conduo do Diodo: VD = 0,6V , I D = 0
R5
VD =
e0
R3 + R4 + R5
10 K + 0,47 K + 3,3K
= 2,504V
logo e0 = 0,6
3,3K
e0
Como ei =
= 2,751V
0,91
Ento ei = 2,751V e portanto e0 = 2,504V

50

Obs.: Com a inverso do diodo o clculo anlogo e a curva e0 ei idntica, mas invertida.
2) Trace a curva eo ei do circuito, calculando e indicando no grfico todos os pontos de
quebra e de cruzamento dos eixos. Considere: A.O. ideal, EOM = 15V , VD = 0,7V .

Anlise das Realimentaes:


Neste circuito tambm temos dois laos de realimentao. Um negativo e outro positivo.
Dependendo do tipo de realimentao predominantes teremos comportamentos diferentes para
o amp. op (comparador ou amplificador).
Quando o Diodo est cortado s h realimentao negativa e o circuito se comporta como
amplificador no inversor.
Quando o diodo est conduzindo temos
R1
R1 + R2
R3
RN =
R3 + R4
RP =

51

e como a realimentao positiva neste caso predominante, temos o circuito se comportando


como um comparador.
Supondo ei negativa ento eO muito negativa, logo o diodo D est cortado e o circuito
um amplificador no inversor e neste caso ( e + = e ).
R3
Sendo e =
eO = 0,6 eO
R3 + R4
Como o diodo est cortado ento a corrente sobre R1 zero e como e + = e ento temos que
eO = 1,6667ei
Esta relao valida at que D entre em conduo, quando a R.P. passa a predominar!
O diodo D conduz quando:
eO e + = 0,7V
eO 0,6eO = 0,7V
logo e0=1,75V e portanto ei=1,05V
Assim, o circuito passa a ser um comparador quando ei 1,05V .
Supondo ei positiva ento eO ser muito positiva e o diodo D conduz. Isto nos leva a uma
condio de realimentao positiva e portanto a tenso de sada ser mxima: eO = + EOM
O ponto de quebra ocorre quando: e + = e !
R e + (eO VD ) R1
e = 0,6 eO
e+ = 2 i
R1 + R2
Igualando as expresses: 9 = 0,282ei + 10,267 ei = VL = 4,49V

eO = + EOM = +15V

52

3) Considere o A.O. ideal, EOM = 15V , VD = 0,6V e 15V ei +15V .

Trace a curva e0 ei do circuito, calculando e indicando no grfico todos os pontos de quebra


e de cruzamento dos eixos.
Anlise das realimentaes:
Neste circuito existem dois tipos de realimentao, precisamos determinar qual a
predominante para conhecer o comportamento do circuito.
Quando o diodo est conduzindo temos a seguinte condio para as realimentaes.
5,6 // 27
10
= 0,632 > RN =
= 0,5
RP =
5,6 // 27 + 2,7
10 + 10
Logo a realimentao positiva predomina e assim teremos um comparador com histerese.
Quando o diodo est cortado temos apenas realimentao negativa e o circuito se comportar
como um amplificador
Supondo ei muito negativo teremos e0 muito negativo e o diodo D cortado. Logo temos
realimentao negativa e o circuito se comportando como amplificador.
Assim temos

e0 R4 + R5
=
= 2 (vlido at o diodo entrar em conduo).
ei
R4

Quando o diodo D inicia sua conduo:

VD = 0,6V e I D = 0
Se I D = 0 ento e + = e
V R3 + 2ei R2
eX =
R2 + R3
e X e + = 0,6V (pois o diodo est conduzindo)
53

V R3 + 2ei R2
ei = 0,6
R2 + R3
0,6( R2 + R3 ) R3 V
ei =
= 0V
2 R2 1
logo VH=0V

Supondo ei muito positivo ento e0 ser muito positivo e o diodo D conduz. Isto nos leva a
uma condio de realimentao positiva e o circuito se comporta como um comparador com
histerese, logo e0 = +VCC .
A transio ocorre quando e + = e .

e+ =

ei R2 // R3 + (Veq 0,6) R1

R1 + R2 // R3
e
R4
e =
e0 = 0
2
R 4 + R5

e0
( R1 + R2 // R3 ) (Veq 0,6) R1
2
ei = VL =
R2 // R3
VL = 6,5V

54

Exerccio:
1 Como funciona o circuito abaixo?

VH =

R1
(VCC VD ) Vref
R2

VL =

R1
(VCC + VD ) Vref
R2

55

7. Amostradores
7.1 Amplificador amostrador: (Sample and Hold)
O amplificador amostrador ou simplesmente Sample and Hold (S&H) um
dispositivo capaz de acompanhar um sinal aplicado a sua entrada e congelar o valor
instantneo desta tenso em funo do estado de um sinal de controle. O sinal de controle
uma entrada digital capaz de comutar o amplificador amostrador do modo sample (modo
onde a sada acompanha a entrada, como se fosse um buffer) para o modo hold (modo onde
a sada mantm-se inalterada, independente do sinal que estiver presente na entrada). Estes
circuitos so usados em converso analgico digital, deteco de pico e amostragem
simultnea de circuitos multiplex.
Sua aplicao em conjunto com conversores A/D se faz necessria para manter a
entrada do A/D fixa durante o perodo de converso, isto garante uma converso de melhor
qualidade. Os circuitos de amostragem simultnea so aqueles onde diversos sinais analgicos
devem passar por um nico conversor A/D, porm, nestes casos, interessante que todas as
medidas sejam feitas para o mesmo instante de tempo. Como isto no possvel utiliza-se um
S&H em cada canal (entrada analgica) retendo todos os sinais num nico instante de tempo e
fazendo a converso da tenso de cada canal como se todos estivessem sendo convertidos ao
simultaneamente. Nos detetores de pico, o S&H usado para manter a tenso mxima aps
um transitrio e isto permite que um simples multmetro seja utilizado para realizar a medida
da tenso.
O diagrama esquemtico de um S&H mostrado, sem o seu circuito de controle, na
figura 7.1.

Figura 7.1: Diagrama esquemtico de um Sample and Hold.


O uso do amplificador amostrador exemplificado pelo grfico da figura 7.2. Nele
pode ser visto um sinal analgico com formato sinusoidal, presente na entrada do S&H, e um
grfico do sinal de controle. Os tempos marcados com a letra H correspondem ao perodo
de tempo onde a sada do amostrador no pode mudar (modo hold). Os tempos marcados
com a letra S so os perodos onde a sada do S&H acompanha o valor da tenso de entrada
deste amplificador.

49

Figura 7.2: Grficos da tenso de entrada e sada de um sample and hold em funo do sinal
de controle deste amplificador. S significa sample e h significa hold
7.1.1 Circuitos Tpicos:
Dois so os tipos de S&H que podem ser encontrados em um nico integrado. O
primeiro tipo utiliza um circuito em malha aberta o que lhe garante alta velocidade, pois os
amplificadores internos possuem ganho unitrio, mas pouca preciso no valor amostrado. Isto
ocorre pela prpria caracterstica do circuito de malha aberta, onde pequenos erros no decorrer
do circuito so propagados para a sada deste. Um exemplo de circuito de S&H em malha
aberta mostrado na figura 7.3.

Figura 7.3: Circuito interno de um sample and hold em malha aberta.


O segundo tipo o circuito em malha fechada. Pela prpria caracterstica da
realimentao este sistema mais preciso, possue baixo drift e flexibilidade de ganho mas no
to rpido quanto o anterior. Um exemplo de circuito de amplificador amostrador em malha
fechada mostrado na figura a7.4.

Figura 7.4: Circuito interno de um amplificador amostrador em malha fechada.


Outros circuitos mais elaborados podem ser vistos a seguir.

50

ou com amplificador de transcondutncia

I O = K .I B .ed
CA3080 : I OFUGA 0, 2nA( I B = )

7.1.2 Caractersticas dos componentes


Cada um dos componentes destes dois modelos de amostradores, devem ter
caractersticas especiais que so descritas nas sees subsequentes.
7.1.2.1 Amplificador de entrada:
Este componente deve ter alta capacidade de fornecer e drenar corrente em sua sada
para que o capacitor, que ir armazenar a tenso de entrada, seja rapidamente carregado com o
valor da tenso correto, mesmo depois de transitorios. Tambm deve ser um componente de
baixa tenso de off-set para que ela no interfira no valor da tenso que ser armazenada no
capacitor, principalmente quando este sistema estiver trabalhando com ganho diferente do
unitrio.
7.1.2.2 Amplificador de sada:
J o amplificador de sada deve possuir elevada impedncia de entrada, o que se traduz
em uma baixa corrente de polarizao I B . Isto importante para que o capacitor no se
descarregue sobre o segundo estgio de amplficiao. Um baixo valor de tenso de off-set
tambm importante.

51

7.1.2.3 Chave:
A chave, ou o circuito de chave utilizado no S&H um dos principais
elementos neste tipo de amplificador. Uma srie de caractersticas so importantes a comear
pela velocidade de abertura que deve ser elevada. Isto importante para que o capacitor no
se carregue com tenso diferentes daquela em que estava a entrada quando chega o sinal de
amostrar. Um baixa corrente de fuga (traduzida como uma elevada impedncia da chave,
quando aberta) impede que o capacitor mude seu valor enquanto a tenso de sada estiver
congelad. Uma baixa impedncia quando est abeta impede que o hajam quedas de teso entre
a entrada e o capacitor.
Levando-se em conta o circuito de controle, que ir acionar a chave, deseja-se que haja
pouca ou nenhuma transferncia de cargas eltricas do sinal de controle para a sada da chave.
Quando isto ocorre (em funo de capacitncias parasitas), a tenso sobre o capacitor de
armazenagem tambm ir sofrer influncia do sinal de controle.
7.1.2.4 Capacitor:
Outro elemento de fundamental importncia para o bom funcionamento do circuito o
capacitor deve ser de elevada qualidade o que se traduz em um dieltrico de baixa absoro.
Para tanto recomenda-se o uso de capacitores com dieltrico de poliestireno (polister),
polietileno e teflon.
7.1.3 Chaves Analgicas:
J existem no mercado chaves analgicas construdas com tecnologia CMOS e
integradas em uma nica pastilha. Entre elas podemos citar o CA4016, CA4051, CA4052 e o
CA4066, porm podemos construir chaves com transistores JFET, conforme o desenho da
figura 7.5. Nela, quando VGS = 0, a resistncia da chave a prpria resistncia do canal.
Quando VGS = -15V, a resistncia da chave muito grande, pois ocorre uma zona de
depleo por onde no circulam cargas. Esta chave, de controle bem simples pode ser utilizada
no apenas nos circuitos de S&H discretos mas em qualquer aplicao onde uma chave
eletrnica seja necessria.

Figura 7.5: Chave eletrnica e sua lgica de controle.


Nesta chave, a resistncia de sada deve ser bastante elevada para no descarregar o
capacitor do S&H.

52

7.1.4 Comparao entre Chaves Analgicas e Rels:


Tabela 7.1: Comparao entre rels e chaves analgicas.
Vantagens
Desvantagens
Baixa resistncia de conduo
N limitado de operaes
Alta resistncia quando aberto
Dissipa muita potncia
Rel
Caracterstica de chaveamento Lento( 1ms)
independem da temperatura
Isolao galvnica.
Tamanho (grande)
Bounce (oscilao de contato)
Caro
Se comporta como termopar
Rpida (100ns)
Alta R de conduo (200)
Sem bounce
Sem isolao galvnica
Chave
Operaes ilimitadas
R em aberto pode ser menor que a do
analgica
rel
Pequena (boa para integrao)
Caracterstica de chaveamento depende
da temperatura
Baixo custo
Sem Isolao
Pequeno efeito termopar
Em circuitos construdos discretamente, caso seja necessrio um dispositivo para
trabalhar com altas tenses, podemos usar como chave um rel. Neste caso a tabela 7.1 pode
ser muito til na hora de escolher como implementar a chave. Nenhuma das duas formas de
implementao da chave possui apenas vantagens, ou desvantagens que possam ser
desconsideradas. Portanto uma escolha criteriosa deve ser feita.
7.1.5 Modos Track e Hold: Definies
Como podemos ver na figur 7.6 existem 4 momentos distintos no funcionamento de um
amplificador amostrador. Quando o amplificador est seguindo o sinal de entrada (modo
Track), quando ele passa do modo Track para o modo Hold, quando ele est no modo
Hold e quando ele passa do modo Hold para o modo Track. Em cada uma destas etapas
uma srie de fatores e acontecimentos importantes esto presentes em todos os S&H. A figura
7.7 mostra um grfico com todos os efeitos existentes durante cada um destes momentos.

Figura 7.6: Os quadro momentos de um amplificador amostrador: Dois estados fixos e duas
transies.

53

Figura 7.7: Desenho representando todos os tipos de problemas existentes em cada um dos
momentos de um S&H.
7.1.5.1 Modo TRACK
O modo track est em operao sempre que a chave do S&H est fechada. Nesta
condio o S&H comporta-se como um amplificador comum, onde a velocidade do
amplificador vai depender, principalmente, do capacitor de Hold. Este capacitor colocado
como carga do amplificador do primeiro estgio insere mais um plo no amplificador e desta
forma piora a sua resposta em freqncia. Neste momento tambm so importantes todas as
caractersticas de freqncia dos amp. ops., tais como:
- offset;
- no linearidade;
- ganho;
- settling time;
- largura de banda (resistncia da chave);
- slew-rate;
-I B .
7.1.5.2 Transio TRACK TO HOLD:
Esta transio se relaciona com a abertura da chave, que causa perturbaes no S&H, e
portanto, alterar o valor final armazenado no capacitor. A transio entre o modo track e o
modo hold da figura 7.7 mostrado com mais detalhes na figura 7.8. Nela podemos ver que
existe um atraso entre o acionamento do sinal de controle e o real fechamento da chave, este
atraso chamado de atraso de controle. O tempo de abertura da chave, transientes formados
por efeito indutivo durante a abertura da chave, a incerteza do exato momento em que a chave

54

estar fechada e um off-set por transferncia de carga do circuito de controle para o capacitor
so os principais problemas associados a este momento. Como podemos perceber, todos dizem
respeito a chave e so listados abaixo:
- atraso de controle.
- tempo de abertura (aperture time);
- atraso de abertura efetiva (efetive aperture de lay) - soma dos dois atrasos acima;
- transiente de chaveamento;
- offset de sample to hold - causado pela capacitncia parasita do circuito de controle
da chave. Quando a chave abre as cargas do gate do FET so transferidas para o
capacitor de Hold. Isto causa uma variao na tenso de Hold, chamada de offset
de Sample to Hold.
- incerteza na abertura (aperture uncertainty) - causado por rudo no circuito de
controle;

Figura 7.8: Detalhe do modo track to hold mostrado na figura 7.7.


7.1.5.3 Modo HOLD:
O modo hold est em operao sempre que a chave do S&H est aberta. Nesta
condio o S&H comporta-se como uma fonte DC. Os erros associados a este estado esto
ligados ao capacitor que deve reter cargas mantendo constante a tenso de sada do
amplficiador. Dos principais problemas associados com este modo cita-se o decaimento que
corresponde a perda de carga no capacitor devido fuga ou ciruitos a ele ligados (R de fuga
do capacitor, corrente de polariazao do operacional de sada e resistncia da chave diferente
de infinito);O feed through que uma perda causada pela capacitncia espria entre os dois
lados da chave; e a absoro do dieltrico (deve-se redistribuio das cargas no capacitor
aps ter sofrido trocas rpidas de tenso. Isto provoca uma variao da tenso sobre o
capacitor).
7.1.5.4 Transio HOLD TO TRACK:
Est relacionada com o tempo de aquisio: tempo que o capacitor demora para
carregar a informao. Entretanto este modo no influencia nem causa nenhum tipo de erro
durante o modo hold que o modo principal de operao.

55

7.2 Detetor de pico:


Uma aplicao comum para este circuito consiste nos VUs de Leds existentes em
aparelhos de som. Um circuito bem simples pode ser implementado conforme mostrado na
figura 7.9, juntamente com um grfico da tenso de entrada e sada do circuito. Nele, sempre
que a tenso de entrada for maior que a tenso sobre o capacitor, o diodo conduz e o capacitor
se carrega com o valor presente na entrada. So dois os inconvenientes deste: 1) a queda de
tenso no diodo (impede o uso com sinais de baixa amplitude) e 2) o fato de no haver como
reinicializar o circuito com uma tenso baixa no capacitor.

Figura 7.9: Circuito do detetor de pico e grfico exemplificando seu funcionamento.


Para solucionar o primeiro problema podemos usar detetores de pico ativos como os
mostrados na figura 7.10. Para o segundo problema podemos usar uma chave analgica para
descarregar o capacitor quando desejarmos.

Figura 7.10: Circuito do detetor de pico ativo: Topologia bsica e prtica respectivamente.
Outras topologias

56

8. Retificadores de preciso:
Um circuito retificador convencional, construdo com diodos, como mostrado na figura
8.1, produz uma queda de tenso na onda retificada devido tenso de polarizao do diodo
no sentido direto. Para sinais muito pequenos (menores que a queda de tenso direta do diodo)
a retificao se torno impossvel. Isto sem contar com os problemas de linearidade que deixam
de ser caracterstica do diodo quando este est numa regio inicial da curva de polarizao.
Ento, mesmo que o sinal tenha amplitude suficiente para fazer o diodo conduzir, haver uma
distoro no sinal de sada.

Figura 8.1: Retificador de meia onda convencional.


Para resolver este tipo de problema foram criados circuitos retificadores ativos, a base
de amplificadores operacionais. A vantagem destes circuitos que todas as deficincias do
diodo so compensadas pelo amp. op. sendo possvel montar um circuito com caractersticas
bem prximas da ideal.
8.1 Retificador de onda:

8.1.1 Retificador de meia onda Inversor:

Nesta figura tambm pode ser visto o grfico da tenso de sada (D), da tenso de
entrada (A), da tenso na sada do operacional sem o diodo de realimentao (B) e com o
diodo de realimentao (C).
Como o Amp. Op. possui um Slew Rate finito, o tempo de descida / subida no
semiciclo negativo maior que zero. Isto pode ser visto nos grficos B e C . Colocando os
componentes de realimentao o operacional no estar saturado em -Vcc durante o semiciclo
negativo da onda de entrada e portanto ser muito mais rpido para acompanhar o sinal de
entrada.

8.2 Retificador de Onda Completa:


a)

b)

Outro modelo com elevada impedncia de entrada:

INTEGRADORES

i=

Vi V
R

V V0 =
V0 =

V V0 =

1
idt
C

1
(Vi V )dt porm V- = 0.
RC

1
V dt
RC i

Exemplo: Qual a forma de ondea na sada de um integrador com R = 10K e C = 0,1F


quando a excitao deste circuito uma onda quadrada com perodo de 5 ms?
Neste exemplo o sinal de entrada Vi constante em determinados intervalos de tempo.
V
Dentro de cada intervalo, a expresso da sada Vo igual a V0 = i ( t final t inicial ) ,
RC
portanto, varia linearmente com t. Para cada instante de temos
0 0,25ms V0 M x = 1,25V
0,25ms 0,75ms V0 Mx = 2,5V

Integrador Prtico
Se levarmos em considerao IB e Vos do Amp. Op. temos.

V0 =

1
1
1
Vi dt +
V0 s dt + I B dt + Vos

RC
RC
C

Vos e IB impedem que a integrao seja feita por longos perodos de tempo, pois o
Amp. Op. saturaria. Podemos minimizar este problema usando Amp. Ops. com entrada FET
que reduzem a corrente IB e possuem baixo Vos. Seu inconveniente o custo elevado. Outra
soluo a apresentada no circuito abaixo. A insero de R1 no circuito diminui o ganho DC
do integrador (ganho infinito no integrador puro) para R1/R no circuito modificado. Isto reduz
R
sensivelmente a contribuio final de Vos na sada do integrador. Vos Vo Vos = 1 Vos
R

Para minimizar os erros com IB neste novo circuito podemos usar as tcnicas j
estudadas inserindo um resistor entre terra e a entrada no inversora do Amp. Op.
1
I B R B = R 1 // R , assim ficamos com erro reduzido a Ios dt
C

Como podemos ver no desenho acima o integrador com R1 s possui comportamento


semelhante ao do integrador aps a freqncia de R1*C rad/s. A diferena entre a reta do
integrador puro e com R1 deve-se apenas a diferena de ganhos nas curvas desenhadas. Se
aumentarmos o ganho do integrador puro, sua curva subir at coincidir com a reta inclinada
do circuito integrador com R1. Isto significa que esta a regio de integrao, antes disso este
circuito apresenta caractersiticas de ganho apenas.

Para termos um a preciso de pelo menos 5% a freqncia de operao do circuito


3
. Quando a freqncia de operao aumenta, aumenta tambm a
dada por: f OPerao =
2R 1C
preciso do circuito, pois a reatncia de C diminui e a imfluncia de R1 no circuito tamm.

DIFERENCIADORES

dVC
dV
mas VC = Vin ic = c i
dt
dt
dVi
V0 = Ri c V0 = RC
dt

ic = C

Exemplo:
diferenciador:

R = 10k
C = 0,1F

0 0,25m V0 = 1010
. 3 .0,110
. 6
V0 = 5V

d
(5.10 3 t )
dt

0,25m 0,75m V0 = 1010


. 3 .0,110
. 6 .

d
(....)
dt

* DIFERENCIADOR PRTICO

Teoricamente, em altas freqncias o ganho iria a pois:


V0
R
=
= jRC
Vi
1 / jWC
porm:
Implementao Prtica
fC =

1
2R C C

Geradores de Funo:
Geradores de funo so circuitos capazes de gerar formas de onda de tenso (normalmente)
em formatos variados e com baixa amplitude. As formas de onda mais comuns, disponveis
em quase todos os geradores so:
- senoidal: usada entre outras coisas para a verificao da resposta em freqncia;
- triangular: usada entre outras coisas para a verificao da linearidade;
- retangular: usada entre outras coisas para a verificao de transitrios.
Alm destas, os geradores ainda podem apresentar ondas derivadas das anteriores:
- pulsos;
- rampas;
- salva(burst)
- composio de funes.
Osciladores Harmnicos (lineares):
Estes geradores produzem senides com baixa distoro harmnica. Para que eles funcionem
necessrio que os plos da funo de transferncia estejam sobre o eixo j. Lembre-se,
quando isto acontece, a soluo para a equao diferencial formada, contm uma senoide no
amortecida. Estudando teoria de controle percebemos que um sistema realimentado, pode
oscilar. Para isto, a condio fundamental que, abrindo o lao de realimentao, e
percorrendo tal lao, obtemos um sinal com mdulo e fase equivalente a -1180 . Ou seja
uma rotao de fase de 360. Estes osciladores, entretanto, no sero estudados nesta
disciplina. A pesar disto uma lista de alguns dos tipos mais comuns fornecida abaixo.
Giro Completo de Fase: Osciladores por deslocamento de fase, hartley e colpitts
A = 180, R (w0 ) = 180
Oscila porque:
TOT = A + R ( w0 ) = 180 + 180 = 360

Avano Atraso: Oscilador em Ponte de Wien, Sallen -Key


Avano: derivador. Atraso: integrador

A = 0 0 , R1 ( w0 ) = R 2 ( w0 )
oscila porque:
TOT = A + R1 ( w0 ) + R 2 ( w0 ) = 0 0 + = 0 0

Estabilidade de Amplitude
Quando tentamos variar a freqncia de oscilao de um oscilador harmnico normalmente,
modificamos tambm o ganho de lao de realimentao de forma que este pode parar de
oscilar ou distorcer o sinal gerado. Para corrigir este problema, precisamos de um controle
automtico de ganho (CAG).
v a : proporcional amplitude de C o .
vC : controla o ganho A.
A: pode ser usado um OTA.

Osciladores No Harmnicos: (No Lineares)

No diagrama de blocos mostrado acima, a sada do integrador fornece uma onda triangular.
Desta onda tambm obtida a onda senoidal, bastando para isto a sua conformao, seja com
filtros variveis ou com circuitos de ganho varivel. Da triangular tambm obtm-se a onda
quadrada, quando esta aplicada a entrada de um comparador (normalmente com histerese).
Onda Retangular:

R1
R1 + R 2
R1
VL = VOM
R1 + R 2
VH , L = VOM
onde
R1
=
R1 + R 2
No circuito:
VH = VOM

Carga de capacitor com tenso constante em um circuito RC srie.


V = Vi + (V Vi )(1 e t / )
onde constante de tempo
V VF
)
T = ln(
V Vi
tempo para VF
Aplicando isto ao problema temos que
V = VOM
R1
R1 + R 2
R1
VF = V0 M
R1 + R 2
R1
1
R 1 +R 2
T1 = ln(
)
R1
1+
R1 + R 2
T1=T2
R2
T1 = ln(
)
2R 1 + R 2
Vi = V0M

2R 1
+ 1) mas T1 = T2
R2
2R
ento : T = 2RC ln( 1 + 1)
R2
1
)
T = 2 ln(
1+
Observaes:
T1 = ln(

a) Limitao de V0 M
V0M = VZ + 0,7
Rz deve estar entre 47 e 470 ohms, depende da constante de tempo RC e R2. Procurar fazer
Rz<<R2 e Rz<<R
b) Ciclos Assimtricos: T1 T2 .

1 = R a C 2 = R b C
= 1 + 2
= ( R a + R b )C
Note que so levadas em conta apenas as resistncias Ra e Rb, como se o diodo fosse ideal.
c) O uso do RC no um integrador puro. S ser um integrador puro para alimentao com
fonte de corrente. No o caso. Entretanto para freqncias de funcionamento acima do plo
(1/RC) o circuito se comporta de forma semelhante ao integrador puro e a onda formada
puramente triangular. A pesar disto, quanto maior a freqncia de trabalho menor a amplitude
da onda triangular.
1 / RC
T(s ) =
S + 1 / RC
Onda Triangular:

a) Integrador:
Vo Tri (t ) = Vo Qua
T(s) =

1
t + Vo Tri ( t 0 )
RC

1
integrador puro (plo na origem)
RCS

b) Histerese:
muda o estado quando V+ = 0
V Qua R 1 + Vo Tri R 2
mas V+ = o
=0
R1 + R 2
R
Vo Tri = Vo Qua 1
R2
R
V H = Vo Qua MAX 1
R2
R
VL = Vo Qua MAX 1
R2
* estamos levando em conta a limitao de V0 : Vo Qua MAX = VZ + 0,7

Vo Tri (t ) = Vo Qua

1
t + Vo Tri ( t 0 )
RC

Vo Qua MAX
T1 = 2

R
R1
1
= Vo Qua MAX
T 1 + Vo Qua MAX 1
RC
R2
R2

R1
RC
R2

mas se T1 = T2
4R 1
portanto T =
RC
R2
R2
ou f =
4 R 1 RC
Observao:
a) controle de freqncia:

0 x 1
R p << R
Vo Qua ' = x Vo Qua
Vo Tri (t ) = Vo Qua '
Vo Qua MAX

1
t + Vo Tri ( t 0 )
RC

R
R1
1
= x Vo Qua MAX
T1 + Vo Qua MAX 1
R2
R2
RC

2 R1

R C
x R2
mas se T1 = T2
4 R
T = 1 R C
x R2
R2
ou f =
x
4R , RC
f x
T1 =

Usando um operacional de Transcondutncia (OTA)

Como visto anteriormente (captulo 4) as equaes que descrevem o comportamento do OTA


so as seguintes:
iO = Ag .(e + e )
Ag = k .I B iO = KI B (e + e )
a) O Integrador

R
I
t + e i (t O )
VH = E 2 M 1
R2
C
R4
R
1
e1 (t ) = e 2
. AG. t + e1 (t O )
VL = E 2 M 1
R3 + R4
C
R2
AG R 4 .e2
e1 (t ) =
t + e 1 (t O )
( R3 + R4 )C
E o perodo da onda gerada, quanto vale?
R
AG . R 4 . E 2M
R1
E2 M 1 =
T1 + E 2M
R2
( R3 + R4 )C
R2
2 R ( R + R4 )C
T1 = 1 3
AG . R2 . R4
e1 (t ) = I O

fO =

AG . R2 . R4
4 R 1 ( R3 + R 4 ) C

b) O controle linear da freqncia

AG = K I B
fO =

K .R2 .R4
IB
4 R 1 ( R3 + R4 ) C

Assim podemos fazer um VCO (oscilador


controlado por tenso)

CA 3086 : IB varia AG em 3 dcadas linearmente (1:1000)


10 H Z 10 KH Z
Outro Modelo com Amp. Op.

Vo Qua V + Vo Tri MAX V +


=
R1
R2
+
onde V corresponde a tenso de entrada no comparador (primeiro operacional da esquerda
para a direita).
I R1 = I R 2 =

No instante em que o comparador muda o estado da sada, temos que


V+ = V- = 0
VoQua = Vzener

logo
Vzener Vo Tri MAX
=
R1
R2
R2
Vo Tri MAX =
Vzener
R1
1
Vzener
Vo Tri =
Vzener dt =
t

Ri C
Ri C
se considerarmos t como meio perodo ento VoTri corresponder a VoTriMAX
R2
Vzener T
Vzener =

R1
Ri C 2
R2
T=4
Ri C
R1
2

Gerador de Rampa

Vsubida =

V Re f 1
t
R C

Vdescida = V Re f 2 e

- chave fecha com controle em zero


- R 4 >> R 3 , R 2 , R 1
- comparador open-colector

t
Rchave C

Gerador de Rampa. Segunda Idia

I
t
C
V R3
VMAX =
R1 + R 2 + R 3
V (R 2 // R 3)
VMIN =
R 4 + (R 2 // R 3)

Vsubida =

V R3
e Rchave C
R1 + R 2 + R 3
t

Vdescida =

Onda Senoidal (por conformao de triangular):

a)Caracterstica Logartmica do Par Diferencial

Permite valores de tenso de entrada maiores que 200mV. Distoro harmnica de 1 a 0,1%

IO
q
1 + exp (
ed )
RT
Circuitos extraidos dos manuais da National Instruments
(National , A N - 115)
(National, A N -210)
ic =

b) Conformador com Diodos

Observando o grfico acima. Que deve ser construido de forma a transformar a reta
pontilhada numa aproximao de senoide (linha cheia). Escolhemos os valores das ordenadas
e calculamos os valores das abcissas.
e
e1 = 0,1 arcsen O1 = 3
e O5
e
e2 = 0,1 arcsen O2 = 4,4
e O5
e
e 3 = 0,1 arcsen O3 = 6,0
e O5
e
e 4 = 0,1 arcsen O4 = 7,5
e O5

Clculos das Fontes


Vi = eOi 0,6V
V1 = 2,4 V
V3 = 4,6 V
Clculo dos Resistores:

ei
R
= 1+ a
eO
Rb
Ra=R
Rb o paralelo dos resistores (R1,R2,R3,R4) que estiverem conduzindo no momento.
e i
= 1 significa que nenhum resistor Ri conduzindo ( Rb )
e O
e e
e i
e
R
r2 : i = 2 1 = 1,167
=1+
R1 = 6 R
R1
e O
eO eO2 eO1
r1 :

e e2
ei
e i
R
= 1,6
= 1+
R1 // R2 = 1,67 R R2 = 2,31R
= 3
e O
eO eO 3 eO 2
R1 // R2
e e3
e
e i
R
r4 : i = 4
= 2,5
= 1+
R1 // R2 // R3 = 0,667 R R3 = 1,11R
e O
eO eO 4 eO 3
R1 // R2 // R3
e e4
e
e i
R
r5 : i = 5
= 7,5
= 1+
R1 // R2 // R3 // R4 = 0,154 R R 4 = 0,2 R
R1 // R2 // R3 // R4
e O
eO eO 5 eO 4
r3 :

Implementao das Fontes:


As fontes de tenso (V1....V4) podem ser implementadas com divisores de tenso:

R >> RF
Ver: National, AN - 263
c) Srie de Taylor modificada:

x3 x5 x7
sen x = x +

+ ... expanso por srie de Taylor.


3! 5! 7!
x3
a srie de Taylor truncada. Ou seja, uma aproximao com erros.
sen x x
3!
Para melhorar os resultados da srie de Taylor truncada, podemos corrigir os valores da curva.
Se escolhermos a relao abaixo, teremos um erro 5 vezes menor do que na srie de Taylor
truncada.
x 2,827
sen x x
6,28

Para esta srie, o erro terico obtido da ordem de 0,23% para 0 x


2
O problema, agora, passa a ser a forma de implementar esta funo. Isto pode ser obtido com
a seguinte relao matemtica:
x 2 ,827
sen x x
= x 0,15924 a log[2,827 log( x )]
6, 28
E esta relao pode ser implementada pois existem amplificadores logaritmos comerciais.

Este circuito vale apenas para a faixa de valores especificado acima. Estes valores so
positivos o que impede seu uso com uma triangular. Este problema pode ser contornado com
o uso de retificadores e amplificadores inversores. Abaixo pode ser visto o grfico da tenso
de sada do circuito em funo de sua tenso de entrada (uma onda triangular).

Modelo comercial com ganhos variveis selecionveis por resistores e diodos.

Existem CIs prontos para geradores de funo. Um deles o 8038 da Intersil. Este CI permite:
- ajuste de freqncia
- ajuste de linearidade.
Exemplos:
1) Analise o funcionamento do circuito abaixo.Considere os amp. ops. ideais e EOM = 15V
(Eom a mxima tenso de sada).
a) Analise o funcionamento do circuito abaixo e trace e1 , e2 , e 3 t , calculando e indicando
valores de tempo e tenso.
b) O circuito continuaria funcionando caso as duas entradas de A3 fossem trocadas entre si?
Justifique.

A2 : Comparador com histerese.


R
VH = E 2 M 1 = +10V , VL = 10V
R2
A3 : Comparador de cruzamento por zero.
R3
15
e + = E3
= 30
= 3,33V
R3 + R4
15 + 120
A1 : Integrador:
R3
e e+ +
iR = 2
,e =
e3
R
R3 + R4
iR
e1 (t ) = t + e1 (t 0 )
C
Soluo para entrada negativa A3 aterrada Soluo para entrada positiva A3 aterrada
Entrada positiva conectada a e2
Entrada negativa conectada a e2
e2 = +E2M, iR =

1
10K

(+15V

15K
15K +120K

e2 = E2 M , i R = 1,33mA

15V) = 1,33mA

e 2 = + E2 M , iR =

1
15K
(+15V (15V )
) = 1,66mA
10 K
15K + 120K

e2 = E 2 M , i R = 1,66mA

T1 : 10V =
T1 = 0,98mS
T2 : +10V =

1,33mA
T1 + 13,33V
56nF
(1,33mA)
T2 + (13,33)
56nF

T2 = 0,98mS
T = 1,96mS f = 510,2 z

T1 : 10V =
T1 = 0,56mS
T2 : +10V =

1,667mA
T1 + 6,667V
56nF
(1,667 mA)
T2 + (6,667V )
56nF

T2 = 0,56mS
T = 1,12mS f = 892,86 Hz

2) Analise o funcionamento do circuito abaixo.


a) Trace e1 , e 2 , e3 t , calculando e indicando valores de tempo e tenso.
b) Explique o que ocorreria no circuito caso R2 fosse trocado por outro resistor de forma que
R2 < R1 .
c) O circuito continuaria funcionando caso as duas entradas de A2 fossem trocadas entre si?
Justifique.
Considere os amp. ops. ideais e EOPM = 15V (mximo valor da sada).

a)

V3
1
iC t + e3 (t 0 ) T =
C
iC
C
e
e
iC = (i1 + i 2 ) = ( 1 + 2 )
R1 R2
Entrada negativa de A2 aterrada
Entrada positiva ligada a e3
e3 (t ) =

Supondo e1 = + E1M , e3 = 0
T1 : e1 = + E1M e3 neg e2 = E 2 M
15V 15V
iC = (
+
) = 0,5mA
10 K 15 K
10V 100nF
T1 =
T1 = 2mS
0,5mA
T2 : e1 = E1M , e2 = E2 M

Entrada positiva de A2 aterrada


Entrada negativa ligada a e3
Supondo e1 = + E1M , e3 = 0
T1 : e1 = + E1M e3 neg e2 = + E 2 M
15V 15V
10V 100nF
iC = (
+
) = 2,5mA T1 =
10 K 15K
2,5mA
T1 = 0,4mS

T2 : e1 = E1M , e2 = + E 2 M
15V 15V
10V 100nF
15V 15V
10V 100nF
iC = (
+
) = 2,5mA T2 =
=

+
=
mA

T
=
i
(
)
0
,
5
C
2
10 K
15K
2,5mA
10 K 15K
0,5mA
T2 = 0,4mS
T2 = 2mS
T3 : e1 = E1M , e2 = + E2 M
T3 : e1 = E1M , e2 = E 2 M
15V 15V
10V 100nF
15V 15V
10V 100nF
i C = (
+
) = 0,5mA T3 =
iC = (
+
) = 2,5mA T3 =
10 K 15K
0,5mA
10 K
15K
2,5mA
T3 = 2mS
T3 = 0, 4mS

T4 : e1 = + E1M , e2 = + E 2 M

15V 15V
10V 100nF
i C = (
+
) = 2,5mA T4 =
10 K 15K
2,5mA

T4 = 0,4mS

T4 : e1 = + E1M , e2 = E 2 M
10V 100nF
15V 15V
+
iC = (
) = 0,5mA T4 =
10 K 15 K
0,5mA
T4 = 2mS

b) Quando R1 < R2 , i1 > i2 (caso anterior). Assim a corrente i1 a determinante do sentido


de carga de C, e conseqentemente, do sentido( pos. ou neg.) de e3 . Como e3 quem vai
provocar as transies de e1 , e3 fica limitado regio de histerese do comparador, e o circuito
funciona como um oscilador, em e3 oscilando entre VH e V L .
Caso R1 > R2 , i1 < i2 e a corrente i2 que passa a determinar o sentido de carga de C, e
conseqentemente, de e3 . Como decorrncia disso, o lao de realimentao que passa a
controlar o circuito o lao que passa por A2 , A 3 , e no mais o lao de A1 , A3 . Fazendo uma
anlise de lao A2 , A3 , temos as seguintes situaes:
caso i) o lao A2 , A3 inversor, fazendo com que A2 esteja sob R.N.. Assim, A2
ajusta o seu valor de e2 de forma que e + = e ( A2 ), ou e3 = 0. Este valor de e2 o que faz
com que iC = 0, i.e., i2 = i1 . Conseqentemente e2 = e1

R2
, dependendo do ponto de
R1

saturao de e1 (+ ou - E 1M ).
caso ii) o lao A2 , A3 no inversor, fazendo com que A2 esteja solo. R. P. isto faz
com que e2 sature em E3 M , e e1 em E1M . O sentido de saturao que as sadas vo
assumir indeterminvel, dependendo apenas de alguma tendncia inicial do circuito.
Concluso: nas duas situaes acima o circuito no funciona mais como um oscilador, tendo
suas sadas estabilizadas em valores constantes ( invariveis com o tempo).

Circuitos Analgicos de Transmisso de Dados


I) Introduo:
-Transmisso de Dados Analgicos:
Problemas Associados:
Informaes analgicas, quando transmitidas a distncia, sofrem alteraes devido a
interferncia eletromagntica, queda de tenso nos fios condutores e diferenas de terra entre o
transmissor e o receptor.
a) resistncia eltrica dos fios de coneco;
b) mltiplosrterras
r (terra flutuante);
c) campos E e B que interferem na linha.
II) Tipos de Circuitos:
- lao de corrente;
- moduladores por largura de pulso;
- conversores tenso-freqncia e freqncia-tenso.
Normalmente nestes casos temos dois circuitos interligados por dois fios onde passa a
informao. Os terras destes dois circuitos normalmente esto interligados. Esta ligao faz
com que circule corrente de rudo pelo fio terra do sinal e esta ligao. A corrente de rudo
pode ter diversas causas: interferncias eletromagnticas, correntes de outros circuitos que
circulam nestas ligaes etc..
1) Lao de Corrente:
A informao transmitida por Corrente, e no por tenso. Esta tcnica reduz o efeito da
interferncia por campos eltricos e resolve o problema de queda de tenso nos fios. Note que
ainda existe a desvantagem dos terras do transmissor e receptor serem comuns.

iE =

VCC Vi
iC
R

R L 250 500

Obs.: Resolve os problemas de resistncia eltrica dos fios de coneco e do campo E .


Notas sobre o lao de corrente.
A queda de tenso no fio no altera o resultado. A informao transmitida por um
sinal de corrente e a queda de tenso irrelevante (dentro de certos limites que permitem o
funcionamento da fonte de corrente).
Como RL geralmente baixo (poucas centenas de ohms) a transmisso por lao de
corrente sofre pouca interferncia devido a campos eltricos.
Fazendo a ligao entre transmissor e receptor com fios blindados ou paralelos e
prximos (de preferncia ainda tranados), a interferncia de campos magnticos reduzida.
a) Fonte de corrente:

(V1 V)
R1
( V V)
V2 = V R 2 2
R1

V1 = V R 2

R
R2
) V1 2
R1
R1
R
R
V2 = V (1 + 2 ) V2 2
R1
R1
R
R
R
R
V V2 1
i0 = 1
= (V (1 + 2 ) V1 2 V(1 + 2 ) + V2 2 )
R1
R1
R1
R1
R
R
considerando que R << R2
R V V1
io = 2 ( 2
)
R1
R
V1 = V(1 +

Padres
A transmisso de informao analgica por um sinal de corrente uma tcnica muito
utilizada na industria. Os padres mais comuns so:
de 4 at 20mA usado em circuitos de medida de temperatura: de 4 at 20C ou de 20 at
1000C. Este padro fornece a informao de fio partido. Parte da corrente utilizada para
alimentar os circuitos dos sensores.

De 0 at 20mA usado em circuitos para medida de temperatura entre 0 at 20C ou de 20 at


1000C.
Os circuitos podem ser do tipo SINK (drena corrente, sem fonte de alimentao
interna) ou do tipo SOURCE (fornece corrente, possui fonte de alimentao interna com
capacidade de fornecer 20mA).
Exemplo: XTR 100BURR BROWN

polarizado com 4mA (possui um zenner que polariza o integrado); no necessria fonte de
alimentao, apenas de refncia.
R(T) termistor (polarizado pelo integrado)
2) Modulao por Largura de Pulso:

Modulao por largura de pulso No Linear

vi < v0 mx
vi > 0

Se v0 > 0
Ento iC =

iC =

vi vc v 0 v c
+
R
R

1
(vi + v0 2vC )
R

Se v0 < 0 iC =

vi vC vC + v 0

R
R

1
(vi v0 2vC )
R
T independente de vi ; vi varia a largura dos semi - perodos (inclinao das exponenciais).

Ento iC =

Conversor Tenso-Freqncia e Freqncia-Tenso:


* Diagrama em Blocos:

a) Converso TensoFreqncia (VCO):

Elimina o efeito da interferncia eletromagntica, pois a informao transmitida


digitalmente em freqncia.
Isola o terra do transmissor e do receptor.
A queda de tenso no fio no tem influncia no sinal de sada.
Aplicaes:
- modulao FM/PM;
- transmisso de sinais a distncia;
- isolamento galvnico (amplificadores isoladores);

- converso AD (precisa de um contador).


* Vco baseado no oscilador triangular:

O multiplicador presente no diagrama de blocos acima pode ser um CI multiplicador ou pode


ser obtido com o auxlio de um OTA como foi visto no captulo 10.
Exigncias de um VCO:
- estabilidade de f o com o C integrador;
- linearidade de f o ( Vi ) ;
-estabilidade trmica.

VCF 32 da BURR-BROWN:

O circuito de um Mono Estvel, necessrio para o diagrama de blocos do VCF 32 da BURR


BROWN. Se o circuito acima for montado discretamente, pode ser obtido com circuitos
especficos para esta aplicao como o 555. Este CI ser estudado em outra disciplina mas os
circuitos bsicos e suas frmulas podem ser facilmente obtidos de qualquer manual do
componente, revista ou livro que trate sobre o assunto. As configuraes de componentes so
sempre iguais para cada aplicao. A aplicao mono estvel apenas uma das possveis
aplicaes do componente.
Um monoestvel possui apenas um valor de tenso de sada estvel, normalmente zero
volts. Entretanto, pode modificar sua sada, temporariamente, quando um sinal de disparo
fornecido a sua entrada. Este perodo transitrio em que a sada do monoestvel passa de
0Volts para VCC determinado pelos componentes RC que so interligados ao mono estvel,
determinando sua contante de tempo.
No VCF 32 obtemos as seguintes caractersticas:
-linearidade: 0,01% a 10KHz e 0,05% a 100KHz.
-faixa dinmica: 6 dcadas
-responde at 500khz
-componentes externos: R, C, do integrador Cos, Rup do mono estvel.

Neste circuito o mono estvel, ao ser disparado pelo comparador, fecha a chave por um
perodo dado por: tos = (Cos + 44pf ) 6.7 K onde Cos um capacitor externo ao integrado e
ligado diretamente ao mono estvel. Neste tempo o capacitor de integrao carregado, de
forma que e1 se torne cada vez mais positivo. Ao passar o tempo do mono estvel, a chave
aberta. Neste caso a tenso cai, porque o amp. op. est configurado como um integrador (Ei
positivo). Quando e1 cruza por zero o Comparador gera um pulso. O Mono Estvel dispara
fechando a chave. Abaixo podemos ver os grficos do funcionamento deste VCO.
Observao: No VCF 32 Vi/R deve ser menor do que 1mA que corresponde ao valor da fonte
de corrente interna.

A corrente que drenada do capacitor integrador durante o intervalo da chave fechada


deve ser fornecida novamente no intervalo de tempo em que a chave est aberta. Assim
tos

1
Fout

1
1
(1mA Iin ) dt = Iin dt

C 0
C tos
onde o primeiro termo representa a chave fechada e o segundo a chave aberta. Nesta equao
tos corresponde ao tempo do mono estvel permanece com sada ativa.
1

(1mA - Iin) tos = Iin


tos
Fout

Iin
Vin
Fout =
=
1mA tos R (1mA tos)
Note que a freqncia de oscilao no depende do capacitor de integrao.
O circuito mostrado anteriormente pode ser implementado discretamente. A fonte de
corrente poderia ser a fonte mostrada no inicio deste captulo, o mono estvel, como j foi
mencionado, poderia ser implementado com um 555. O restante do circuito pode ser
implementado com operacionais comuns.
Exemplo: Analise o VCO abaixo e projete-o para:
fo = 1KHz quando Ei = 1V
fo = 5KHz quando Ei = 5V
Usar VCC=15V.

Com os dados acima, sabe-se que o tempo de nvel alto do mono estvel deve ser de
1
TM =
= 100 s
2 f OMx
Se utilizarmos o LM741 teremos e2MX=13V.
Se utilizarmos o NE555 teremos eTrigger=5V.
Assim utilizaremos em nosso projeto: e2MX=12V e e1Min=5V (os valores utilizados esto
dentro da faixa de valores que podem ser obtidos com os componentes escolhidos)..
Fonte de Corrente:
R e E1
IO = 2 O
R1
R
mximo e2 ocorre quando o comparador que dispara o mono estvel acionado. Este
comparador est dentro do NE555 e disparado quando a tenso na entrada 2 (trigger) do
mono estvel alcana 2/3 de VCC ou seja 10V. Nesta situao temos:
e
e
12 10
I O = 2 Mx 1Mx =
R
R
Neste mesmo instante de tempo, a sada assume seu valor mximo, que depende dos zenners.
Escolhendo um zenner de 10V, teremos eo=10V. Para garantir que o circuito funcione com o
menor valor de tenso de entrada, temos que escolher Ei=1V. Nesta situao a corrente
fornecida pelo circuito :
R2 10 1

R1
R
Estes dois valores de corrente devem ser alcanados (pior caso). Sendo assim:
IO =

2 R2 9
=
R R1 R
logo
R2 2
= = 0, 222
R1 9
podemos escolher
R1=100K e

R2= 22K.
Arbitrando C=100nF e sabendo que
I
E1 = O t
C
CE1 C (e1Mx eTRIG )
ento I O =
=
t
TM
100nF 5V
= 5mA
logo I O =
100 S
e portanto
R 9
R= 2
= 396 se escolhemos R=390 (valor comercial)
R1 I O
22 K 9
teremos I O =

= 5,08mA
100 K 390
Freqncia de Funcionamento

1
It
C
E Ei R2 T1
T1 : E1 = OM

R
R1 C
E R T
T2 : E1 = i 2 2
R R1 C
R R1 C
T2 =
E1
E1 R2
R R1 C EOM Ei R2 T1 EOM Ei
T2 =
T1

=
E i R2
R
R1 C
Ei
E
T2 = ( OM 1)T1
Ei
E
E
T = T1 + T2 : T = T1 + ( OM 1)T1 = OM T1
Ei
Ei
1
1
fO =
fO =
Ei
T
EOM T1
Vc =

Conferindo os resultados:

e =0V Io =0,564mA
1KHz : Ei = 1V eo =10V I =5,08mA
o
o
e =0V I =2,82mA
5 KHz : Ei = 5v eo =10V I o=2,82mA
o
o

Clculo do mono-estvel:
Quando a tenso no pino 2 (TRIGGER) atingir um valor levemente inferior a 1/3 VCC, o
monoestvel dispara (sada vai de zero p/ ~VCC) e se mantm em nvel alto por um perodo
definido pelos elementos Rm e Cm ( Tm 1,1 Rm C m ), voltando para o nvel baixo.
Tm 1,1 Rm C m Rm C m 9,09 10 5 Rm = 10 K // 100 K = 9,09 K
C m = 10nF
eOMx
e
13 10
=
= 0,299 RZ = 270
RZ = O 555 Mx
10mA + 4 A
I ZMin + I RIMx

Testes do circuito projetado usando LM 741 CN (NAT) , RC 555N (RCA)


0,1*
1
2
3
4
5
Ei (v )
f (KHz ) 0,077
0,952
1,904
2,857
3,810
4,762
Os * da tabela indicam os limites de operao do VCO.

9*
8,670

A relao entre tenso e freqncia ficou em f O = 0,952 Ei [KHz]


OBS.: atravs da troca de 'C' de 100 nF para 200nF o circuito mostrou sua independncia
deste capacitor, pois a freqncia de oscilao manteve-se aprox. constante (variando apenas a
amplitude triangular).

VFO discreto (transistorizado):

Vi < 0
Vt
V0 = i
(integrador enquanto Q1 e Q3 cortados)
RC
Q1 e Q3 conduzem quando V0 = VZ + VBE1
Q1 e Q3 acionam Q2 e Q4, acarretando a descarga de C
Q2 e Q4 cortam quando V0 = VC = VBEL + VCESAT4
V = VC1 VC 2
V = (VZ + VBZ1 ) (VBE 2 + VCESAT 4 )
V VZ VCESAT 4
- Vi
mas Q = CV deve ser igual a
t
R
CR( VZ VCESAT 4 )
t =
e conseqentemente:
Vi
Vi
f=
(supondo tRESET 0)
RC( VZ + VCESAT )
Fontes de Erro:
1) tenso de offset;
2) corrente de offset;
3) slew-rate;
4) A vol finito.

b) Conversor freqncia-tenso:

Integrao de Pulsos

O circuito acima foi construido utilizando o prprio VCF 32. Os componentes externos
so modificados mas a estrutura interna do circuito ainda pode ser utilizada.
O circuito recebe um sinal Vi, passa por um circuito a base de resistores e capacitores,
que retiram o nvel DC do sinal (para que ele tenha parcela positiva e negativa e possa ser
comparado com 0V). O circuito RC no necessrio se Vi j um sinal simtrico. O sinal sem
nvel DC passa por um comparador por zero. Dependendo do nvel de sada o comparador
ativa um mono estvel que conecta uma fonte de corrente a um circuito integrador. Aps o
perodo de ligado do mono estvel, a fonte de corrente se desconecta do integrador e este
descarregado pelo resistor em paralelo com o capacitor.
Este circuito integrador est funcionando como um circuito capaz de calcular valor
mdio.
O sinal Vi transformado em
dependente apenas do mono estvel.
momento em que o mono estvel ser
entrada. O resultado final semelhante
constante mas em compensao tem o
baixo varivel.

um sinal cujo perodo em nvel alto constante e


O perodo de nvel baixo, entretanto, depende do
novamente disparado. E isto s depende do sinal de
ao do PWM, porm aqui, o sinal no tem freqncia
perodo de nvel alto constante e o perodo de nvel

A figura e equao abaixo ilustram o principio de funcionamento deste circuito.

eO =

1
T

e1 (t )dt =

E T
1
( E1M T1 + 0 T2 ) = 1M 1 = E1M T1 f
T1 + T2
T

eO = E1M T1 f
PLL

Recomendaes:- Data-sheets: LM564, 565 ,566; 4046(CMOS)


- National: A N - 46, A N -210
Supondo uma entrada senoidal para o PLL
ei = A sen ( wi t + i )
o lao de realimentao produz uma tenso senoidal de freqncia proporcional a freqncia
do sinal de sada.
w L = k w eO + wb
assim o sinal na sada do bloco de realimentao tem o seguinte formato.
e L = B sen (w Lt + L )
O sinal que entra no filtro passa baixas do circuito o produto entre eL e ei. O sinal de sada,
portanto, pode ser encontrado com ajuda da trigonometria:
1
sen x sen y = (cos( x y ) cos( x + y ))
2

Note que os sinais de freqncia i e L so afastados (devido ao produto entre as senoides). E


apenas o sinal de freqncia mais baixa passar pelo filtro passa baixas. Analisando o produto
entre as duas freqncias mais atentamente temos:
AB
ei e L =
[cos[(wi wL )t + i 2 ] cos[(wi + wL )t + i + 2 ]]
2
portanto o sinal que passar pelo filtro :
AB
eO =
cos[(wi wL )t + ]
2

Note na figura acima, que quando no h sinal na entrada do PLL a sada do VCO est na
freqncia de free-runnin (perodo entre t0 e t1). Nesta situao i=0 e o=L.
Tambm podemos notar que entre t1 e t2 o VCO aumenta a freqncia de funcionamento (L
aumenta) e o diminui, at que o=0!
Neste ponto (o=0) temos que
eO =

AB
cos( )
2

e como a diferena de fase entre i e L proporcional a freqncia de amarrao


wL = kweO + wb

Como resultado final, a sada do PLL um valor constante que tem sua amplitude variando em
funo da freqncia do sinal de entrada. Funciona como um demodulador de FM!
-Aplicaes:

demodulao , converte freqncia em tenso.


f
. sincronizao de um oscilador com um sinal de entrada.
. multiplicao de freqncia

Conversor Logartmico e Anti-Logartmico


1) Introduo:
A tenso VBE do transistor bipolar de Silcio uma funo logartmica da corrente de
coletor para correntes desde poucos pico amperes at 1 miliampere.
Essa caracterstica do transistor utilizada no construo de conversores logartmicos e
antilogartmicos, que possibilitam executar muitas funes teis, tais como:
-operaes matemticas (log, anti-log, multiplicao, diviso, raiz quadrada...)
-transmisso de informao, compresso e descompresso de sinais analgicos.
-A operao logartmo reduz valores elevados e amplifica os pequenosmximo
aproveitamento da faixa de amplitudes.
2) Modelo de Ebers Moll do Transstor NPN

para o diodo:
i D = I S (e

V0
mVT

1)
KT
onde VT =
q
Extrapolando para o transistor temos:
ic = FIF IR
qVBE

i c = F I ES (e mKT 1) I cs (e

qVCB
mKT

1)

I E = I ES (e
1) R I CS (e
1)
onde: I ES , I CS : corrente reserva de saturao (10 11 A )
F: ganho direto (0,99 0,999)
R: ganho reverso (0,010,001)
m: constante emprica (Ge=1 Si=2)
k: constante de Boltzman (1,381.10 23 J / K )
T: temperatura absoluta (k)
q: carga do eltron (1,602.10 19 C)
qv BE / KT

3) Conversor Logartmico:

qvBC / KT

Condio: Vi > 0
qVBE
qVCB
V
i C = i = F I ES (e mkT 1) I CS (e mKT 1)
Ri
VCB = 0 do terra virtual em V.
VBE = -Vo
Consideraes
I CS (e

qVCB
mKT

1)

= I CS (e 0 1) = 0
VCB = 0

+ qV BE
mKT

>> 1 , logo

qVBE
1,602.10 19.0,7
=
= 27,07
mKT 1.1,381.10 23.300

ento:
qV0
Vi
= FI ESe mKT .
Ri
Isolando Vo temos
Vi
mKT
)
V0 =
ln(
R i F I ES
q
V
V0 = K 1 . ln( i )
K2
onde:
mKT
K1 =
q
K 2 = Ri F I ES
v BE
mVT

v BE
mVT

OBS.: Aproximao: e
e
1 implica em erros:
Para Vbe=100mV o erro de +2.1%. Para Vbe=200mV o erro de +0.04%
Efeitos da Temperatura
a) Vo proporcional a
b)

qVG
KT

KT
q

I ES = BT e
, (vg=1,11V - onde vg: potencial de Band - goy; vg=1,11V, B cte
relacionada aos nveis de dopantes e geometria da funo)
3

c) V0 = K 3 T ln( K 2 Vi )
Estes parmetros possum B dependente da geometria utilizada na confeco do transistor. Vg
depende da tenso de gap dos transistores que gira em torno de 1.2V.
Circuito para Solucionar os problemas com a Temperatura:
Circuito 1:

1) R(T)termistor
V = VBE2 VBE1
mas:
ic 2 I REF
qVBE 2

ic 2 F 2 I ES2 e mKT
ento: VBE 2 =

I REF
m 2 k T2
)
ln(
F 2 I ES2
q

mas:
VBE1 = -Vo1
Vi
m kT
)
Vo1 = 1 1 ln(
R 1 F1 I ES1
q
m kT
Vi
m kT
I
V' = 1 1 ln(
) + 2 2 ln( REF )
q
R 1 F1 I ES1
q
F 2 I ES2
se os transistores forem iguais:
T1 = T2 m1 = m 2 = m
T1 = T2 = T
F1 = F 2 = F
I ES1 = I ES2 = I ES
V' =

mkT Vi
ln
q R 1 F I ES

I
ln REF

F I ES

V' =

I
mkT Vi
F ES
ln
q
R 1 F I ES I REF

mkT Vi

ln
q
R 1 I REF
Analisando o estgio de sada:

R2
V ' se R 2 >> R (T)
Vo = 1 +
R (T )
R2
Vo
V'
R (T )
V' =

R 2 mkT Vi

ln
R (T) q
R 1 I REF
R(T) deve ser ajustado.
v 0
= 3,30 10 3 v0 / C
OBS.:
T0 300 K
t
Vo =

O erro devido a IES fica eliminado desta forma. O erro devido a T compensado no
amplificador de sada que tem o ganho varivel com a temperatura. I ES e VT .
Circuito 2:

v1 = v BE 2 v BE1 = (v BE1 v BE 2 )
m kT

ei
m kT
ER
v1 = 1 1 ln(
) 2 2 ln(
)
FI J est R1
q
F 2 I ES 2 R2
q
Se T1 e T2 na mesma temp. feitos pelo mesmo processo: m1 = m2 , T1=T2
mKT F 2 I e S 2 R2 ei
ln(
)

q
F 1 I ES1 R1 ER
R e
mKT
ln( 2 i ) , Compensamos IES(T)
v1 =
R1 ER
q

v1 =

Tambm:

eO = v1

R e
R3 + R4
mKT R3 + R4
=
ln 2 i
R4
q
R4
R1 ER

Se: R4 = termistor : R4=fTT e R4<<R3


R3
R e
mKT
eO =

ln( 2 i )
q
pT T
R1 ER
R e
mK R3
eO =
ln( 2 i ) , Compensamos VT(T)
q pT
R1 ER

Proteo Contra Avalanche.


Como o amplificador (conversor) logaritmico unipolar (Vi > 0), caso Vi < 0 o amplificador
operacional passa a trabalhar em lao aberto devido perda da realimentao negativa que
havia atravs do transstor.
Neste caso, V0 = + VCC (saturao) e temos a juno BE do transstor reversamente polarizada
com aproximadamente VCC .
Quando a juno BE de um transstor reversamente polarizada com tenso suficiente, ocorre
o efeito avalanche, o qual provoca uma gradual degradao da juno reduzindo o ganho
direto e aumentando o rudo. Se este efeito for mantido por tempo suficiente, a juno pode
ser levada destruio, inutilizando o transistor. Assim, devemos providenciar uma proteo
para a juno.

Anlise de estabilidade em freqncia

L( s ) = K A( s )
K=

e
R
R
=
hfb
eO hib
hib

Supondo A. O. compensado: A( wO ) = 0,1 180 p. ex. (estvel para ganho unitrio)

Se K 10 L(w O ) = KA( wO ) = 1 180 oscila, ou:


1
oscila! (necessita compensao externa)
Se K
A(wo )
Compensao:

ie =

eop

RC + hib
R
e =
[eop C C S + hfb ie]
RC C S + 1
hfb
S+
C C ( RC + hib)
S + Zc
e =
eop =
1
S + pc
S+
R CC
hfb
1
Zc =

C c ( RC + hib) RC C C
1
pc =
R.C c
Se: R>RC ento pc<Zc
L(s)=-K(s)A(s)

* Compare as curvas que seguem.

modelo:

Uma possvel soluo para a compensao deste circuito apresentada abaixo.


Como Calcular os componentes de compensao Cc e Rc:
Para o transistor podemos utilizar o seguinte modelo

De forma que o circuito equivalente seja:

AL =

ef

ed
f
p1 = T
AVOL

AVOL Ri
RC + hib + hrb Ri

RC + hib + hrbRi
2Ri( RC + hib)(CC + CCB )
1
Z=
2 ( RC + hib)C C
1
Z fT
2
1
CC =
(R C + hib )f T
25mV
hib =
IE
v
0,7
RC OA.O .mx
( I 0 + I E ) max
fT a freqncia de ganho unitrio do amplificador operacional.
hib = (kT)/(qIE)
VoMAX a mxima tenso de sada do Amp. Op.
IoMAX a mxima corrente de sada do amplificador logaritmico.
p2 =

Circuito 1 Completo

Circuito 2 Completo

e0 =

mKT R3 + R4
R e

ln( 2 i )
q
R4
R1 E R

para t 29 C T = 273 + 29 = 302 k , m = 1


log10 x
lembrando que log e x =
log10 e
R
1
eo = 2,6034 10 -2 16,68
log (e i 2 )
R1 E R
log e
eo = log ei
Compensao de Resistncia Extrinseca

RCC REE RBB so resistncias extrnsecas dos transistores. Elas so devidas a


resistncias eltricas dos terminais dos transistores somados a resistncia eltrica do
semicondutor at a juno do transistor. Na configurao base comum RBB pode ser refletida
para o emissor, dividindo RBB por hfe. Este valor costuma situar-se entre 1 e 10 ohms mas
assim mesmo ele introduz uma no linearidade considervel ao circuito.
VCB = iC RCC ' +i R 0
B

BB '

v0 = (i B RBB ' + v BE + i E REE ' )


1 RB 10
Para compensar esta no linearidade (a tenso de sada VBE somada a queda de tenso
sobre a resistncia de emissor), utiliza-se uma montagem com diversos resistncias de modo
que a minimizar a influncia desta resistncia. O circuito utilizado mostrado a seguir.

RB << Ri ,
fazemos
R 3 << R 2
R3
VB Vi
R2
Vo = VB VBE IE RB
IE IC
Vi
IE
Ri
R3
RB
Vo = Vi
VBE Vi
R2
Ri

R 3 RB
=
ento
R 2 Ri
Vo = VBE

se

4) Conversor Anti-logartmico:

Condio: Vi < 0
qVBE
qVBE
V0
i C = F I ES (e mkT 1) I ES (e mkT 1)
iC =
R
VCB = 0
VBE = -Vi
qVi

mas e mkT >> 1


qVi

V0
mkT
= F I ES (e
)
R
qVi
V0 = R F I ES e
mkT
Compensao:

v1 = (v BE 2 v BE1 ) , v BE = m VT ln(

iC
)
F I ES

e0 / R0
E /R
) ln( R 3 )]
F 2 I ES 2
F 1 I ES1
I
R e
v1 = mVT ln( F1 ES1 3 0 ) . Compensando IES(T)
F 2 I ES 2 R0 E R
R e
v1 = mVT ln( 3 0 )
R0 E R

v1 = mVT [ln(

R e
R + R2
R1 + R2
mVT ln( 3 0 )
v1 = 1
R2
R0 E R
R2
E R
1
R2
e0 = R 0 exp (
ei )
R3
R1 + R2 mVT
KT
Se: R2 = ST T compensa-se VT (T ) =
q
log( e )
tambm: e = 10
e x = (10 log e ) x = 10 log( e)x
ei =

R2

log( e )

(
E R
e0 = R 0 10 R1 + R2 mVT
R3

ei )

com os componentes do circuito, considerando-se t = 29 C (T = 302 K ) :


e0 = 10 ei
OBS.: R2 pode ser um termistor e R2=T
R2<<R1

Outras Operaes com Circuitos Analgicos


I) Multiplicador:
O multiplicador analgico ideal tem a seguinte representao.

frmula: V0 =

XY
K

a) Ideal:
impedncia de entrada infinita;
Impedncia de sada nula;
Freqncia de corte infinita.
b) Real:
Os multiplicadores prticos so alimentados, normalmente, por 15V e valores tpicos
para X e Y so 10V. O valor de K escolhido de forma a no saturar a sada do
multiplicador.
K = X MAX YMAX = 10 10 = 10
Com este valor de K, a sada pode assumir o valor mximo de 10V quando X=Y=10V.
Mas o multiplicador real tambm apresenta uma srie de erros que so causados por
offsets e no linearidades.
Comportamento DC:
(VX + y os )(Vy + y os )
V0 = (1 + ke)
+ Vos + h (x , y)
10
onde:
ke:
erro de ganho
h (x,y):
no linearidades (termos como x2, y2, x2y, xy2, ...)
xos e yos:
correspondem a tenso de offset das entradas (multiplicadores reais apresentam
uma sada diferente de zero quando uma das entradas est em zero volts e a outra possui uma
tenso aplicada a ela. Este valor na sada chamado de FEEDTHROUGH)
Vos:
a tenso de offset na sada quando x=y=0.
Desenvolvendo-se a equao e desprezando alguns termos, temos:
Vx Vy k e Vx Vy Vx y os Vy X os
V0 =
+
+
+
+ Vos + h ( x, y)
10
10
10
10
a ltima parcela desta frmula, referencia um elemento genrico no linearidades. Este termo
pode ser quantizado se deixarmos uma das entradas do multiplicador fixa e variarmos a tenso
na outra entrada. Se levantarmos a curva Vo x Entrada no teremos uma reta (resposta do

multiplicador ideal). Olhando bem a frmula acima nota-se que mesmo com os offsets e erros
na varivel K, deveriamos ter uma reta. Esta distoro responsabilidade de uma srie de
outros fatores que dependem do mtodo utilizado para a multiplicao e so agregados neste
fator nico.
Comportamento AC:
- settling time;
- slew-rate;
- freqncia de corte;
- xos e yos em funoda freqncia;
- no linearidade em funo da freqncia.
1) Tcnicas de Multiplicao
Tipos
Quarter Square* Largura de Pulso Transcondutncia Log Antilog
*Altura de pulso
Varivel
Erro
0,20,5%
0,010,1%
0,52%
0,10,5%
Erro C
0,03%/C
0,01%/C
0,02%/C
0,015%/C
F corte
2MHz
200Hz
2MHz
250KHz
* Quadro DesatualizadoWong,1976

Mdia *
0,1-0,5%
0,03%/C
1KHZ

-Quarter Square:

(X + Y )2 (X Y )2
4

X2 + Y2 + 2 X Y X2 Y2 + 2 X Y 4 X Y
=
= XY
4
4

Vo = (X + Y ) (X Y ) = X 2 + Y 2 + 2 X Y X 2 Y 2 + 2 X Y = 4 X Y
A menos de uma constante que pode ser retirada com um amplificador de ganho , este um
circuito multiplicador. O componente ou circuito com caracterstica parablica para a relao
entre tenso de entrada e sada um fator complicador do circuito.
2

-Largura de Pulso Altura de Pulso.


Esta uma das tcnicas de multiplicao mais precisas. Tem baixa resposta em
freqncia (200Hz).
Uma entrada, x, controla a largura de pulso, enquanto a outra entrada, y, modula a
amplitude do trem de pulsos gerado pela entrada x. Este sinal ento passa por um filtro passa
baixas que fica com a componente DC do trem de pulsos.

Suponha que o sinal acima seja integrado para produzir a sada do multiplicador. Ento
dt e0 . Convm notar que a largura do pulso e a altura do pulso so funo das entradas
e1 e e2 do multiplicador de forma que T = K 1e1 e A = K 2 e2 .

Sendo assim a sada do sistema :


Tp
1 Tp
1 T
1
e0 =
e(t )dt = [ e(t )dt + e(t )dt ] =
T A

T
Tp 0
Tp 0
Tp
e0 =

K1 K 2
e1 e2
Tp

Para implementar esta idia utiliza-se

Prova matemtica de que o multiplicador acima funciona:

Supondo que a amplitude mxima da onda triangular seja K, e que o tempo em nvel alto da
sada do comparador seja , e o perodo da onda triangular seja T e a relao abaixa seja
verdadeira sempre:
Vx 2
=
1
K
T
Podemos mostrar que esta equao vale sempre se a testarmos para diferentes pontos chaves
da onda:
Para o maior valor de tenso na entrada x:
Vx = K, e T=
K 2T
=
1 (neste caso a equao funciona)
K
T
Para o caso da tenso de entrada ser nula:
Vx = 0 e T = 2
0 2T
1 (neste caso a equao funciona)
=
K 2T
Para o caso da menor tenso possvel na entrada x:
Vx = -K e = 0
K
= 0 1 (neste caso a equao funciona)
K
ento podemos equacionar Vo da seguinte forma:

T
1 T
1
Vy ( t ) dt = Vy (dt ) dt + Vy (t ) dt

T 0
T 0
1
1
Vo = [Vy Vy (T )] = [Vy (2 T)]
T
T
2
Vo = Vy
1
T

e finalmente substituindo esta equao na primeira equao, teremos:


Vx Vy
Vo =

Vo =

-Transcondutncia varivel.
Este circuito, como est, tem problemas: Variaes de IE devido a Vy causam uma grande
excurso da tenso de modo comum em Vo.
A tenso VBE do transistor da entrada Vy foi desconsiderado na deduo . Nem sempre esta
simplificao pode ser feita.
O manual da BurrBrown para o componente MPY100 mostra como solucionar o problema de
da tenso de modo comum.

A transcondutncia definida como sendo:


Ic
gm =
VT
onde VT = 25mV e corresponde a tenso trmica do transistor.
Vo = gm R L Vx
I
gm = E
2 VT
logo
Vy
gm
se IERE>>VBE
2 VT R E
Vy
Assim Vo =
Vx R L
2 VT R E
RL
ou Vo =
Vx Vy
2 VT R E
-Conversor Log-Anti Log.

Vx

K T1
V1 =
ln Rx
q
I ES1

Vz

K T3
V3 =
ln Rz
q
I ES3

Vy
Vo

K T2
K
T
Ry
4
V3 V 2 =
ln Ro
ln
V1 V 2 =
I ES2
q
q
I ES4

usando estas ltimas duas equaes chegamos a:


Vy
Vo

K T2
K T4
Ry
Ro

V3 V1 =
V2
ln
+ V2
ln
I ES2
q
q
I ES4

e se todos os transistores so mantidos a mesma temperatura alm de serem iguais, temos:


Vo

K T Ro
V3 V1 =
ln
Vy
q

Ry
mas tambem podemos chegar a uma relao entre V3 e V1 utilizando as duas primeiras
equaes:
Vz
Vx

K T3
K T1
Rz
Rx

V3 V1 =
ln
+
ln
q
q
I ES3
I ES1

Vx
K T Rx
V3 V1 =
ln
q
Vz

Rz
usando estas duas relaes para a diferena de tenso entre V3 e V1 chegamos a:
Vo

= Ro
Vy

Ry
Vx Vy Ro Rz
Vo =

Vz
Rx Ry

Vx

Rx
Vz

Rz

se todas as resistncias tem o mesmo valor e Vz = 10V ento obtemos para a sada
Vx Vy
Vo =
10
Mdia Triangular

1 1 X Y
( +
)(V0 + X Y )
2 2
2V0
1 1 X +Y
e2 mdio = ( +
)(V0 + X + Y )
2 2
2V0
1 1 X Y
1 X +Y
XY
e1mdio + e2 mdio = [( +
)(V0 + X Y ) ( +
)(V0 + X + Y ) = Y
2 2
2V0
2
2V0
V0
e1mdio =

-Multiplicador de Quase 4 Quadrantes

Alguns multiplicadores como o Log-Anti Log no so capazes de trabalhar com


nmeros negativos. Sendo assim o circuito abaixo foi criado para permitir a multiplicao em
quatro quadrantes para estes circuitos.
Nas entradas do multiplicador teremos:
x = 10 Vx
y = 10 Vy
na sada deste multiplicadore teremos:
xy 1
Vx Vy
= (100 10 Vx 10 Vy + Vx Vy ) =
+ 10 Vx Vy
10
10
10
e somando a este valor 10V, Vx e Vy temos
Vo =

Vx Vy
10

Circuitos de aplicao direta dos multiplicadores de tenso.


Divisor:

Sendo a corrente na entrada Vy igual a corrente que flui pela sada do multiplicador:
Vx Vo
10 = Vy
R
R

Vx Vo
= Vy
10
Vy
Vo = 10
Vx
Extrator de Raiz Quadrada

Vo 2
Vx
=
10 R
R
2
Vo = 10 Vx
Vo = 10 Vx
obs: Note que neste caso a entrada deve ser negativa.

Vx
Vo
Vo = 10 Vx
Vo = 10

-Conversor RMS-DC
Conversor Explcito ou direto:
Erms =

1 T 2
V ( t ) dt
T 0

Conversor Implcito

1
Vx 2

dt
RC
Vo
onde o resistor em paralelo com o capacitor tem impedncia muito menor do que este
capacitor, ou seja o circuito est funcionando como um integrador. Se isto acontecer ento a
tenso eficaz que a tenso de sada deste circuito e que constante, pode ser retirada da
integral.
1
Vx 2 dt
Vo 2 =
RC
1
Vo =
Vx 2 dt
RC
Vo =

E0 =

I ES 2 I ES 4 F 3 R2 R3
E RMS
I ES1 I ES 3 F 1 R12

-Conversor Multi Funo

v1 = mVT ln(

Conversor LOG:

Conversor Anti - LOG:


Queremos:
a) x = 1 :
mVT ln(

e0 = k (

R2 e1
)
R1 e2

v2 = mVT ln(

R3 e0
)
R0 e3

e1 x
) e3
e2

v1 = v2 = A (e0 p , v1 e v2 em curto)
R2 e1
R e
R R e e
) = mVT ln( 3 0 ) e0 = 0 2 1 3
R1 e2
R0 e3
R3 R1 e2

do circuito:

e0 =

e1 e3
10 e2

R + Rb
1
v1 onde a = a
a
Rb
R e
1
R e
R R
e
mVT ln( 3 0 ) = mVT ln( 2 1 ) e0 = 0 ( 2 )1/ a ( 1 )1/ a e3
R0 e3
a
R1 e2
R3 R1
e2
1 e
do circuito: e0 = ( 1 )1 / a e3
10 e2

b) x < 1 : v1 = A, v2 = B, v2 =

Ra + Rb
Rb
R e
R e
R R
e
mVT ln( 3 0 ) = amVT ln( 2 1 ) e0 = 0 ( 2 ) a ( 1 ) a e3
R0 e3
R1 e2
R3 R1
e2
1 e
do circuito: e0 = ( 1 ) a e3
10 e3
c)

x > 1:

v1 = B , v2 = A , v2 = av1 onde a =

* OBS.: Note que o termistor para compensao de VT(T) no mais necessrio, pois a
variao de VT do conv. Anti-LOG compensa a variao de VT do conv. LOG, ou seja, os
coeficientes VT se cancelam!

FILTROS ATIVOS
Introduo:
Filtros so dispositivios cujo projeto pressupe comportamento com diferentes ganhos
e atenuaes para freqncias diferentes. Assim sendo um filtro um amplificador com ganho
especifico para diferentes faixas de freqncia. Os filtros podem ento ser ativos ou passivos,
sendo este ltimos aqueles formados nica e exclusivamente por resistncias, capacitncias e
indutncias, sejam elas mtuas ou no. Nesta disciplina sero estudados os filtros ativos.
Vantagens dos filtros ativos sobre os filtros passivos.
1 Usa R e C (capacitores prticos tem comportamento mais proximo ao terico do que
indutores)
2 No sofrem influncia dos campos eletromagnticos gerados pelas indutncias presentes nos
filtros passivos
3 So baratos
4 Podem ter ganho e raramente tem perdas como nos filtros passivos
5 So fceis de sintonizar
6 Filtros de baixa freqncia podem ser obtidos com componentes de valores modestos
7 So leves e pequenos
8 Tem baixa impedncia de sada (isto permite que sejam ligados em srie).
Desvantanges
1 Necessitam de alimentao
2 So limitados a mxima freqncia de operao dos Amp. Ops.
3 No tem isolao galvnica
4 So mais ruidosos.
Classificao dos filtros.
Quanto as faixas de passagem, ou seja, as faixas que so amplificadas, os filtros
comumente utilizados dividem-se em passa baixas, passa altas, rejeita faixa, passa faixa como
pode ser visto na figura abaixo. Na figura, os filtros so apresentados sobre a forma de
grficos com ganho no eixo vertical e freqncia no eixo horizontal, a ordem dos filtros na
figura tambm a mesma descrita na frase anterior. Os grficos apresentados nestas figuras
representam o comportamento ideal dos filtros, ou seja, amplifica apenas algumas freqncias
zerando as componentes de freqncia indesejadas. Na prtica isto no ocorre sendo esta
transio abrupta substituida por outra muito mais suave de forma que nunca pode se eliminar
totalmente uma componente de freqncia (exceo feita ao DC).

Passa Baixas

Passa Altas

Rejeita Faixa

Passa Faixa

Filtro Passa Baixa de 1a Ordem


H (s ) =

K 0
s + 0

1
Vo(s)
Rf
=
Rf C
Vi (s )
Ri + 1
s
Rf C

A curva correspondente ao comportamento real deste filtro pode ser vista na figura a
cima. Nela vemos uma curva de ganho com corte em 0 e a partir deste ponto o ganho passa a
cair a uma taxa de 20 dB/dec ou 6 dB/oit. Para achar o ganho DC do filtro basta fazer s=0 na
equao da funo de transferncia do filtro. Quanto a sua fase percebe-se que cai do zero at
90 graus sendo de 45 graus na freqncia de corte do filtro.
Filtro Passa Altas de 1a Ordem
H (s ) =

K s
s + 0

Vo(s)
Rf
=

Vi (s )
Ri

s
s+

1
Ri C

A curva correspondente ao comportamento real deste filtro pode ser vista na figura a
cima. Nela vemos uma curva de ganho com corte em 0 e at este ponto o ganho aumenta a
uma taxa de 20 dB/dec ou 6 dB/oit. Para achar o ganho em altas freqncias basta fazer s=
na equao da funo de transferncia do filtro. Quanto a sua fase percebe-se que sobe de
menos 90 graus at zero sendo de menos 45 graus na freqncia de corte do filtro.
Filtros de 2a Ordem
K 20

s 2 + s 0 + 02
Q
Vo(s)
K s2
=

Vi (s )
s 2 + s 0 + 02
Q

K s 0
Vo(s)
Q
=

Vi (s )
s 2 + s 0 + 02
Q
2
K s + 20
Vo(s)
=

Vi (s )
s 2 + s 0 + 02
Q

Vo(s)
=
Vi (s )

(passa baixas)

(passa altas)

(passa faixa)

(rejeita faixa)

Nota-se em todas estas equaes a presena de termos como Q (fator de mrito) e 0


(freqncia de corte para os filtros passa baixas ou altas e freqncia central para os filtro
passa e rejeita faixa).

Para os filtros passa baixa e passa altas valem as relaes e mostradas graficamente no
desenho abaixo.

x = 10 log Q
Para os filtros passa faixa e rejeita faixa, valem as seguintes relaes:

0 = 1 2
0
Q=
2 1
As freqncias 1 e 2 so as freqncias onde o ganho cai 3 dBs com relao ao
ganho da banda passante.
Configuraes de um nico Amp. Op.
Duas configuraes de filtros muito utilizadas so: Ganho Infinito Realimentao
Mltipla (GIRM) ou Fonte de Tenso Controlada por Tenso (FTCT ou Salen-Key). Abaixo,
na figura, podem ser vistas as duas configuraes. Note que nos desenhos esto representadas
as impedncias e o desenho de cada configurao. A medida que as impedncias so trocadas
por resistncias ou capacitores a funo do filtro muda.
FTCT

GIRM

Passa Baixas
FTCT

m
Vo(s)
R1 C4 C3 R 2
=
1
1
m 1
1
Vi (s )

s2 + s
+
+

R1 C 4 R 2 C4 R 2 C3 R1 R 2 C3 C4
Como projetar o Filtro:
C3 = C4 = C
1
Rx =
0 C
R1 = R2 = Rx
Q 0,5
1
m = 3
Q
m= K
GIRM

Vo(s)
=
Vi (s )

1
R1 R 3 C 2 C5
1
1
1
1

s2 + s
+
+
+
R1 C2 R 3 C 2 R 4 C2 R 3 R 4 C2 C5

Como projetar o filtro:

Escolhe-se C2 e C5 = K C2
1
R4 =
1 1 4 ( K + 1) K Q 2
2 Q K w0 C

R1 =
R3 =

R4
K

1
R 4 C2 C5
2
0

Exemplos:
Se modificarmos o valor de Q estamos projetando filtros segundo diferentes polinmios.
Abaixo foram utilizados trs Q diferentes e esboado o grfico de mdulo versus freqncia
para cada um destes polinmios.
2
(linha cheia)
2
Chebychev : Q = 1,3 (tracejado)
Butterworth : Q =

Bessel :

Q=

3
(trao-ponto)
3

Passa Altas
FTCT

Vo(s)
=
Vi (s )

s2 m
1
m 1
1
1
s2 + s
+

+
R 3 C2 R 3 C1 R 4 C1 R 4 R 3 C1 C2

Para projetar o filtro:


C1 = C2 = C
R3 = R4 = Rx
1
Rx =
0 C
1
m = 3
Q
Q 0,5
m= K
GIRM

Vo(s)
=
Vi (s )

s2

C1
C4

1
1
1
1

s2 + s
+
+
+

C 4 R 5 C3 R 5 C3 C 4 R 5 C3 C4 R 2 R 5

Para projetar o filtro:


C1 = C3 = C
C
C4 =
K
R5 =
R2 =

Q
(2 K + 1)
0 C
K

0 Q C (2 K + 1)

Passa Faixa
Estes filtros so bons para uso com Q<10. A escolha dos componentes fica muito
sensvel e o projeto torna-se crtico para Q elevados. A configurao GIRM apresenta
resultados melhores para este tipo de filtro j que os filtros FCTC tem srias restries de
sintonia e freqncia.
FTCT

m
R1 C5
1
1
1
m 1
R1 + R 4

+
+

+
s2 + s
R1 C5 R 3 C 2 R 3 C5 R 4 C5 R1 R 3 R 4 C2 C5
Para projetar o filtro:
C2 = C5 = C
R1 = R3 = R4 = Rx
2
Rx =
0 C
Vo(s)
=
Vi (s )

m = 4

2
Q

2
3
K = 1 2 Q 1
GIRM
Q

1
Vo(s)
R1 C4
=
1
1
1
Vi (s )

s2 + s
+
+

C 4 R 5 C3 R 5 C3 C4 R1 R 5
Para projetar o filtro:
C3 = C4 = C
1
R1 =
2 0 Q C
s

R5 =

2Q
0 C

K = 2 Q2
Rejeita Faixa
No h uma topologia especifica para este tipo de filtro. Entretanto podemos
implement-lo a partir de um filtro passa faixa de acordo com o desenho abaixo. Isto
entretanto requer o uso de pelo menos dois operacionais (um para o passa faixa e outro para o
somador).

Notch
O filtro notch um caso particular dos filtros rejeita faixa. Neste caso a faixa de
freqncias a ser filtrada muito estreita. Tipicamente este filtro utilizado para suprimir
uma nica freqncia. Isto muito utilizado para reduzir a interferncia de sinais de 60 Hz em
instrumentos de preciso. Abaixo mostrada uma configurao conhecida como filtro duplo
T ativo. Nele apenas um operacional utilizado mas montagens onde o transistor e seu
resistor de emissor so substituidos por um buffer feito com operacional so muito comuns.
Este montagem ativa do filtro duplo T serve para regular o Q deste filtro tornando-o menos
sensvel ao uso de componentes no casados.

Vo(s)
=
Vi (s )

s 2 + 20

s 2 + s 0 + 02
Q

2
RC
2
Q=
6 (1 m )
Q > 0,5
0 =

m > 1

OBS.: O transistor est funcionando como buffer. Pode ser substituido por um Buffer a base
de amp. ops.
Variveis de Estado
Vantagens
1 Estes filtros so indicados para alto Q (10<Q<500)
2 Os operacionais no precisam ter ganho muito elevado
3 So bons para uso em altas freqncias
4 A sintonia (freqncia de corte) pode ser controlada por tenso
5 So fceis de controlar o ganho, Q, e freqncia de corte.
6 So mais estveis do que os filtros FCTC e GIRM
Desvantagem
1 Usa no mnimo trs operacionais.
O desenho bsico do filtro de variveis de estado esta representado no diagrama em
blocos abaixo. O mesmo circiuito, pode ser um passa altas, um passa baixa, ou um passa
faixa, dependendo apenas de onde retirado o sinal de sada do filtro.

Para um filtro passa altas:

A VPa B VPa

s
s2
VPa
s2
= 2
Vi
s + As + B

VPa = Vi

Para um filtro passa faixa:

Vi A VPf B VPf

s
s
s2
VPf
s
= 2
Vi
s + As + B

VPf =

Para um filtro passa baixas:


VPb s 2 = Vi B VPb A s VPb

VPb
1
= 2
Vi
s + A s + B
Implementao prtica:

Para o projeto temos:


R1 = R2
C1 = C2
K3 = 1
K3
0 =
R1 R 2 C1 C 2
1 + K 4 K 3 R1 C1
Q=

1 + K3
R 2 C2
K 4 (1 + K 3)
KPb =
K3 (1 + K 4 )
K 4 (1 + K3)
KPa =
1 + K4
KPf = K 4

KPf = K 4
2 K4
KPa = KPb =
1 + K4
Ec
0 =
10 R C
1 + K4
Q=
2

TCHEBYSHEFF
1) Normaliza-se WS e Wp em S e p
10 0,1AMin 1
10 0 ,1AM x 1
2) n =

arccos h( s )
p
3) arredonda-se n para o prximo nmero inteiro superior
4) busca-se o polinmio correspondente a este n na tabela levando-se em conta o Amx.
5) desnormaliza-se:
S
a) Passa-Baixas: p = Wp ; s = Ws ; S =
Wp
Wp
Wp
b) Passa-Altas: p = 1 ; s =
S=
Ws
s
S 2 + W02
W4 W3
S=
c) Passa-Faixa: p = 1 ; s =
(W2 W1 )s
W2 W1
W0 = W1 W2 = W3 W4
W W1
(W2 W1 )S
d) Rejeita Faixa: p = 1 ; s = 2
S=
W3 W4
S 2 + W02
W0 = W1 W2 = W3 W4
arccos h

Bibliografia: Wai-Kai Chen (1986), Passive and Active Filters:


Theory and Implementations, John Wiley & Sons
3) Rejeita Faixa:
(W2 W1 )s
S=
S 2 + W02
W0 = W, W2 ou
W0 = W3 W4
Resumo:
Butterworth
1) normaliza-se Ws e Wp em s e p
10 0 ,1Amin 1
)
2

0 ,1AM x
2) = 10
1
n=
2
log(( s 2 ))
p
3) arredonda-se n para o prximo nmero inteiro superior.
4) busca-se o polinmio correspondente a este n na tabela
5) desnormaliza-se:
S
a) Passa-Baixas: p = Wp s = Ws
S = 1/ n
Wp
Wp
Wp
b) Passa-Altas: p = 1; s =
S=
Ws
s
log(

W4 W3
S 2 + W02
S=
W2 W1
(W2 W1 )S
W0 = W1 W2 = W3 W4
W W1
(W2 W1 )S
d) Rejeita-Faixa: p = 1 ; s = 2
S=
W4 W3
S 2 + W02
W0 = W1 W2 = W3 W4
c) Passa-Faixa: p = 1 ; s =

Normalizao e Transformaes
Os coeficientes de um filtro de segunda ordem. Butterworth, com W0 = 1 e Q =

2
podem
2

ser extrados da tabela: (ou por substituio).


W0
1
G (s) =
=
W
1
s+1
S 2 + 0 S + W02 S 2 +
0,707
Q
Se a freqncia de corte desejada por 1Khz, ento:
W0 = 2fo = 2.10 3 = 6283 rad/s
(6280) 2
G ' (s) =
6280
S2 +
s + (6280) 2
0,707
As tabelas contm valores para um filtro normalizado (Wc = 1rad / s ). Para qualquer outra
freqncia necessrio desnormalizar o filtro tabelado: multiplicar as velocidades angulares
por WDesejado .
Transformaes
As tabelas so para filtros com W0 = 1 na configurao passa baixas, para obter-se filtros
passa-banda ou rejeita banda realizamos uma mudana de variveis:
1) Passa-Altas:
P
S=
S
P
s =
S
p = 1
Exemplo: Filtro passa-altas, ButterWorth, A Min = 15dB, A M x = 3dB, w p = 1000, w s = 500.
w p 1000
p = 1 s =
=
=2
ws
500
n = 2,47 3
1
da tabela: H (S PBNorm. ) = 2
(S + S + 1)(S + 1)
1000
S3
fazendo: S =
H (S PA ) = 2
5
(S + 1000S + 1)(S + 1000)
2) Passa-Faixa:

S 2 + W02
(W2 W1 )S
W0 = W1 W2
ou
W0 = W3 W4
(para filtros simtricos)
S=

Exerccio: Projete um filtro Butterworth com as seguintes caractersticas:

Filtros Ativos
Sntese da Bi - Quadrtica

S 2 + S +
AS 2 + BS + C
K PA S 2
= 2
S + w0 / Q S + w02
K w /Q S
= 2 PF 0
S + w0 / Q S + w02

G( s) =
E PA
E PF

K PB w02
S 2 + w0 / Q S + w02
1+ K4
1
w0 =
Q=
RC
2
2K 4
K PF = K 4 K PA = K PB =
1+ K4
E PB =

RF K PA 2
RF
w
R K
) S + [(1 +
) 0 K PF ]S + F PB w02
E0
RA
R A // RB Q
RB
=
w
EI
S 2 + 0 S + w02
Q
(

N ( s) = S 2 + S +

2 RF K 4
R A (1 + K 4 )

RF
)K 4
R A // RB
(1 + K 4 ) RC

2(1 +
=

S 2 +
AS 2 + BS + C
2 RF K 4
RB =
(1 + K 4 ) R 2 C 2

Caso Prtico: Filtro Elptico G ( s ) =


RA =

2 RF K 4
(1 + K 4 )

2 RF K 4
RB (1 + K 4 ) R 2 C 2

=0

Filtros de 3Ordem c/ 1 A.O

Passa Baixas

E0
Kw1 w22
=
Ei ( S + w1 )(S 2 + w2 / Q S + w22

R
R1
1
1
) + R1 R3C1C 3 (1 + 2 ) R1 R2 C1C 2 ( K 1) =
+ 2
R3
Qw1 w2 w2
R2
R
R
R
1
1
R1C1 + R3 C 3 (1 + 2 + 1 ) R2 C 2 (1 + 1 )( K 1) =
+
R2
w1 Qw 2
R3 R3
1
R1 R2 R3C1C 2 C 3 =
w1 w22

R2 R3C 2 C 3 (1 +

Passa Altas

E0
KS 3
=
Ei ( S + w1 )(S 2 + w2 / QS + w22 )

RC
Polinmios de Aproximao
Butterworth Mxima palavra
Chebyshev ripple igual
Elpticos ripple igual (atenuao mnima)
Bessel fase linear

N=2 Butterworth

Chebyshev 0,5dB =

G( s) =

S2 +

1
S2 +

1
S + (1) 2
0,707
1

1,2313
S + (1,2313) 2
0,8687

S 2 + 7, 464
Elptico 0,5dB s = 2 =
1,2617
S2 +
S + (1,2617) 2
1,0133
1
Bessel =
1
S2 +
S + (1) 2
0,577

0, 20133( S 2 + 7,4641)
G2 ( s ) = 2
Amin = 13,9dB
S + 1,245045S + 1,59179
0,15424( S 2 + 5,15321)
31, 2dB
G3 ( s ) = 2
( S + 0,53787 S + 1,14849)(S + 0,69212)
Elptico, 0,5dB, s = 2

Efeitos do A. O. Real
AVOL ( s ) =

AVOL
AVOL ( S / w z + 1)
ou
S / wp + 1
( S / wp1 + 1)( S / wp 2 + 1)

1. Deslocamento dos polos da f. de transferncia


w p real < w p calculada
0,1 a 1%
2. Aumento do Q
Q real > Q calculado
AVOL (s ) G (s )
Compensao: 1. Ripple 50% do desejado
2. f 0 1% melhor que o desejado
3. Amax 1dB melhor que o desejado

Sensibilidade

S PV = lim P 0

S PV =

V
V = P V
P V P
P

Y
= (ln Y)
Y

(ln V )
(ln P)

w0 =

R'3 / R3
R1C1 R2 C 2

S Rw'03 =

R'3 w0
=
w0 R'3

S Rw30 =
S RQ' 4 =

R'3 = K 3 R3
R'3
R'3 / R3
R1C1 R2 C 2

Q=

1 / R3
1
R1C1 R2 C 2 2

1
R'3

1 + R'4 / R 4
1 + R'3 / R3

R'3/R3
R 1C1 R2 C 2

1
2

1
= S Rw10 = S Rw20 = S Cw10 = S Cw20
2

1
= S RQ4
1 + R4 / R'4

S RQ4 =

K3
= S RQ'3
w0
R1C1
(1 + K 4 )
Q

Normalizao e Transformao
Da tabela, um filtro de 2 ordem, Butterworth
G( s) =

w02
1
=
w
1
S +1
S 2 + 0 S + w02 S 2 +
0,707
Q

w0 = 1 , Q =

2
2

Se a freqncia de corte desejada for 1KHz


w0 = 2 f 0 = 2 10 = 6.283 rad/s
3

(6.280) 2
G ' (s) =
6,280
S2 +
+ (6280) 2
0,707
As tabelas contm valores para um filtro normalizado ( wC = 1rad/s). Para qualquer outra
freqncia necessrio desnormalizar o filtro tabelado:
Multiplicar as velocidades angulares por wdesejado .
Transformaes: As tabelas so para filtros com w0 = 1 e PASSA BAIXAS. Dados as
caractersticas do filtro desejado como encontras o P. B. equivalente?

Ex.: Deseja-se um filtro P.A. com wC = 10 4 e ripple de 2dB.


1
w ' = 10 4 rad/s
Para encontrar o P.B. w ' =
wC
P.B. normalizado: G ( s ) =

(0,997227) 2
0,997227
S2 +
S + (0,997227) 2
1,12865

P.B. desnormalizado: G ' (s ) =

P.A. desejado: S

Gd ( s ) =

Gd ( s ) =

1
p

(0,997227 10 4 ) 2
0,997227 10 4
S2 +
S + (0,997227 10 4 ) 2
4
1,12865 10
(0,997227 10 4 ) 2
Gd ( s ) =
1 0,997227 10 4 1
+ (0,997227 10 4 ) 2
+
2
4
p
1,12865 10
p

(0,997227 10 4 ) 2 p 2
0,997227 10 4
1+
p + (0,997227 10 4 ) 2 p 2
4
1,12865 10
p2
1,00278 104
p2 +
p + (1,00278 10 4 ) 2
1,12865

Transformao
1
p

P.B. P. A.

P.B. P.F .

S p+

P.B. R.F .

1
1
p+
S
p

1
p

Table 6.4 Low - Pass 2dB Ripple Tchebysheff Filter Parameters; w0 = 1 rad/s . Is the
Frequency at Which the Gain Curve First Departs from the 2dB Ripple Band

N
2
3
4
5
6
7
8

W1
0.907227
0.941326
0.963678
0.975790
0.982828
0.987226
0.990141

Q1
1.12865
2.55164
4.59388
7.23228
10.4616
14.2802
18.6873

W2

Q2

W3

Q3

W4

0.368911
0.470711
0.627017
0.730027
0.797114
0.842486

Real pole
0.929449
1.77509
2.84426
4.11507
5.58354

0.218308
0.316111
0.460853
0.571925

Real pole
0.901595
1.64642 0.155340
2.532267 0.237699

Q4

Real pole
0.892354

Normalizao e Transformaes
G( s) =

w0 = 1 Q = 0,707

1
S +
S + (1) 2
0,707
2

w' 0 = 2 10 3 rad / s
w0 = 1 w' 0 = 6,28 10 3

G ' (s) =

w02

G( s) =
S2 +

w0
S + ( w0 ) 2
Q

(6,28 10 3 ) 2
(6,28 10 3 )
S2 +
S + (6, 28 10 3 ) 2
0,707

PB PA

G PB ( s ) =

S=

1
p

w0 = 1

w02
w02
p2

G
s
=
=
'
(
)
PA
w 1
1
1
S 2 + w0 / Q S + w02
( ) 2 + 0 + w02 1 + p + p 2
Q
p
Q p

PB Passa - Banda

S = p+

1
p

G PB ( s ) =

1
G ' p.b. ( s ) =
S +1

PB RB
PB PA

1
p
= 2
1
( p + ) +1 p +1+ p
p

1
1
=R+
S
p
S=

w' 0
p

p 2 + w' 02
PB p. banda S =
Bp

B = wa wb =

w' 0
= faixa de passagem
Q

Projeto de um Filtro
Projetar um filtro passa baixas com atenuao 3 dB em 3 KHz e 40dB em 5KHz com
ganho de 0dB na faixa de passagem.
1. Determinao da Complexidade
F=

fmx 5000
=
= 1,66
f min 3000

Butterworth 8 grau
Chebysheff 5 grau

2. Parmetros do Filtro Normalizado

w1 = 0 ,17753
w2 = 0 , 61401

Q2 = 2 ,137546

}cheb.

w0 = 1rad/s.
3dB 0,5

3.Parmetros do Filtro Desnormalizado


w1 = 0,17753 2 3000 = 3346rad/s.
w2 = 0,61401 2 3000 = 11574rad/s.
w3 = 0,967484 2 3000 = 18237rad/s.
K (3346)(11574) 2 (18237) 2
G( s) =
11574
18237
( S + 3346)[ S 2 +
S + (11574) 2 ][S 2 +
S + (18237) 2 ]
2,1375
8,8178

3. Clculo dos Elementos R.C.


R1 = R3 = R

C1 = C 2 = C

1
= 11574 C1 = 10nF
R1C1

R1 =

1
= 8,64 K
11574 10 8

K 31 = 1 K 41 = 2Q1 1 = 4,275 i = 3,275


1
1
= 18237 C 2 = 10nF R2 =
= 5483
R2 C 2
18237 10 8
K 32 = 1 K 42 = 2Q21 = 17,6356 1 = 16,6356
2 K 41
6,550
=
= 1,53
K PB1 =
1 + K 41 1 + 3, 275
K PB 2

2 K 42
33,2712
=
=
= 1,88
1 + K 42 1 + 16,6356

Se R42 = 10 K

K PB = 1,53 1,88 = 2,88

R4 ' 2 = 166,356 K
RI 2 = 10 + 166,4 176,4 K
R I 2 + RP
= 2,88
Como K PB deve ser 1
RI 2
R p 331K
cp =

1
= 900 pF
176,1 // 331 10 3 3346

5. Ajustes
w R ou C
Q R'4
K R ' '4

R4 // R ' ' 4 = valor adequado = 10 K


R' ' 4
K real = K desejado
R4 + R' ' 4

Parmetros para filtros de Butterworth. - 3dB em wo = 1 rad/s


N

w1

Q1

w2

Q2

w3

Q3

w4

Q4

2
3
4
5
6
7
8

1, 00000 0, 707107
1,00000 1,00000 1, 00000 polo real
1,00000 1,30656 1,00000 0,541196
1, 00000 1, 61803 1, 00000 0, 618034 1, 00000 polo real
1, 00000 1, 93185 1, 00000 0,707107 1, 00000 0, 517638
1,00000 2,24698 1,00000 0,801938 1,00000 0,554958 1,00000 polo real
1,00000 2,56291 1,00000 0,899977, 1,00000 0,601345 1,00000 0,505991

Parmetros para filtros de Bessel, desvio de fase de N / 4 rad em w0=1 rad/s


N
2
3
4
5
6
7
8

1,00000 0,577350
1,07869 0,691047 0,985560 polo real
1,07890 0,805538 0,962319 0,5521935
1,08504 0,916478 0,962003 0,563536 0,928640 polo real
1,09270 1,02331 0,969010 0,611195 0,920141 0,510318
1,10034 1,12626 0,978443 0,660821 0,921478 0,522356 0,904336 polo real
1,10046 1,22567 0,982040 0,710853 0,921150 0,559609 0,894187 0,505991

Parmetros para filtros de Tchebysheff, ripple de 0,5 dB; w0 a freqncia em


que a resposta se afasta da faixa de ripple de 0,5 dB.
N
2
3
4

1,23134 0,863721
1,06885 1,70619 0,626456 polo real
1,03127 2,94055 0,5977002 0,70511

5
6
7
8

1,01774 4,54496 0,690483 1,17781 0,362320 polo real


1,01145 6,51283 0,768121 1,81038 0,396229 0,683639
1,00802 8,84181 0,822729 2,57555 0,503863 1,09155 0,256170 polo real
1,00595 11,5308 0,861007 3,46568 0,598874 1,61068 0,296736 0,676575

Parmetros para filtros de Tchebysheff, ripple de 2 dB; w0 a freqncia em que


a resposta se afasta da faixa de ripple de 2dB.
N
2
3
4
5
6
7
8

0,977227 1,12865
0,941326 2,55164 0,368911 polo real
0,963678 4,59388 0,470711 0,929449
0,975790 7,23228 0,627071 1,77509 0,218308 polo real
0,982828 10,4616 0,730027 2,84426 0,316111 0,901595
0,987226 14,2802 0,797114 4,11507 0,460853 1,64642 0,155340 polo real
0,999141 18,6873 0,842486 5,58354 0,571925 2,532267 0,237699 0,892354

Filtro Passa Baixa


1 ordem: H(s)=

2 ordem: H(s)=

Kw0
S + w0
kw02
w
S 2 + S 0 + w02
Q

Desnormalizao
P.B.

S=

P.A.

S=

P.F.

S=

R.F.

S=

S
wp
wp
S
S 2 + w02
( w2 w1 ) S
( w2 w1 ) S
S 2 + w02