Академический Документы
Профессиональный Документы
Культура Документы
GRUPO 299008_3
MICROELECTRNICA 299008
RESUMEN
METODOLOGAS DE DISEO
La Jerarquizacin
La Abstraccin
La Representacin
Consiste en la
subdivisin del
sistema en bloque
para que en nivel de
complejidad de
cada parte sea ms
abordable y as
poder manejar solo
la informacin
necesaria.
ABSTRACCION
Es la forma
de
reducir la
informacin
manejada por el
cual se definen un
conjunto reducido de
propiedades y
elementos del
sistema mediante los
cuales es factible
abordar la solucin
del problema de
diseo especificacin
e implementacin.
ON
JERAQUIZACIO
N
VISTA ESTRUCTURAL
VISTA FSICA
Existen tres
formas de
representaci
n:
Vista
estructural
Vista funcional
REPRESENTACI
Vista fsica
flexible
que
permite
el
de
comportamiento
del
ser
portable
hacia
otras
de hardware donde su
la
de
funciones
VHDL
por
su
La
concurrencia
consiste
en
la
puede
entenderse
programa
VHDL
nos
permite
realizar
un
conexiones
entre
especificar
las
que
Consiste
cada
comportamiento
individualmente
describirla
de
MODELO DE TIEMPO
igual
parte
compone
forma secuencial.
de
ellas,
se
como
en
poder
observar
el
del modelado a lo
segn su funcionalidad.
MODELO DE CONCURRENCIA
Test Funcional
Si hay un componente
errneo, identificar y
localizar el fallo
Determina si un
componente fabricado es
o no es funcional
Test Paramtrico
Verifica el
cumplimiento de las
especificaciones de
un conjunto de
parmetros no
discretos
En la siguiente figura podremos observar una Tarjeta- sonda de test de circuitos
integrados:
Controlabilidad
Observabilidad
Mide la facilidad de
observar el valor de un
nodo en pines de salida
1. Test Ad hoc
2. Test scan- based
3. Self- test
CONCLUSION
El problema del diseo de un sistema integrado como los que hoy en da podemos
encontrar son tan complejos que la primera metodologa consiste en la
estructuracin y jerarquizacin del sistema, de forma que su diseo pueda ser
abordado por partes. Adems, debido a la gran cantidad de variables que se deben
controlar, es necesario enfrentarnos al diseo a diferentes niveles de abstraccin, lo
que nos permite reducir la cantidad de informacin que es necesario manejar en
cada momento.
Cabe resaltar que en cada nivel de abstraccin, se establece una subdivisin que
permite establecer la composicin de acuerdo a la vista estructural, funcional o
fsica.
REFERENCIAS BIBLIOGRFICAS
Nacional Abierta
y/a
Distancia. Disponible
en:http://datateca.unad.edu.co/contenidos/299008/299008_AVA/Entorno_de_
Conocimiento/Unidad_2/METODOLOGIAS_DE_DISENO_Y_DIAGRAMAS_D
E_FLUJO.pdf
Robayo, F. (2009). Lenguajes de Descripcin y Simuladores Fsicos. Bogot
D.C.:
Universidad
Nacional
Abierta
y/a
Distancia. Disponible
en:
http://datateca.unad.edu.co/contenidos/299008/299008_AVA/Entorno_de_Con
ocimiento/Unidad_2/LENGUAJES_DE_DESCRIPCION_Y_SIMULADORES_F
ISICOS.pdf
Robayo, F. (2009). Test y Pruebas de Circuitos Integrados. Bogot D.C.:
Universidad
Nacional
Abierta
y/a
http://datateca.unad.edu.co/contenidos/299008/299008_AVA/Entorno_de_Con
ocimiento/Unidad_2/TEST_y_PRUEBAS_DE_CIRCUITOS_INTEGRADOS.pd
f
Rubio, M. A. F. (2010).
el
07,
04,
2015
http://www.cartagena99.com/recursos/electronica/apuntes/Manual
%20VHDL.pdf.
en