Componente

Curricular: Projeto de Sistemas Digitais

Professor: Ewerson Carvalho
e-mail: ewerson.carvalho@unipampa.edu.br

Trabalho 3: Cdigo Parametrizvel

Sobre o que o trabalho?
Este trabalho tem por objetivo a prtica dos comandos GENERIC e GENERATE, utilizados para
descrever mdulos parametrizveis em VHDL. Para isso, implemente em VHDL uma Unidade Lgica e
Aritmtica (ULA), a qual deve suportar as seguintes operaes: A AND B, A OR B, NOT A e A+B. Tal
como foi solicitado no primeiro trabalho da disciplina, todas as operaes devem ser descritas de
forma estrutural. A ideia da implementao criar as portas lgicas e o somador (i.e. descries
estruturais); a seguir descrever uma ULA de 1 bit (i.e. instncias dos mdulos anteriores), e depois
implementar um mdulo ULA de N bits (i.e. utilizando GENERICs e GENERATEs). Para verificar o
sistema, deve ser realizada uma simulao de uma ULA de 8 bits. A dica para implementao
consiste em desenvolver uma ULA de 1 bit que realiza todas as operaes solicitadas, e depois
utilizando GENERICs e FOR GENERATE, fazer 8 instancias dessa ULA gerando a ULA 8 bits. Observe as
Figuras abaixo para melhor entendimento do trabalho solicitado.

Onde, quantos, para quando?
Este trabalho deve ser implementado em duplas. No dia da defesa (veja Plano de Ensino), cada grupo
dever apresenta para o professor os cdigos desenvolvidos bem como a simulao que permite
verificar o correto funcionamento do sistema. Alm disso, deve ser enviado para o e-mail do professor
um arquivo compactado (.zip ou .rar), devidamente identificado com o nomes dos alunos que
compem a dupla (ex.: JoaoVaz_MariaRosa.zip), contendo os cdigos (.vhd) e o relatrio (.pdf). No
Moodle pode ser encontrado o modelo de relatrio a ser seguido.