INFORME DE LABORATORIO

SUMADORES Y RESTADORES

Presentado por:
DIANA MARCELA RICO
162205158
CARLOS TORRES BARRIOS
162205190
JINETH RUBIO ROJAS
162205165
JEIFFER OSPINA CASTILLO
162205152

Grupo: 305

Presentado a:
Ilber Adonayt Ruge Ruge

UNIVERSIDAD DE CUNDINAMARCA

PROGRAMA DE INGENIERIA ELECTRONICA

SEDE FUSAGASUGA
2006

OBJETIVOS

Disear e implementar un circuito sumador y restador de 4 bits con

visualizacin 7 segmentos.

Utilizar tablas de verdad, mapas de Karnaught y las dems tcnicas de

simplificacin de expresiones Booleanas, para realizar diferentes
controles y combinacionales para el circuito sumador-restador

Demostrar los conocimientos adquiridos en el curso por medio del

desarrollo correcto de la experiencia.

LISTA DE MATERIALES

Sumadores completos 74ls83 (2)

Xor 74ls86 (3)
And 74ls08 (3)
Not 74ls04 (1)
Or 74ls32 (1)
Comparador de magnitud 4 bits 74ls85 (1)
2 Dip swich
2 display 7 segmentos nodo comn
Leds
Resistencias
Cables
pinzas
Protoboard (3)
Punta lgica
Fuente conmutada
Caimanes
Multimetro

PROCEDIMIENTO
Para llevar a cabo el laboratorio de sumador-restador se realizo una previa
investigacin de los diferentes elementos a utilizar. Se prosigui con realizar las
tablas de verdad, mapas de Karnaught para los diferentes controles teniendo
en cuenta las siguientes consideraciones:

La resta se debe realizar por medio del procedimiento de complemento

a 2. Por lo que es necesario implementar un circuito negador
controlado. Que haga el papel de complementador a 1. luego se
complementa a dos ingresando 1 en el carry de entrada.
Cuando se realiza la resta es posible que se tengan resultados
negativos. En este caso se debe proceder a complementar a 2 el
resultado. Aqu se emplea nuevamente el negador controlado ms el
acarreo de entrada del segundo sumador (Cin2).
se requiere para la parte de ajuste binario a BCD de un circuito
controlador de paso de dato.
se necesita tambin de un circuito comparador de magnitud; se
pretende identificar la condicin en la que el resultado sea mayor que 9,
ya que cuando esto ocurra o cuando el acarreo de salida (Cout1) del
sumador principal en la operacin de suma sea igual a 1, se debe
realizar el ajuste de binario a BCD.
Debido a que es posible que al realizar una operacin suma resta el
resultado sea mayor que 10, se debe disear un circuito combinacional
que maneje el segundo display para visualizar los nmeros 0 1 segn
el caso.
Luego se realizo la simulacin en el computador y finalmente se implemento y
probo el circuito.
Para la realizacin de la experiencia se utilizaran display de nodo comn, por
lo que se tendr que utilizar el decodificador 74ls47.

TABLA DE DATOS

op
0
0
1
1

b
0
1
0
1

f
0
1
1
0

op*b+op*b=f
op Xor b = f

Tabla # 1. Negador controlado 1, op es la operacin 0 si es suma, 1 si es resta;

b son las salidas del dip swich que representa el sustraendo.

op
0
0
1
1

co
0
1
0
1

f
0
0
1
0

op*co

Tabla # 2. Negador controlado 2. Con esta tabla se determina un

combinacional con el cual se realizara un xor (igual al negador controlado1) con
el resultado de la suma 1, y el complemento a dos de la respuesta negativa se
realizara ingresando 1 en el carry de entrada de el sumador2.

Cin=Ci
0
0
0
0
1
1
1
1

Cout=Co
0
0
1
1
0
0
1
1

a>9=X
0
1
0
1
0
1
0
1

f
0
1
1
*
0
0
0
0

(ci*co*x ) + (ci*co*x)
ci (co xor x)

Tabla # 3. Control de paso de dato. Con esta tabla se determina el control de

paso de un dato determinado, para el ajuste a binario. El 1 significa el libertad
de paso del dato y el cero la restriccin del mismo. El complemento del control
de paso de dato se encuentra en la tabla 3.1

f
0
0
1
1

ab
0
1
0
1

pc
0
0
0
1

F*ap=pc

Tabla 3.1. En esta tabla se complementa el control de paso de dato donde f es

la respuesta que nos arroja la tabla 3, y ab es el numero q debe sumarse para
el ajuste binario.

op
0
0
0
0
1
1
1
1

Co1
0
0
1
1
0
0
1
1

Co2
0
1
0
1
0
1
0
1

f
0
1
1
*
0
*
0
*

Co2
0
1
Op Co1
0
0
0
1
0
1
1
*
1
1
0
*
1
0
0
*
Mapa de Karnaught
(Co1+Co2)*(Op+Co2)
Co1*Op+Co1*Co2+Co2*Op+Co2
Co1*Op+Co2*(co1+op+1)
Co1*Op+C02
Tabla # 4. Combinacional display # 1.esta tabla presenta el conbinacional para
el display 1 donde si la respuesta de la suma o resta es mayor de diez en el
display se debe visualizar un uno en el caso contrario visualiza un o. un numero
es mayor a diez si op(operacin 0 suma, 1 resta) es 0 y co1 (carry de salida
sumador 1) es 1 o co2 (carry de salida sumador 2) es 1.
F
0
1

a
0
1

b
0
0

c
0
0

d
0
1

e
0
1

f
0
1

g
1
1

Tabla # 5. Combinacional display # 1. Como se puede observar en esta tabla

los segmentos b y c estn en siempre en ceros (0) por tanto los conectamos a
tierra. El segmento g lo dejamos al aire y los segmentos a,d,e,f los conectamos
al conbinacional encontrado en la tabla 4.
op
0
0
1
1

Co1
0
1
0
1

F
0
0
1
0

F=op*co
Tabla #6. led, esta tabla maneja el encendido del led, el cual prendera solo en
el caso que la operacin realizada sea negativa (op 1 y co1 0).

CIRCUITO SUMADOR RESTADOR

KPD6
U18D

KPD5

6
U19C

4321

V1
5V

U14A
U13A

4321

U8D

D1
LED1

U1B
GND@

U19A

GND@

U16C

U19B

GND@
U7F

U@

GND@

U@

s4
s3
s2
s1

V2
+V 5V

U12
74F83

U11
74F83

A4
A3
A2
A1
B4
B3
B2
B1

U15B

U18C

A4
A3
A2
A1
B4
B3
B2
B1

KPD7
9
4321

s4
s3
s2
s1

Cin Cout

Cin Cout

U@

U9
74LS47

A3
A2
A1
A0

g
f
e
d
c
b
a

test
RBI RBO

U10
74F85
74F85

A3
A2
A1
A0
B3
B2
B1
B0

IA<B
IA=B
IA>B
A<B
A=B
A>B

DISP2

DISP3
abcdefg.

4321

U@

V+

V+

KPD8

abcdefg.

CONCLUSIONES

Al realizar el laboratorio de sumadores-restadores llegamos a la

conclusin que existen infinitas formas de realizar un circuito, pero es
necesario efectuar una buena planeacin para lograr encontrar la forma
ms fcil, prctica y efectiva de lograr lo requerido.
El orden que se lleve para implementar el circuito es de vital importancia
por que permite encontrar fcilmente las fallas cometidas y hacerles las
correcciones pertinentes.