Sistemas Microprocessados

Microprocessador 8085
6 P. Eng. Computao/Telecomunicao
FACIT / 2014

Prof. Maurlio J. Incio

Microprocessador 8085

Histrico do P 8085
Lanado pela INTEL em 1976.
Sucessor do P 8080, com algumas melhorias:
Alimentao com uma tenso nica de +5V.
Oscilador de clock e controlador de barramentos
interno.
Porta de comunicao serial interna.
Novas instrues para controle de interrupes
e comunicao serial.
O P 8085 obteve grande sucesso comercial por
permitir o projeto de sistemas microprocessados
mais simples e mais baratos.

Microprocessador 8085

Caractersticas tcnicas
Arquitetura: 8 bits.
Largura dos barramentos
Dados: 8 bits.
Endereos: 16 bits.
Controle: 17 bits.
Clock: 3 a 6 MHz.
Registradores
7 registradores de uso geral (A, B, C, D, E, H, L).
3 registradores de uso especfico (SP, IR, PC).
1 registrador de flags (F).

Microprocessador 8085

Arquitetura interna

Microprocessador 8085

Encapsulamento
DIP plstico, 40 pinos

Microprocessador 8085

Registradores
O reg. A um reg. de 8 bits, tambm chamado de
ACUMULADOR, pois ele utilizado para
acumular os resultados das operaes lgicas e
aritmticas.
Os dados no reg. A podem ser manipulados de
modos especiais, diferente de outros
registradores.
Geralmente o reg. A utilizado para armazenar
dados recebidos de dispositivos perifricos (ex.:
teclado) ou armazenar dados a serem enviados a
dispositivos perifricos (ex.: display).

Microprocessador 8085

Registradores
Os reg. B, C, D, E, H, L so reg. de 8 bits de uso
geral.
Esses reg. podem ser utilizados em pares,
formando reg. de 16 bits.
Os reg. H e L (High e Low) so normalmente
utilizados para gerar endereos de memria.
Neste caso, o endereo de memria apontado por
HL tratado por algumas instrues como se
fosse um reg., chamado reg. M.

Microprocessador 8085

Registradores
O reg. PC (Program Counter) e o reg. IR
(Instruction Register) so reg. de 16 bits, utilizados
pelo P para controlar a sequncia de execuo do
programa.
O IR determina que aes que ocorrero, de onde os
dados viro (fonte) e para onde iro (destino).
O PC utilizado para fornecer o endereo da
localizao de memria na qual est armazenada a
prxima instruo a ser executada.
Esses reg. so utilizados durante a execuo do
programa, num processo chamado ciclo de busca e
execuo ou ciclo de instruo.

Microprocessador 8085

Registradores

Microprocessador 8085

Registradores
Exemplo: ciclo de uma instruo OUT

Microprocessador 8085

Registradores
O reg. SP (Stack Pointer) um reg de 16 bits,
utilizado para armazenar um endereo de
memria, geralmente da memria RAM.
Existem instrues que, quando executadas, fazem
com que o contedos dos reg. de uso geral sejam
guardados em uma rea da memria RAM
reservada, denominada pilha (stack).
Quando isso feito, o SP fornece um endereo ao
P de modo que o contedo dos reg. possam ser
guardados numa ordem especfica.

Microprocessador 8085

Registradores

Microprocessador 8085

Registradores
O reg. de flags (F) um reg. de 8 bits, sendo que
apenas 5 bits so utilizados para sinalizar algumas
informaes sobre as operaes executadas pelo
P
Qualquer operao lgica ou aritmtica afeta o
reg. de flags.
Cada bit desse registrador pode ser verificado por
instrues que necessitem saber se a ltima
operao alterou um determinado flag.
7

AC

CY

Microprocessador 8085

Registradores
Flags
S (sinal)
0 = o sinal do resultado positivo.
1 = o sinal do resultado negativo.
Z (zero)
0 = o resultado no zero.
1 = o resultado zero.
AC (carry auxiliar)
0 = no houve carry em BCD.
1 = houve carry em BCD.

Microprocessador 8085

Registradores
Flags
P (paridade)
0 = a paridade do resultado mpar.
1 = a paridade do resultado par.
CY (carry)
0 = no houve carry.
1 = houve carry.

Microprocessador 8085

Barramento de endereos
O barramento do P 8085 de 16 bits, portanto a
capacidade de endereamento 216 = 65536
endereos.
Com memrias de 8 bits, a capacidade de
armazenamento 65336 bytes ou 64 KB.
O barramento de dados multiplexado com o
barramento de endereos:
AD0 AD7 : barramento de dados (8 bits menos
significativos)
A8 A15: barramento de endereos (8 bits mais
significativos)
O sinal ALE (Address Latch Enable) indica quando os
bits do barramento de dados so endereos ou dados

Microprocessador 8085

Barramento de endereos
Incio do ciclo: AD0~AD7 = endereo.
Final do ciclo: AD0~AD7 = dado.

Microprocessador 8085

Barramento de controle
Incorpora os sinais de temporizao que so
gerados pelo P, para sincronizar transferncias
de informaes entre o P e uma memria ou porta
de I/O.
Os principais sinais de controle so:
RD = READ (indica leitura de memria ou porta de
I/O).
WR = WRITE (indica escrita de memria ou porta
de I/O).
IO/M = INPUT-OUTPUT/MEMORY (indica
operao de acesso a memria ou porta de I/O).

Microprocessador 8085

Diagrama de temporarizao
Operao de leitura de memria

Microprocessador 8085

Diagrama de temporarizao
Operao de escrita de memria

Microprocessador 8085

Gerao de clock
O clock do P 8085 pode ser gerado por um cristal
conectado nos pinos X1 e X2 ou por uma fonte
externa conectada em X1.
Limites: fmin = 1MHz, fmax = 12MHz.
Clock interno = Clock externo / 2

Microprocessador 8085

Reset
O reset do P 8085 ocorre com um nvel baixo
aplicado no pino RESET_IN.
O pino RESET_OUT vai a nvel alto durante o reset.
Circuito tpico de reset:

Microprocessador 8085

Interrupo
O processo de interrupo consiste em forar o P a
interromper a execuo do programa principal para
atender uma requisio de um dispositivo
perifrico (interrupo por hardware) ou de um
programa (interrupo por software).
Quando ocorre uma interrupo o P completa a
execuo da instruo corrente e desvia para uma
rotina de tratamento da interrupo.
Aps completar a rotina de tratamento da
interrupo, o P retorna ao programa principal.

Microprocessador 8085

Interrupo

Microprocessador 8085

Interrupo
No P 8085 a interrupo por hardware
controlada pelos pinos:
TRAP, RST7.5, RST6.5, RST5.5, INTR
Quando qualquer um destes pinos ativado, ocorre
o desvio para a ISR correspondente.
A entrada de maior prioridade a TRAP e a de
menor prioridade a INTR.
As interrupes RST7.5, RST6.5, RST5.5 e INTR
podem ser desabilitadas (mascaradas) por software,
enquanto a interrupo TRAP no pode ser
desabilitada.

Microprocessador 8085

Interrupo
A interrupo por software no P 8085
controlada instrues de mquina tipo RESTART:
RST0, RST1, RST2, RST3, RST4, RST5, RST6,
RST7
Quando qualquer uma destas instrues
executada, ocorre o desvio para a ISR
correspondente.
A instruo RST0 desvia para o endereo 0000H, o
que equivale a um RESET por software.
Estas instrues so frequentemente utilizadas para
fazer chamadas s rotinas do firmware.

Microprocessador 8085

Interrupo
Os pinos INTR e INTA permitem expandir o
nmero de entradas de interrupo atravs da
conexo do P 8085 com um circuito externo
denominado controlador de interrupes. O
controlador de interrupes solicita a interrupo
ativando o pino INTR. O P responde solicitao
ativando o pino INTA (Interrupt Acknowledge)

Microprocessador 8085

Controle dos barramentos

Em algumas aplicaes pode ser necessrio que um
perifrico assuma o controle dos barramentos.
Um exemplo o processo de DMA (Direct Access
Memory), onde grandes quantidades de dados podem
ser transferidas rapidamente entre perifrico-memria
Nestes casos o P cede o controle dos barramentos
para o perifrico.
O P 8085 possui os pinos HOLD e HOLDA para essa
finalidade. Quando o perifrico quer utilizar os
barramentos, ele ativa o pino HOLD. Assim que o P
puder liberar os barramentos, ele ativa o sinal
HOLDA (Hold Acknowledge)