CONTROLADORES LOGICOS

PROGRAMABLES

NOMBRE: DIEGO MITCHELL TAPIA

MURRUGARRA

DOCENTE: WILSON GEOVANNY OSORIO

CASTRO

2015
DESARROLLO DE LA ACTIVIDAD N1
1. A. Comportamiento:
NAND: Cualquier compuerta lgica se puede negar, esto
es, invertir el estado de su salida, simplemente
agregando una compuerta NOT que realice esa tarea.
Debido a que es una situacin muy comn, se fabrican
compuertas que ya estn negadas internamente. Este es
el caso de la compuerta NAND: es simplemente la
negacin de la compuerta AND, de hecho la invierte (se
dice que la niega) quedando que la salida solo ser un 0
cuando todas sus entradas estn en 1.
El pequeo crculo en su salida es el que simboliza la
negacin.
NOR: Una compuerta NOR es la negacin de una
compuerta OR, obtenida agregando una etapa NOT en su
salida. La salida de una compuerta NOR es 1 solamente
cuando todas sus entradas son 0. Igual que en casos
anteriores, la negacin se expresa en los esquemas
mediante un crculo en la salida.
OR-EXCLUSIVA (XOR): La operacin lgica
correspondiente al O inclusivo, es decir, una o ambas de
las entradas deben estar en 1 para que la salida sea 1.
La funcin XOR difiere de la OR: en una compuerta XOR
la salida ser 0 siempre que las entradas sean similares
entre s.
NOR-EXCLUSIVA (XNOR): La operacin lgica de esta
compuerta es la inversa de la compuerta lgica XOR, es
decir donde una de las entradas esta en 1 para que la

salida sea 0, en este caso la salida ser 1 si ambas

entradas con similares.

B. Tabla de verdad
NAND (NO Y): en esta compuerta se pone una negacin a
la salida de la compuerta Y, siendo el sentido inverso
de una compuerta Y
ENTRADA A
0
0
1
1

ENTRADA B
0
1
0
1

SALIDA S
1
1
1
0

NOR: en esta compuerta se pone una negacin a la

salida de la compuerta OR, siendo el sentido inverso de
una compuerta OR
ENTRADA A
0
0
1
1

ENTRADA B
0
1
0
1

SALIDA S
1
0
0
0

XOR: en esta compuerta lgica se dice que una de las

entradas debe ser 1 para que la salida sea 1, si ambas
entradas son similares la salida ser 0.
ENTRADA A
0
0
1
1

ENTRADA B
0
1
0
1

SALIDA S
0
1
1
0

XNOR: en esta compuerta lgica se dice que ambas

entradas deben ser similares para que la salida sea 1, si
una de las entradas es 1 la salida ser 0.
ENTRADA A
ENTRADA B
0
0
0
1
1
0
1
1
C. FUNCION BOOLEANA

SALIDA S
1
0
0
1

NAND:
La puerta lgica NAND realiza la funcin booleana de
operacin de negado del producto lgico.
NOR:
La puerta lgica NOR realiza la funcin booleana de
operacin de negado de la suma lgica
XOR:
La puerta lgica XOR realiza la funcin booleana de la
operacin de suma binaria. Se comporta como una
compuerta OR exclusiva donde su salida es un nivel
lgico alto 1 cuando son entradas son opuestas. Y
cuando sus entradas son iguales su salida es un nivel
lgico bajo 0.
XNOR:
Cuando todas sus entradas son iguales entre s para dos
entradas Ay B, o cuando el nmero de 1 (unos) de una
cantidad para el caso de tres o ms entradas, su salida
est en 1 o en ALTA.
D. Ecuacin
NAND: A B = Y
NOR: A+B = Y

XOR: A B + B = Y
XNOR: Y = A B

E. Simbologa
NAND:

NOR:

XOR:

XNOR:

F. simbologa a).contactos b).normalizados c).no normalizados

NAND:

NOR:

XOR:

XNOR:

2. Para el siguiente diagrama, realice la tabla de verdad;

tenga en cuenta que son cinco entradas y una salida.

3.
i0.1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0

i0.2
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0

i0.3
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1

i0.4
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

i0.5
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

Q0.0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0

0
0
0
0
0
0

0
0
0
0
0
0

1
1
0
0
0
0

0
0
1
1
0
0

1
0
1
0
1
0

0
0
0
0
1
0

4. Realice la tabla de verdad para el siguiente esquema

5.

6. Implemente un circuito
mediante la utilizacin de
interruptores que simule una
compuerta OR exclusiva.

7. Represente grficamente la siguiente funcin mediante

la utilizacin de compuertas lgicas:
F = (BA + CB)*A