Universidad de Sonora

Departamento de Fsica

Prctica 16

Flip-Flop

Yumerly Gil Verdugo

Sandino Estrada Dorado
Alberto Acevedo Carrera
Mara Fernanda Moreno Lpez
Luis Humberto Torres Quionez

Licenciatura en Fsica

Grupo 1 , Horario 11:00-13:00

Hermosillo - 23 de junio de 2015

Flip-Flop

1.

Marco Terico

Introduccin

Los biestables (Flip-Flop en ingls), son multivibradores capaces de permanecer

en uno de sus dos estados. Esta funcin resulta de gran utilidad en la electrnica
digital con el propsito de memorizar informacin. La caracterizacin de estos
se divide en dos grupos, sncronos y asncronos, siendo las entradas las variantes
entre ambas categoras. Un flip-flop asncrono est compuesto nicamente por
entradas de control, mientras que el sncrono, se compone de stas y un reloj
que controla las entradas.

2.

Objetivos

3.

Marco Terico

El Flip-flop es el nombre comn que se le da a los dispositivos de dos estados,

son dispositivos sicronos de dos estados,tambin conocidos como multivibradores biestable que sirven como memoria bsica para las operaciones de lgica
secuencial.En este caso, el termino sncrono significa que la salida cambia de
estado nicamente en un instante especifico de una entrada de disparo denominada reloj(CLK),la cual recibe el nombre de entrada de control,(C). Esto
significa que los cambio en a salida se producen sincronizada mente con el reloj.
Los Flip-flops son ampliamente usados para el almacenamiento y transferencia
de datos digitales y se usan normalmente en unidades llamadas registros", para
el almacenamiento de datos numricos binarios.
Un flip flop disparado por franco cambia de estado en el flanco positivo(flanco
de subida)o con el flanco negativo(flanco de bajada) del impulso de reloj y es
sensible a sus entradas solo en esta transicin del reloj. Existen varios tipos de
flip-flop disparados por flanco como por ejemplo: S-R,D Y J-K.
Flip-flop S R disparado por flanco. Las entradas S y R de un se denominan
entradas sncronas, dado que los datos en estas entradas se transfieren a las
salidas del flip flop solo con el flanco de disparo del impulso del reloj. Cuando S
esta a nivel ALTO y R esta a nivel BAJO, la salida Qse pone a nivel ALTO con
el flanco de disparo de, impulso de reloj, pasando por flip-flop al estado SET.
Cuando S esta a nivel BAJO y R esta a nivel ALTO, la salida Q se pone a
nivel BAJO con el flanco de disparo del impulso de reloj, pasando el flip-flop al
estado RESET. Cuando tanto S y R estn a nivel BAJO, la salida no cambia de
estado. Cuando S y R estn a nivel ALTO, se produce una condicin no valida.
Flip-flop D disparado por flanco. El flip-flop D resulta muy til cuando se
necesita almacenar un nico bit de datos (0, 1). Si se aade un inversor a un flip
flop S R obtenemos un flip-flop D bsico,este tiene nicamente una entrada
D, ademas del reloj. Si cuando se aplica un impulso de reloj la entrada D esta
a nivel mas ALTO, el flip-flop se activa (SET) y almacena el nivel ALTO de la
entrada D durante el flanco positivo del reloj. Si existe un nivel BAJO en la

Instrumentacin I

Flip-Flop

Solucin terica

entrada D durante el flanco de bajada del impulso del reloj.En el estado SET,
el flip-flop almacena un 1, mientras que en el estado RESET almacena un 0
Flip- flop J K disparado por flanco. El flip-flop J K es verstil y es uno de
los tipo de flip-flop mas ampliamente utilizado. El funcionamiento del flip-flop
J K es idntico al del flip-flop S R en las condiciones de operacin SET,
RESET y de permanencia de estado( no cambio). L a diferencia est en que el
flip-flop J K no tiene condiciones no vlidas como ocurre en el S R

4.

Material y equipo
Un protoboard
Dos compuertas NAND
Dos compuertas OR
Una compuerta inversora
Un voltmetro
Un Digital Lab (fuentes de voltaje, resistencias protectoras para led, switch
y generador de funciones.)

5.
5.1.

Solucin terica
Sincronizado por reloj en S-R
Cuadro 1: Clock arriba
S R CLK Q
0 0 1
1
1 0 1
1
0 1 1
0
1 1 1
Ambigua

S
0
1
0
1

Cuadro 2: Clock abajo

R CLK Q
0 0
1
0 0
1
1 0
0
1 0
Ambigua

Instrumentacin I

Flip-Flop

5.2.

Latch D

EN
0
1
1

6.

Comparacin de resultados

Cuadro 3:
D
No importa
0
1

Q
1
0
1

Desarrollo experimental

Procedimiento
1. Se hace uso del Digital Lab para tener los suficientes switch a la disposicin,
as como leds y voltajes controlados de 1 y 0 lgicos.
2. Se arm el primer flip-flop correspondiente a R-S y despus de revisarlo
se encendi sin obtener resultados, pues faltaba una conexin a tierra.
3. Una vez resuelto el problema se procedi a encender el circuito y comprobar el funcionamiento de estados de set, reset y memoria.
4. Se midieron los voltajes en cada caso.
5. Se arm el circuito para el flip-flop D.
6. Se comprobaron los estados de set, reset y memoria, midiendo en cada
caso el voltaje de salida y comprobando que los led encendieran de forma
esperada.

6.1.

7.

Resultados

Comparacin de resultados

S
0
1
0
1

R
0
0
1
1

Cuadro 4: Clock
CLK Q (Terica)
1
1
1
1
1
0
1
Ambigua

arriba
Q (experimental)
1
1
0

Instrumentacin I

Flip-Flop

S
0
1
0
1

7.1.

Cuadro 5: Clock
CLK Q (Terica)
0
1
0
1
0
0
0
Ambigua

abajo
Q (experimental)
1
1
0

Latch D

EN
0
1
1

8.

R
0
0
1
1

Conclusiones

D
No importa
0
1

Cuadro 6:
Q(Terica)
1
0
1

Q(Experimental)
1
0
1

Conclusiones

Bien se pudo observar el funcionamiento de los circuitos denominado flip-flop

y sus estados de memoria, as como su estado inicial dependiente de las condiciones fsicas de las compuertas y de los estados anteriores de su uso, cosa que
algunas veces no podemos controlar. En esta ocasin se alambraron los flip-flop
R-S y D, tambin el estado inicial de nuestras compuertas nos ofreca que el
estado inicial del circuito en total era Q0 = 1, de lo cual nos basbamos para
proseguir el anlisis y a pesar de que el sistema realimentado era alga nuevo
para nosotros, no hubo problemas a la hora de alambrar los mismos.

En este caso, como en prcticas anteriores, el papel de los diodos era permitir o
no el paso de corriente para generar voltajes en ciertos nodos, de tal forma que
al meter un 1 lgico en ciertos switch, podamos obtener respuesta por parte del
circuito, la cual es controlada y utilizada para los fines que requeramos. Con
respecto a la diferencia entre los dos tipos de flip-flop que se realizaron, podemos
observar:
El flip-flop R-S presenta un punto metaestable, pues al recibir un 1 lgico
en set y reset.
El flip-flop D tiene un estado de memoria ms confiable y utilizable que
el R-S.
Aunque ambos se controlan por clock, el D tiene la mejora de la eliminacin
del estado metaestable.
De estos datos se puede observar que el flip-flop D tiene ms aplicaciones al
momento de alambrar circuitos, tal como la transferencia de datos en paralelo
4

Instrumentacin I

Flip-Flop

Bibliografa

por su estado de memoria.

En este caso al meter un generador de pulsos, no nos fue posible detectar el

momento en el cual deja de funcionar el circuito, pues a pesar de que nos pareca
que los led se mantenan encendidos, lo que ocurra es que nuestros ojos no
eran capaces de detectar el cambio por la velocidad en la cual se encendan y
apagaban, por lo que no pudimos detectar este dato, pero dejando de lado esta
imposibilidad, encontramos un funcionamiento bien descrito por la teora y con
una gran gama de posibilidades para su aplicacin.

9.

Bibliografa
Floyd, Thomas Fundamentos de sistemas digitales, novena edicin, Mxico, Pearson Education, 2006, 1024 p.,ISBN 10: 84-8322-085-7,ISBN 13:
978-84-832-2720-6.
Floyd, Thomas, Dispositivos electrnicos, octava edicin, Mxico, Pearson
Education, 2008, 1008 p., ISBN:978-970-26-1193-6, ISBN 0-13-242973-X.
Tocci, Ronald, Sistemas digitales, dcima edicin, Mxico, Pearson Education, 2007,968 p., ISBN:978-970-26-0970-4, ISBN 0131725793.

Instrumentacin I