UNIVERSIDAD DE LA COSTA

CONCEPTOS DIGITALES COMPUERTAS LGICAS

INTEGRADAS

PRESENTADO POR:
JONATHAN RODRIGUEZ VERA
KEVIN FREILE CERVANTES
RAFAEL ANGULO FONATLVO
VICTOR

PRESENTADO AL PROFESOR:
ING. RONALD ZAMORA
CIRCUITOS DIGITALES I
(INGENIERIA ELECTRICA)

20 DE FEBRERO DE 2014
BARRANQUILLA - ATLANTICO

CONTENIDO
INTRODUCCION.

OBJETIVO GENERAL Y ESPECIFICOS

1. MAGNTIDES ANALGICAS Y DIGITALES.

1.1. Magnitud Analgica. 5
1.2. Magnitud Digital.
6

2. NIVELES LOGICOS. 7
2.1. Formas de ondas. 8
3. CIRCUITO DIGITAL INTEGRADO (CI).
3.1. Encapsulados de CI.
10
3.1.1.
DIP
12
3.1.2.
SIP
12
3.1.3.
QFN
12
3.1.4.
SOIC
12
3.1.5.
PLCC
12
3.1.6.
LCCC
12
3.1.7.
PGA
12
3.1.8.
LGA
12
3.1.9.
BGA
13

4. CLASIFICACION DE LOS CI SEGN SU COMPLEJIDAD.

4.1. SSI
13
4.2. MSI
13
4.3. LSI
13
4.4. VLSI
13
4.5. ULSI
13
4.6. GLSI
13
5. ENUMERACION DE LOS
ENCAPSULADOS.
13
6. FAMILIA LOGICA TTL.
6.1. Inversor TTL.
15
6.2. Compuerta NAND TTL

PINES

EN

LOS

DIFERENTES

14
15

7. FAMILIA LOGICA CMOS.

16
7.1. Compuertas lgicas CMOS, NOR y NAND.

18

8. SERIES DE LAS FAMLIAS LOGICAS TTL Y CMOS.

1

13

18

TIPOS

DE

8.1. Series TTL. 18

8.1.1.
TTL Standard.
20
8.1.2.
TTL Schottky.
20
8.1.3.
TTL Schottky de baja potencia. 20
8.1.4.
TTL Schottky avanzada.
21
8.1.5.
Avanzada de baja potencia.
21
8.2. Series CMOS.
21
8.2.1.
Serie 4000.
21
8.2.2.
Serie HE4000
22
8.2.3.
Serie de alta velocidad (HC/HCT/HCU).
8.2.4.
Serie avanzada.
23

22

9. COMPARACION DE LAS PRESTACIONESTTL Y CMOS.

23

10. DISPOSITIVOS DE FUNCION FIJA (SERIES TTL Y CMOS).

25 - 61

11. FALLOS INTERNOS EN LAS COMPUERTAS LOGICAS DE LOS CI. 62

11.1. Fallos internos en las puertas lgicas de los CI. 62
CONCLUSION.

65

REFERENCIAS.

66

INTRODUCCIN

Cada da vivimos en un mundo donde los sistemas digitales son los que ms
predominan, en la cual tienen muchas aplicaciones e objetos que utilizamos a diario.
En el trascurso del siguiente trabajo veremos las diferentes compuestas lgicas e
integrados que son la parte fundamental para el desarrollo de los diferentes circuitos y
tecnologas digitales, estos requieren de valores discretos (medidas tomadas en un
intervalo de tiempo establecido) para el funcionamiento de los mismos. Se abordan dos
de las principales tecnologas, CMOS y TTL, y se definen sus parmetros de operacin.
Asimismo, se comparan las caractersticas operacionales de varias familias
pertenecientes a dichas tecnologas de circuitos.

OBJETIVO GENERAL

Identificar e interpretar los conceptos bsico de los sistemas digitales, al igual comprender
las diferentes compuertas lgicas para desarrollar el anlisis de los diferentes circuitos y
llegar al diseo y montaje del mismo.

OBJETIVOS ESPECFICOS.

Analizar los conceptos sobre los Circuitos digitales bsicos.

Identificar los diferentes tipos de integrados y su funcionalidad.
Utilizar las hojas de caractersticas para obtener informacin sobre un dispositivo
especfico.
Describir cmo funcionan las puertas TTL y CMOS bsicas en el nivel de
componentes.
Comparar las caractersticas de las familias TTL y CMOS.
Identificar posibles averas presentadas en un CI.

1. MAGNITUDES ANLOGAS Y DIGITALES

Los circuitos electrnicos pueden clasificar en dos amplias categoras: digitales y
analgicos. La electrnica digital utiliza magnitudes con valores discretos y la electrnica
analgica emplea magnitudes con valores continuos. Aunque en este libro vamos a
estudiar los fundamentos digitales, tambin debemos conocer los analgicos porque
muchas aplicaciones requieren la utilizacin de ambos.
1.1 Magnitud Anloga
Una magnitud analgica es aquella que toma valores continuos. La mayora de las cosas
que se puedan medir cuantitativamente aparecen en la naturaleza en forma analgica.
Las magnitudes anlogas tiene un gran campo de aplicacin en la cual a diario nos
damos cuenta que vivimos en un mundo analgico pero ignoramos de su aplicacin a
diario. En un sistema anlogo, las cantidades varan sobre un intervalo continuo de
valores.
Ejemplo; La corriente alterna (A.C) es una magnitud anloga ya que la energa elctrica
viene dada por el producto de la tensin, la intensidad y el tiempo con estos factores
podemos concluir que la seal de la corriente alterna es una seal anloga ya que la
corriente y el voltaje varia con respecto al tiempo, en donde tambin influyen parmetros
como:
Es la amplitud en voltios o amperios (tambin llamado valor mximo o de
pico),
La pulsacin en radianes/segundo,
El tiempo en segundos, y
El ngulo de fase inicial en radianes.

Dado que la velocidad angular es ms interesante para matemticos que para ingenieros,
la frmula anterior se suele expresar como:

a ( t )= A0sen ( 2 ft+ )
f=

1
T

Donde f es la frecuencia en hercios (Hz) y equivale a la inversa del perodo. Los valores
ms empleados en la distribucin son 50 Hz y 60 Hz.
1.2. Magnitud Digital
Una magnitud digital es aquella que toma un conjunto de valores discretos.
Ejemplo; La corriente directa (D.C) es una magnitud digital ya que la energa elctrica
viene dada por el producto de la tensin y la intensidad los cuales son constantes y no
varan en el tiempo factores podemos concluir que la seal de la corriente alterna es una
seal digital ya que la corriente y el voltaje es contante la cual no vara con respecto al
tiempo. Para representar las seales elctricas de la Tensin y la Intensidad en corriente
continua en una grfica quedaran de la siguiente forma:

1.3 Diferencias entre las magnitudes anlogas y digitales.

En las aplicaciones de electrnica, la representacin digital presenta ciertas ventajas
sobre la representacin analgica. La principal ventaja es que los datos digitales pueden
ser procesados y transmitidos de forma ms fiable y eficiente que los datos analgicos.
Tambin, los datos digitales disfrutan de una ventaja importante cuando es necesario su
almacenamiento. Por ejemplo, cuando la msica se convierte a formato digital puede
almacenarse de manera ms compacta y reproducirse con mayor precisin y claridad de
lo que es posible en formato analgico. El ruido (fluctuaciones de tensin no deseadas) no
afecta a los datos digitales tanto como a las seales analgicas.

Un reproductor de CD es un ejemplo de un sistema en que se emplean tanto circuitos

digitales como analgicos.
El diagrama de bloques simplificado de la Figura 1.4 ilustra el principio bsico. La msica
en formato digital se almacena en el CD. Un sistema ptico de diodos lser lee los datos
digitales del disco cuando ste gira y los transfiere al convertidor digital-analgico (DAC,
Digital-to-Analog Converter). El DAC transforma los datos digitales en una seal analgica
que es una reproduccin elctrica de la msica original. Esta seal se amplifica y se enva
al altavoz para que podamos disfrutarla. Cuando la msica original se grab en el CD se
utiliz el proceso inverso del descrito aqu, y que utilizaba un convertidor analgico-digital
(ADC, Analog-to-Digital Converter).

2. Niveles Lgicos
Se denomina niveles lgicos a las tensiones empleadas para representar un 1 y un 0. En
el caso ideal, un nivel
de tensin representa un nivel ALTO y otro nivel de tensin representa un nivel BAJO. Sin
embargo, en un circuito digital real, un nivel ALTO puede ser cualquier tensin entre un
valor mnimo y un valor mximo especificados. Del mismo modo, un nivel BAJO puede ser
cualquier tensin comprendida entre un mnimo y mximo especificados. No puede existir
solapamiento entre el rango aceptado de niveles ALTO y el rango aceptado de niveles
BAJO.
La variable VH(mx) representa el valor mximo de tensin para el nivel ALTO y VH(mn)
representa el valor de tensin mnimo para el nivel ALTO. El valor mximo de tensin para
el nivel BAJO se representa mediante VL(mx) y el valor mnimo de tensin para el nivel
BAJO mediante VL(mn). Los valores de tensin comprendidos entre VL(mx) y VH(mn)
no son aceptables para un funcionamiento correcto. Una tensin en el rango no permitido
puede ser interpretada por un determinado circuito tanto como un nivel ALTO cuanto como
un nivel BAJO, por lo que no puede tomarse como un valor aceptable. Por ejemplo, los
valores para el nivel ALTO en un determinado tipo de circuito digital denominado CMOS
pueden variar en el rango de 2 V a 3,3 V y los valores para el nivel BAJO en el rango de 0
V a 0,8 V. De esta manera, si por ejemplo se aplica una tensin de 2,5 V, el circuito lo
aceptar como un nivel ALTO, es decir, un 1 binario. Si se aplica una tensin de 0,5 V, el

circuito lo aceptar como un nivel BAJO, es decir, un 0 binario. En este tipo de circuito, las
tensiones comprendidas entre 0,8 V y 2 V no son aceptables.
2.1 Forma de onda
Las formas de onda digitales consisten en niveles de tensin que varan entre los estados
o niveles ALTO y
BAJO.

En la Figura se muestra que un impulso positivo se genera cuando la tensin (o la

intensidad) pasa de su nivel normalmente BAJO hasta su nivel ALTO y luego vuelve otra
vez a su nivel BAJO. El impulso negativo se genera cuando la tensin pasa de su nivel
normalmente ALTO a su nivel BAJO y vuelve a su nivel ALTO. Una seal digital est
formada por una serie de impulsos.
Un impulso tiene dos flancos: un flanco anterior que se produce en el instante t0 y un
flanco posterior que se produce en el instante posterior t1. Para un impulso positivo, el
flanco anterior es un flanco de subida y el flanco posterior es de bajada. Los impulsos
mostrados en la Figura son ideales porque se supone que los flancos de subida y de
bajada ocurren en un tiempo cero (instantneamente).
En la prctica, estas transiciones no suceden de forma instantnea, aunque para la
mayora de las situaciones digitales podemos suponer que son impulsos ideales.
La Figura muestra un impulso real (no
ideal). En la prctica, todos los impulsos
presentan alguna o todas de las
caractersticas siguientes. En ocasiones, se
producen picos de tensin y rizado debidos
a los efectos capacitivos e inductivos
parsitos. La cada puede ser provocada
por las capacidades parsitas y la
resistencia del circuito que forma un circuito
RC con una constante de tiempo baja.

El tiempo requerido para que un impulso pase desde su nivel BAJO hasta su nivel ALTO
se denomina tiempo de subida (tr), y el tiempo requerido para la transicin del nivel ALTO
al nivel BAJO se denomina tiempo de bajada (tf). En la prctica, el tiempo de subida se
mide como el tiempo que tarda en pasar del 10% (altura respecto de la lnea) al 90% de la
amplitud del impulso y el tiempo de bajada se mide como el tiempo que tarda en pasar del
90% al 10% de la amplitud del impulso, la razn de que el 10% inferior y el 10% superior
no se incluyan en los tiempos de subida y de bajada se debe a la no linealidad de la seal
en esas reas. El ancho del impulso (tW) es una medida de la duracin del impulso y, a
menudo, se define como el intervalo de tiempo que transcurre entre los puntos en que la
amplitud es del 50% en los flancos de subida y de bajada.

3. CIRCUITO DIGITAL INTEGRADO

Los sistemas digitales han incorporado circuitos integrados a lo largo de los aos debido a
su reducido tamao, su alta fiabilidad, su bajo coste y su bajo consumo de potencia. Los
circuitos integrados son la base fundamental en el desarrollo de la electrnica, debido a
que facilita y economiza tareas a la humanidad. Los circuitos cuyos componentes realizan
operaciones anlogas a las que indican los operadores lgicos se llaman "Circuitos
Lgicos" o "circuitos digitales". Los Circuitos Lgicos estn compuestos por elementos
digitales como las compuertas OR, AND, NOT y otras derivaciones.
Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar
puertas lgicas o circuitos lgicos ms complejos. Estos componentes estn
estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las
caractersticas ms importantes sean comunes.
Un circuito integrado (CI) es un circuito electrnico construido enteramente sobre un
pequeo chip de silicio. Todos los componentes que conforman el circuito: transistores,
diodos, resistencias y condensadores, son parte integrante de un nico chip. La lgica
para funciones fijas y la lgica programable son las dos principales categoras en las que
se enmarcan los CI digitales. En la lgica fija, las funciones lgicas son definidas por el
fabricante y no es posible modificarlas funcionan con base en la lgica digital o lgebra de
Boole, donde cada operacin de esta lgica, es representada en electrnica digital por
una compuerta.

3.1 ENCAPSULADOS DE CI
Los encapsulados de los CI se clasifican segn la forma en que se montan sobre las
tarjetas de circuito impreso (PCB, Printed Circuit Board) y pueden ser de insercin o de
montaje superficial. Los encapsulados de insercin disponen de pines (patas) que se
introducen en los taladros de la tarjeta de circuito impreso y se sueldan a las pistas de la
cara opuesta.
El encapsulado cumple con las siguientes funciones:
Proteger al CI del polvo, humedad y golpes.
Una fcil conexin elctrica, permitiendo la fijacin de conductores metlicos los
cuales son llamados pines permitiendo enviar las seales a y desde el dispositivo
semiconductor.
Disipacin de calor, estos CI al estar en funcionamiento de calientan debido al flujo
de corriente.

10

3.1.1. DIP: (Dual In-Line Package) Los pines se extienden a lo largo del encapsulado (en
ambos lados) y tiene como todos los dems una muesca que indica el pin nmero 1. Este
encapsulado bsico fue el ms utilizado hace unos aos y sigue siendo el preferido a la
hora de armar plaquetas por partes de los amantes de la electrnica casera debido a su
tamao lo que facilita la soldadura. Hoy en da, el uso de este encapsulado
(industrialmente) se limita a UVEPROM y sensores.
3.1.2. SIP: (Single in line package) Este encapsulado es uno de los ms antiguos, estos
encapsulados son usados tanto para componentes discretos como para circuitos
integrados de pequea y mediana escala (SSI MSI)
3.1.3. QFN: (Quad Flatpack Package) Es similar al QFP, pero con los pines situados en
los cuatro bordes de la parte inferior del encapsulado. Este encapsulado puede hacerse
en modelos de poca o alta densidad.

11

3.1.4. SOIC: (Small Out-Line integrated circuit) estos encapsulados son el equivalente a
los DIP pero en el montaje superficial, fueron los primeros en sustituir a los encapsulados
de no ms de 16 pines. ltimamente se estn haciendo populares al introducir un mayor
nmero de pines, ms de 64, principalmente en tipos de memoria de circuitos integrados.
3.1.5. PLCC: (Plastic Leaded Chip Carrier) estos encapsulados se caracterizan al igual
que el QFP en que tiene terminales a los cuatro lados del dispositivo y por estar fabricados
en plstico. Los terminales utilizados en este dispositivo son de tipo J ocupando menos
espacio que los terminales gull wing.
3.1.6. LCCC: ( Leaded Ceramic Chip Carrier) se monta en zcalo y puede utilizarse tanto
en montaje superficial como en montaje de taladro pasante. Se fabrica en material
cermico y la distancia entre terminales es cermico.

3.1.7. PGA. (Pin Grid Array). Este es el ms antiguo, los procesadores tienen unas
pequeas patitas que se acoplan a los sockets. Los mltiples pines de conexin se sitan
en la parte inferior del encapsulado. Este tipo se utiliza para CPUs de PC y era la principal
opcin a la hora de considerar la eficiencia pin-capsula-espacio antes de la introduccin
de BGA. Los PGAs se fabricaron de plastico y cermica, sin embargo actualmente el
plastico es el ms utilizado, mientras que los PGAs de cermica se utilizan para un
pequeo nmero de aplicaciones.
3.1.8. LGA. (Land Grid Array). Los conectores no estn en el microprocesador si no en el
socket. Es un encapsulado con electrodos alineados en forma de array en su parte
inferior. Es adecuado para las operaciones donde se necesita alta velocidad debido a su
baja inductancia. Adems, en contraste con el BGA, no tiene esferas de soldadura por lo
cual la altura de montaje puede ser reducida.
3.1.9. BGA. (Ball Grid Array). Sucesor del PGA, Los terminales externos, en realidad
esferas de soldadura, se sitan en formato de tabla en la parte inferior del encapsulado.
Este encapsulado puede obtener una alta densidad de pines, comparado con otros
encapsulados como el QFP, el BGA presenta la menor probabilidad de montaje
defectuoso en las plaquetas.
4. CLASIFICACIN DE LOS CIRCUITOS INTEGRADOS SEGN SU COMPLEJIDAD
Los circuitos integrados digitales de funcin fija se clasifican segn su complejidad. A
continuacin se enumeran de menor a mayor complejidad. La clasificacin por
complejidad establecida aqu para SSI, MSI, LSI, VLSI y ULSI est generalmente
aceptada, aunque las definiciones pueden variar de una fuente de informacin a otra.

12

4.1. SSI: Integracin a pequea escala (Small-Scale Integration). Describe los CI de

funcin fija que contienen hasta diez puertas equivalentes en un mismo chip, e incluyen
puertas bsicas y flip-flops.
4.2. MSI: Integracin a media escala (Medium-Scale Integration). Describe los CI que
contienen entre 10 y 100 puertas equivalentes en un mismo chip. Incluyen funciones
lgicas como codificadores, decodificadores, contadores, registros, multiplexores, circuitos
aritmticos, memorias pequeas y otras.
4.3. LSI: Integracin a gran escala (Large-Scale Integration). Es una categora de los CI
que incluyen entre 100 y 10.000 puertas equivalentes por chip, incluyendo memorias.
4.4. VLSI: Integracin de muy gran escala (Very Large-Scale Integration). Describe los CI
con un nmero de puertas equivalentes desde 10.000 hasta 100.000 por chip.
4.5. ULSI: Integracin a ultra escala (Ultra Large-Scale Integration). Describe memorias
de gran capacidad, grandes microprocesadores y computadoras en un solo chip. Esta
categora designa los CI que contienen ms de 100.000 puertas equivalentes por chip.
4.6. GLSI: Integracin a giga gran escala (Giga Large-Scale integration) Describe
memorias de gran capacidad, esta categora designa los CI con ms de 1.000.000
puertas equivalentes por chip.
5. ENUMERACIN
ENCAPSULADOS.

DE

LOS

PINES

EN

LOS

DIFERENTES

TIPOS

DE

Todos los encapsulados de CI utilizan un formato estndar para numerar los pines
(terminales). Para un encapsulado de 16 pines, los tipos DIP y SOIC tienen la disposicin
que se indica en la Figura (a). En la parte superior del encapsulado, se indica el pin1
mediante identificador que puede ser un pequeo punto, una muesca o un borde biselado.
Adems, con la muesca orientada hacia arriba, el pin 1 siempre es el pin situado ms a la
izquierda, como se indica. Comenzando por el pin 1, el nmero de pin aumenta a medida
que se desciende y se contina por el lado opuesto en sentido ascendente. El nmero
mayor de pin es siempre el situado a la derecha de la muesca o el que est enfrente del
punto.
Los encapsulados PLCC y LCCC tienen terminales en sus cuatro costados. El pin 1 se
indica mediante un punto u otra marca y se sita en el centro de uno cualquiera de los
lados del chip. La numeracin de los terminales asciende en sentido contrario a las agujas
del reloj mirando la parte superior del encapsulado. El pin de mayor numeracin est
siempre a la derecha del pin 1. La Figura (b) ilustra este formato para un encapsulado
PLCC de 20 pines.

13

6. FAMILIA LOGICA TTL

La familia TTL (Transistor-Transistor Logic) ha sido a familia principal de CI bipolares, hay
comercialmente disponible gran cantidad de CI TTL en el rango SSI / MSI. Estos pueden
ser codificadores, registros, contadores, multiplexores, decodificadores, demultiplexores.
Las puertas TTL estn caracterizadas por la utilizacin de dos o ms etapas de circuitos
de transistores para realizar la funcin lgica y amplificar la seal, los transistores
utilizados suelen ser NPN y PNP. Son dispositivos relativamente rpidos, verstiles y muy
econmicos.
Las caractersticas de CI con lgica TTL Standard son;
- Alta velocidad de operacin. Pueden trabajar con frecuencias que van de 18 a 20 MHz y
en algunos casos hasta los 80 Mhz.
- Poseen un tiempo de conmutacin (retardo de propagacin), de 10 ns o menor. El
retardo de propagacin de un circuito digital es el tiempo que toma un cambio lgico en la
entrada, para producir un cambio lgico en la salida.
- Todos los dispositivos de la serie 74 necesitan una nica fuente de alimentacin de 5 V.
Tensiones en el intervalo de 2 a 5 V representan el 1 lgico, y niveles de tensiones bajas
en el intervalo de 0 (tierra) a 0,8V representan el 0 lgico.
El mximo voltaje positivo que puede aplicarse a una entrada TTL es de +5,5V y el
mximo negativo es -0,5V; al excederse estos parmetros, los dispositivos TTL se
destruyen.

6.1. INVERSOR TTL

14

El circuito bsico implementado en tecnologa TTL es el

inversor. La resistencias del circuito tienen los valores
adecuados para que los transistores en conduccin
permanezcan saturados para una tensin de
alimentacin entre 5V 0,25 V. Con la entrada (e) en
un nivel bajo (tensin positiva contra masa no mayor a
0,8V), el transistor Q1 tiene la juntura B-E polarizada
directamente y est en condiciones de conducir. La
conexin del colector de Q1 a la base de Q2 no permite
la circulacin de corriente, a excepcin de alguna
corriente de fuga que circule por la base de Q2,
forzando la saturacin de Q1 y el corte de Q2. El corte
de Q2 provoca el corte de Q4 aislando la salida (s) de
masa. Al mismo tiempo habilita la conduccin de Q3 y
del diodo D ligando la salida a VCC a travs de un
camino de baja impedancia.
Los circuitos de la familia consumen potencia an en un estado estable (potencia esttica)
siendo este consumo prcticamente independiente del estado de la salida. En cada
conmutacin, como el transistor cortado entra en conduccin antes de que el que estaba
saturado llegue al corte, los transistores Q3 y Q4 conducen simultneamente por un breve
lapso provocando un pico de consumo en la etapa de salida (potencia dinmica).

6.2. COMPUERTA NAND TTL

Si en el circuito inversor se reemplaza el transistor Q1 por un transistor multiemisor se
puede construir una compuerta NAND de tantas entradas como emisores tenga Q1. Su
fabricacin es similar a la de un transistor
comn, salvo que se difunden varios
emisores dentro de la base a fin de
disponer de varias junturas B-E en
paralelo. En la figura se muestra el
circuito esquemtico de una compuerta
NAND TTL de dos entradas en el cual el
transistor de entrada, Q1, tiene dos
emisores.

Cuando al menos una de sus dos

junturas base emisor de Q1se polariza
directamente Q1 entra en conduccin
15

provocando el corte de Q2, y la salida se fuerza a su estado alto. La condicin para que la
salida del circuito est en estado bajo es que todas las entradas estn en estado alto.
Cuando todas las entradas se encuentran en valor alto, Q1 conduce en zona inversa
(intercambia la funcin de los terminales de colector y emisor) habilitando la conduccin
de Q2 y forzando el estado bajo en la salida del circuito.
La lgica TTL se caracteriza por tener tres etapas.

Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la

matriz de diodos de DTL (Diode-Transistor Logic).

Separador de fase: es un transistor conectado en emisor comn que produce en

su colector y emisor seales en contrafase.

Driver: est formada por varios transistores, separados en dos grupos. El primero
va conectado al emisor del separador de fase y drenan la corriente para producir el
nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y
produce el nivel alto.
Esta configuracin general vara ligeramente entre dispositivos de cada familia,
principalmente la etapa de salida, que depende de si son bferes o no y si son de colector
abierto, tres estados (ThreeState), etc.

7. FAMILIA LOGICA CMOS

Semiconductor complementario de xido metlico CMOS (Complementary metal-oxideSemiconductor), y se implementa con un tipo de transistor de efecto de campo.
La familia CMOS de circuitos integrados compite directamente con la TTL en las reas de
integracin de pequea y mediana escala SSI y MSI). Como la tecnologa CMOS ha
producido cada vez mejores caractersticas de desempeo gradualmente ha tomado el
campo que dominaron los TTL durante mucho tiempo. Los dispositivos TTL estarn en el
mercado por cierto tiempo ms, pero en equipos nuevos se usarn cada vez ms los
circuitos lgicos CMOS.
Los circuitos integrados CMOS no slo proporcionan las mismas funciones lgicas
disponibles en los TTL, sino que tambin ofrecen funciones de propsito especial que no
poseen los TTL. Se han desarrollado varias series CMOS deferentes con el paso del
tiempo, ya que los fabricantes han buscado mejores caractersticas de desempeo.
Los circuitos CMOS tienen un rango amplio de tensiones de alimentacin, que en algunos
casos llega hasta 30V. Los lmites quedan determinados por las tensiones de ruptura
directamente ligadas a las caractersticas de la tecnologa del aislante (dixido de silicio)
utilizado en la compuerta. Algunos trminos que se emplean cuando se agrupan circuitos
integrados de familias o series diferentes, o como reemplazo entre s.
16

a) Compatibilidad de pines: Dos CI tienen compatibilidad de pines cuando sus

configuraciones de pines son iguales. Por ejemplo, el pin 7 en ambos CI es Tierra, el pin
1 en ambos es una entrada para el primer INVERSOR, etc.
b) Funcionalmente equivalentes: Dos CI son funcionalmente equivalentes cuando las
funciones lgicas que realizan son exactamente las mismas. Por ejemplo, ambos
contienen cuatro compuertas NAND de dos entradas, o ambos contienen seis flip-flop tipo
D con disparo por reloj en el borde positivo.
c) Elctricamente compatible: Dos CI son elctricamente compatibles cundo se pueden
conectar directamente uno en lugar del otro sin tomar ninguna medida especial para
asegurar su operacin adecuada.

En estos circuitos, la salida depende en cada momento de las entradas actuales,

careciendo de memoria o realimentacin alguna. La estructura bsica de estos circuitos
se ilustra en la Figura. Al igual que en el inversor CMOS, se dispone un red de
polarizacin del nivel bajo (pull-down) formada por transistores NMOS, y una equivalente
para el nivel alto (pull-up) constituida por transistores PMOS. Las dos redes se activan por
variables de entrada, de forma que trabajen de forma complementaria, impidiendo que
ambos caminos (al nivel alto y bajo) estn activados simultneamente.
La red PDN conducir con todas aquellas combinaciones que requieran un valor de Y=0,
estableciendo un camino a tierra. A la vez, la red PUN deber estar desactivada,
eliminando todo camino a la alimentacin VDD. De igual modo, todas las combinaciones
que demanden Y=1, conectarn la salida con VDD, eliminando toda ruta a masa desde la
salida, es decir, desactivando PDN.
17

7.1. COMPUERTAS CMOS NOR Y NAND

En la figura se muestran los esquemas circuitales de una compuerta NAND y una
compuerta NOR de dos entradas implementadas con tecnologa CMOS. El diseo se
basa en colocar un transistor N por cada seal que deba llevar la salida a 0 y un transistor
P por cada seal que deba llevar la salida a 1. Luego los transistores se conectan en serie
cuando se requiere de la presencia de las seales en forma simultnea para obtener el
valor de salida deseado (producto lgico), o bien en paralelo si cualquiera de las seales
en forma indistinta puede generar la salida correspondiente (suma lgica).
En el caso de la compuerta NAND, un nivel bajo en cualquiera de las entradas debe
colocar un nivel alto a la salida, por lo que los PMOS aparecen en paralelo conectando la
salida a la tensin de alimentacin, mientras que los NMOS se conectan en serie ya que
la salida est en un nivel bajo si y solo si todas las entradas estn en alto.
La compuerta NOR se implementa con un circuito donde se intercambian las conexiones
de los transistores NMOS y PMOS. La salida debe tomar un nivel alto nicamente cuando
las entradas estn en nivel bajo, en consecuencia dos PMOS en serie conectan la salida
a VDD, mientras que los NMOS aparecen en paralelo conectando la salida a masa.

8. SERIES DE LAS FAMILIAS LOGICAS TTL Y CMOS

8.1. SERIES TTL

18

La familia TTL correspondientes a la serie 74 o (54 en aplicaciones militares e

industriales). Los dispositivos de la serie 54 tienen rangos de operacin de temperatura y
voltaje ms flexible (desde -55 hasta 125C contra 70C de la serie 74)se divide a su vez
en otras 8 subfamilias, que difieren unas de otras en cuanto a las prestaciones que
ofrecen. Los TTL se identifican de la siguiente manera:
( )74XX( )
Donde el espacio en blanco que antecede al 74, identifica el fabricante de ese CI

SN: Texas Instruments.

DM: National Semiconductor.

S: Signe tic, etc.

Las S.S. que preceden al 74 indican primero la subfamilia a la que pertenece el CI

mediante 1, 2 o 3 letras. Para posteriormente indicar el tipo de compuertas contenidas en
l y el nmero de entradas que tiene cada una de ellas.
El parntesis de la derecha indica el tipo de encapsulado. Si el ese espacio en blanco
tiene una de las siguientes letras entonces indica que tipo de encapsulado es.

J: DIP cermico.

N: plstico.

L: Capsula cilndrica de metal, etc.

19

Las subfamilias de los TTL son:

8.1.1. TTL ESTNDAR

Es la nica serie de la familia TTL que no posee letra identificativa de la subfamilia. Las
puertas NAND y NOT pertenecen a esta serie. En este diagrama se destacan los diodos
de enganche

( D A DB )

correspondiente ala etapa de entrada. Estos diodos son de

proteccion frente a seales negativas de entrada.

SN7400, esta deficiones indica que el CI ha sido fabricado por Texas Instruments
corresponde a la serie comercial 74 estandar. Los 00 informan que el chip esta formado
por 4 puertas NAND de dos entradas cada una.

20

8.1.2. TTL SCHOTTKY

En los TTL estndar, los transistores tienen que liberar las cargas almacenadas en la base
en el estado de saturacin. Dando lugar a un retardo en la respuesta de la puerta cuando
pasa del estado BAJO a ALTO o aumento de (tiempo de propagacin de nivel bajo a alto).
Este problema se elimina con los Schottky.
Un transistor Schottky est constituido por un transistor BJT, al que se le ha conectado un
diodo Schottky entre la base y el colector del transistor de unin bipolar.
El siguiente circuito es representativo de una puerta NAND TTL Schottky. Aqu se observa
que aparte de utilizar transistores Schottky, tiene tambin 2 transistores T2 y T3 en
montaje Darlington y utiliza resistencias de valores muy bajos. Consiguindose de esta
forma aumentar an ms la
velocidad de respuesta de la
puerta, o lo que es lo mismo,
disminuir
el
retardo
de
propagacin.
8.1.3. TTL SCHOTTKY DE BAJA
POTENCIA
Esta serie es una variante de la
anterior, pero tiene menor
consumo de potencia. Esto se ha
logrado aumentando el valor de
las resistencias que forman parte
de la puerta. Al aumentar el valor
de las resistencias trae como
consecuencia que la velocidad de
respuesta de la puerta disminuya.

8.1.4. TTL SCHOTTKY AVANZADA

Esta es la ms rpida de las series TTL, con un retardo de 1.7ns sin que esto repercuta
notablemente en el consumo de potencia, al ocupar el tercer puesto con solo 8mW.
8.1.5. TTL SCHOTTKY AVANZADA DE BAJA
POTENCIA
Esta serie con la 74L ofrecen una menor
disipacin de potencia 1mW. Es la tercera en
ofrecer una mayor velocidad de respuesta, con
un retardo de propagacin de 4ns. Esta
caracterstica la coloca como la serie TTL con el
menor producto velocidad-potencia, cuyo valor
es de 4.8pJ.

21

8.2. SERIES CMOS

Las siglas CMOS derivan del significado MOS complementario, ya que sus circuitos
contienen internamente MOS de canal n y MOS de canal p.
Esta tecnologa fue utilizada inicialmente en aplicaciones aeroespaciales y militares,
debido a su bajo consumo. En la actualidad, es tan popular y utilizada e incluso ms que
la lgica TTL, debido principalmente;
Muy bajo consumo.
Amplio margen de tensin de alimentacin.
Alta inmunidad al ruido.
Las principales series CMOS, son;
4000.
HE4000.
De alta velocidad (HC/HCT/HCU).
Avanzada (AC/ACT).
La serie bsica CMOS de 3,3 V y sus denominaciones son las siguientes:
74LV. CMOS de baja tensin
74LVC. CMOS de baja tensin.
74ALVC. CMOS de baja tensin avanzada.
74BCT. Bi-CMOS
74ABT. Bi-CMOS avanzada.
74LVT. Bi-CMOS de baja tensin.
74ALB. Bi-CMOS de baja tensin.
8.2.1. SERIE 4000
Fue la primera en aparecer y tambien la mas popular, los circuitos CMOS de la serie
4000, se fabrican segn la tecnologia llamada metal gate (puerta de metal).
La serie 4000 se divide a su vez en tres subseries;
4000 (primera en aparecer).
4000B.
4000UB (ultima en aparecer).
Entre las caractersticas ms notables de la serie 4000 se encuentran;
Bajo consumo de potencia.
Alta inmunidad al ruido.
Amplio margen de temperatura de trabajo.
Amplio margen de tensin de alimentacin.
Alto fan.-Out.

22

8.2.2. SERIE HE4000

Para que la serie CMOS pudiera competir con la TTL era necesario aumentar la velocidad
de respuesta de la primera, se disminuy las capacidades parasitas del integrado.
Al igual que en la serie 4000, existen tres subseries HE4000;
HE4000.
HE4000B.
HE4000UB.

8.2.3. SERIE DE ALTA VELOCIDAD (HC/HCT/HCU).

Es de destacar que los CI HCMOS son compatibles en patillaje con todas las series TTL,
en cuanto a las subseries HCMOS;
74HC: cuya alimentacin puedes estar entre 2 - 6V y todas las salidas estn
bufereadas.

74HCT: alimentacin de 5

74HCU: de iguales caractersticas a la serie 74HC, salvo que las salidas de los
circuitos no estn bufereadas.

10% (4.5 a 5.5V) y entradas/salidas bufereadas.

23

8.2.4. SERIE AVANZADA (AC/ACT)

Esta es la serie ms novedosa de la familia CMOS, con ella se consigue aumentar an
ms la velocidad de respuesta de los circuitos lgicos, pero con la ventaja de que tiene
adems un consumo menor (disipacin de potencia). Todas estas ventajas, se han
conseguido desarrollando el proceso de cilicio policristalino, esta serie se subdivide en
dos subseries;
74AC: Su alimentacin est comprendida entre 3 y 5.5V, pudiendo mantener sus
niveles con una alimentacin de menos de 2V, y sus salidas estn bufereadas.
74ACT: Sus niveles lgicos de entrada son compatibles con la familia TTL, utiliza
una alimentacin de 5V

10%.

9. COMPARACIONES DE LAS PRESTACIONES CMOS Y TTL

Las caractersticas superiores de los dispositivos TTL (bipolar) frente a los CMOS sern
su relativamente alta velocidad y la capacidad de corriente de salida. Actualmente, estas
ventajas han disminuido hasta el punto en que los dispositivos CMOS son iguales o
superiores en muchas reas y han llegado a ser tecnologa dominante en circuitos
integrados, aunque la lgica TTL todava est ampliamente disponible y en uso. Tambin
existe una familia de circuitos integrados, BiCMOS, que combina la lgica CMOS con la
circuitera de salida TTL, en un esfuerzo por combinar las ventajas de ambas tecnologas.

24

TABLAS DE COMPARACIN

Retardo de propagacin.
El tiempo o retardo de propagacin de un circuito digital es el tiempo que toma un cambio
lgico en la entrada en propagarse a travs del dispositivo y producir un cambio lgico en
la salida.
Fan-Out.
Es el nmero mximo de entradas a puertas que es posible conectar. Si este nmero se
supera, podemos salirnos de los niveles lgicos y por tanto, el circuito no funcionara.
Disipacin de Potencia.
La potencia disipada, es la medida de la potencia a nivel alto y bajo. Es decir, es la
potencia media que la compuerta va consumir.

Se presentan las siguientes diferencias de TTL respecto a CMOS;

Caractersticas de entradas y salidas asimtricas.
Las entradas entregan una corriente significativa en estado BAJO y en estado
ALTO solo una corriente de fuga.
La salida puede manejar mucha ms corriente en el estado BAJO (transistor
saturado).
La salida solo puede entregar una cantidad limitada de corriente en el estado
ALTO (resistencia ms transistor parcialmente encendido).

TTL tiene dificultad para manejar entradas CMOS porque

V OH =2.4 V .

Para la interconexin entre TTL y CMOS deben considerarse varios factores;

Niveles lgicos y fuentes de alimentacin.
Margen de ruido.
Cargabilidad de salida (Fan-out).
25

Carga capacitiva.

10. DISPOSITIVOS LGICOS DE FUNCIN FIJA

(SERIES CMOS Y TTL)
74LS00

26

27

28

29

30

74LS02

31

32

33

34

35

36

74LS04

37

38

39

40

74LS08

41

74LS10

42

43

44

45

46

74LS11

47

48

49

50

74LS20

51

52

53

54

74LS30

55

56

57

58

74LS32

59

60

61

62

63

11. LOCALIZACIN DE AVERAS

La localizacin de averas es el proceso de reconocer, aislar y corregir un fallo en un
sistema o circuito. Para poder localizar las averas de forma efectiva, debe entender cmo
se supone que trabaja el circuito o sistema y debe estar en disposicin de reconocer un
funcionamiento incorrecto.
11.1. Fallos internos en las puertas lgicas de los CI
Los circuitos abiertos y los cortocircuitos son los fallos ms comunes en las puertas
internas del CI. Se pueden producir tanto en las entradas como en la salida de una puerta
contenida en el encapsulado del CI. Antes de intentar solucionar cualquier avera,
compruebe que la alimentacin continua y la masa son correctas.
Efectos de una entrada que se encuentra en circuito abierto internamente.
Un circuito abierto interno es el resultado de un componente en circuito abierto o de una
ruptura en la conexin entre el chip y el pin del encapsulado. Una entrada en circuito
abierto impide que una seal de impulsos en esta entrada d lugar a una salida, como se
muestra en la Figura (a) para la puerta NAND de 2 entradas. Una entrada TTL en abierto
acta como un nivel ALTO, por lo que los impulsos aplicados a la entrada que est en
buen estado pasan a travs de la puerta NAND hasta la salida, como se muestra en la
Figura (b). Condiciones para probar las puertas.
Condiciones para probar las puertas.
Al probar una puerta NAND o una puerta AND, debe asegurarse siempre de que las
entradas a las que no se aplican impulsos se encuentren a nivel ALTO, para activar la
puerta. Cuando pruebe una puerta NOR o una puerta OR, debe asegurarse siempre de
que las entradas a las que no se aplican impulsos se encuentran a nivel BAJO. Cuando
se prueba una puerta XOR o XNOR, el nivel de la entrada a la que no se aplican impulsos
no importa, ya que los impulsos aplicados en la otra entrada forzarn a que las entradas
se encuentren, alternativamente, en el mismo nivel o en niveles opuestos.
Localizacin de fallo: entrada en circuito abierto.
La localizacin de este tipo de fallo es, en la mayora de los casos, muy fcil utilizando un
osciloscopio y un generador de funciones, para el caso de una puerta NAND de 2
entradas. Al medir las seales digitales con un osciloscopio, emplee siempre el
acoplamiento en continua.

64

El primer pas en la localizacin de averas de un CI, cuando se sospecha que est

fallando, es asegurarse de que la tensin de alimentacin continua (VCC) y la masa estn
conectadas a los pines apropiados del CI. Despus, se aplican impulsos continuos a una
de las entradas de la puerta, asegurndose de que las otras entradas estn a nivel ALTO
(en el caso de una puerta NAND). En la Figura (a), se comienza a aplicar los impulsos en
el pin 13, ya que se ha determinado que es una de las entradas de la puerta de la que se
sospecha el fallo. Si en la salida correspondiente (en este caso el pin 11) se detecta un
tren de impulsos, entonces el pin 13 de entrada no est en abierto. Consecuentemente,
esto prueba tambin que la salida no est en abierto. A continuacin, se aplica otro tren
de impulsos a otra entrada de la puerta (pin 12), asegurndose de que la otra entrada
est a nivel ALTO. En la salida (en el pin 11) no se detecta un tren de impulsos y la salida
est a nivel BAJO, lo que indica que la entrada del pin 12 est en abierto, como se
muestra en la Figura (b). Observe que la entrada en la que no se aplican impulsos debe
estar a nivel ALTO en el caso de una puerta NAND o una puerta AND. Si se tratara de una
puerta NOR, la entrada en la que no se aplican impulsos debera estar a nivel BAJO.

65

Efectos de una salida que se encuentra internamente en circuito abierto.

Una salida que est internamente en circuito abierto impide que una seal en cualquiera
de las entradas llegue hasta la salida. Por tanto, independientemente de las condiciones
de entrada, la salida no se ve afectada. El nivel en el pin de salida del CI depender de a
qu est conectada la salida externamente, por lo que podra estar a nivel ALTO, BAJO o
flotante (no fijado a ninguna referencia). En cualquier caso, no habr seal en el pin de
salida.
Entrada o salida cortocircuitadas.
Aunque no es un fallo comn como un abierto, se puede producir un cortocircuito interno
a la tensin de alimentacin, a masa, a otra entrada o a una salida. Cuando una entrada o
una salida se cortocircuita a la alimentacin, permanecer en estado ALTO. Si una
entrada o una salida se cortocircuita a masa, permanecer a nivel BAJO (0 V). Si dos
entradas o una entrada y una salida se cortocircuitan entre s, entonces estarn siempre
al mismo nivel.

66

CONCLUSIN

Logramos reafirmar los conceptos vistos en clase de circuitos digitales, como las
diferentes magnitudes, diferentes tipos de integrados que son los sistemas fsicos en los
cuales encontramos las diferentes compuertas lgicas, aplicacin de los diferentes
circuitos digitales entre otros. Tambin se familiarizo con su funcionamiento lgico, sino
tambin con sus propiedades de operacin, como son los niveles de tensin, la inmunidad
al ruido, la disipacin de potencia, el fan-out y los retardos de propagacin.
Logramos aclarar y entender los diferentes conceptos de los sistemas bsicos digitales en
la cual tiene una amplia aplicacin en nuestras vidas.

67

REFERENCIAS

Thomas L. Floyd, Fundamentos de sistemas digitales Prentice Hall, novena Edicin.

2006.
Ronald Tocci, Sistemas Digitales Pearson Educacin, Decima Edicin, 2011.
A. S. Sedra and K. C. Smith: Circutos Microelectrnicos. McGraw Hill, Quinta
Edicion. 2006.
Ghausi, M.S.: Circuitos electrnicos discretos e integrados. Nueva editorial
Interamericana, 1987.
Schilling, D.L. and Belove.: Circuitos electrnicos discretos e integrados. 3a
edicin, McGraw-Hill, 1993.
http://electronicaradical.blogspot.com/2011/02/logica-transistor-transistor-ttl.html
http://www.uhu.es/adoracion.hermoso/Documentos/Tema-2-SeriesTTL.pdf
http://www.uhu.es/adoracion.hermoso/Documentos/tema-3-Series-cmos.pdf

68