1.

- a) Sea la funcin lgica de 3 variables:

f ( a, b, c ) = (3, 5, 7)

codificadores de prioridad 148 , 2 convertidores de cdigo 48 y dos

displays. Utilizar las puertas lgicas que sean necesarias.

b)

Implementarla con un multiplexor 151.

Sea la funcin lgica de cuatro variables:

f ( a, b, c, d ) = ( 0, 2, 4, 5, 6,11,12,14 )
4

Implementarla con un multiplexor 151 y un inversor.

2. - Disear:
a) Un circuito sumador-restador de 3 bits y signo. Utilizar para ello un
circuito sumador 83 y las puertas XOR que sean necesarias.
b) Un detector de rebasamiento para el sumador-restador del apartado
anterior.
c) Basndose en el circuito diseado en los apartados anteriores, un
sumador-restador de 7 bits y signo con detector de rebasamiento.
3. - Se dispone de 2 circuitos integrados. El primero de ellos contiene dos
sumadores completos de 2 bits, y el segundo es un multiplexor 151.
Utilizando los 2 circuitos anteriores y los inversores que se precisen, disear
un circuito capaz de detectar la presencia de 3 y slo 3 bits a "1", en palabras
de 6 bits en paralelo.

6. - Disear un multiplexor de 16 canales o vas I0 ...I15 de 1 bit cada uno a partir

de 2 multiplexores 151 con las siguientes caractersticas:
a) Cuando los multiplexores 151 estn deshabilitados, su salida est en
alta impedancia.
b) Cuando los multiplexores 151 estn deshabilitados, sus salidas estn
en el nivel lgico 0.
c) Cuando los multiplexores 151 estn deshabilitados, sus salidas estn
en el nivel lgico 1.
Emplear las puertas lgicas que sean necesarias.
7. - Disear un circuito que realice la suma del nmero A de 4 bits con el mayor
de dos nmeros B y C (tambin de 4 bits). Todos los nmeros estn
codificados en el sistema binario natural. Si los nmeros B y C son iguales,
el resultado ha de ser igual al nmero A. Utilizar los circuitos
combinacionales integrados que sean necesarios.

4. - Utilizando sumadores binarios de dos nmeros de 4 bits (por ejemplo SUM

83), y puertas lgicas AND, disear un circuito combinacional capaz de
multiplicar 2 nmeros codificados en binario natural de 4 bits cada uno.
Considerar que el algoritmo de multiplicacin de dos nmeros codificados
en binario natural es el mismo que el de la multiplicacin decimal.

8. - Uno de los circuitos aritmticos ms usados es el sumador binario de 4 bits

en paralelo 83.
Basndose en este circuito se desea disear un sumador aritmtico en cdigo
BCD para nmeros positivos de 2 cifras (del 00 al 99).
Explicar detalladamente el proceso de suma en BCD y disear un sumador
BCD utilizando sumadores 83 junto con las puertas lgicas que sean
necesarias.

5. - Sea un sistema digital que dispone de 16 lneas de peticin de servicio activas

en baja. Disear un circuito que nos muestre a travs de 2 displays el
nmero de la lnea de peticin de servicio de mayor prioridad activa en cada
instante. Si no hay ninguna activa, no mostrar nada. Hacer el diseo con 2

9. Un desplazador de tambor de 4 bits es un circuito combinacional con 4

entradas de datos (D3 D2 D1 D0), 2 entradas de control (C1 C0) y 4 salidas (Z3
Z2 Z1 Z0) donde la palabra saliente es igual a la palabra entrante rotada a la
derecha el nmero de bits especificado por las entradas de control. Por
1/1

ejemplo, si la palabra entrante es D3D2D1D0=ABCD y los controles son

C1C0=11, la palabra de salida es Z3Z2Z1Z0=BCDA. Disear el desplazador
de tambor utilizando combinacionales integrados.
10. Implementar un comparador para nmeros de 4 bits en complemento a 2
utilizando un comparador binario 85 y las puertas lgicas que sean
necesarias.
11.- Para entrar en un recinto hay que atravesar 2 puertas, P1 y P2. Se desea
disear un circuito digital como el de la figura para controlar su acceso. Para
abrir P1 hay que introducir un nmero BCD A=(A3A2A1A0) mayor o igual a
6 por las entradas A de un circuito digital. Este nmero A accionar la salida
Z1 (Z1=1) y ser memorizado en un registro del sistema. Una vez abierta la
puerta P1, un pasillo conduce a la puerta P2. Para abrir la puerta P2 por las
entradas B del circuito hay que introducir un nmero BCD B=(B3B2B1B0)
que debe estar comprendido entre 2 unidades por arriba o por debajo de la
mitad por defecto del nmero introducido para abrir la puerta P1. Esta
accin har que la salida Z2 se active (Z2=1) y se abra la puerta P2. Por
ejemplo, si el nmero A = 8 (1000) se abrir la puerta P1 y el nmero B
tendr que estar comprendido entre 2 (0010) y 6 (0110), ambos inclusive,
para abrir P2.

12.- Disear un mdulo sumador completo con entradas A, B y acarreo de

entrada Cin y salidas S (bit de suma) y acarreo de salida Cout utilizando:
a) Dos decodificadores genricos de 3 entradas y salidas activas en alta y
dos puertas NOR del nmero de entradas que se precisen.
b) Un nico multiplexor de 4 entradas de 2 bits por entrada y un inversor.
13.- Disear utilizando exclusivamente puertas NOR la funcin f(D, C, B, A)
definida por el siguiente circuito de multiplexores teniendo en cuenta que en
los multiplexores 4 a 1 A es el bit de mayor peso (21) y B el de menor peso
(20):

Circuito Digital

Z1
4

Registro

B
CircComb

Z2

Disear la parte combinacional del circuito utilizando los circuitos integrados

que se precisen (sumadores, comparadores, multiplexores, etc). Comprobar
que no se producen situaciones de error en ningn caso. Qu valores deben
tomar las entradas A y B por defecto, es decir, cuando no se est
introduciendo ningn nmero, para que las puertas permanezcan cerradas?

2/2

14.- Determinar la funcin realizada por el circuito de la figura. Redisearlo

utilizando exclusivamente puertas NAND. (FA full adder sumador
completo)

16.- Determinar la funcin que realiza el circuito de la figura (1 punto).

I0
I1
I2

I3
A0
A1
A2
A3

X
A1

Y
Z

A0

DECODIFICADOR

15.- Hallar la expresin mnima de F como producto de sumas (1 punto).

O2
O3

83

Z0
Z1
Z2

Z3

CO
CI

O0
O1

B0
B1
B2
B3

S0
S1
S
SUM S2
3

B0 A/B
B1
B2
O0
B3
MUX O1
O
A0 157 2
O3
A1
A2
A3 E

17.- Disear un multiplexor de 8 entradas de 1 bit cada una utilizando 2

multiplexores de 4 entradas de 1 bit cada una, dos puertas triestado con
entrada de habilitacin activa en alta y un inversor. Indicar claramente el
nombre de todos los terminales implicados en el diseo as como sus
conexiones.
18.- Disear un circuito que proporcione el valor absoluto de un nmero de 4 bits
escrito en complemento a dos. Utilizar para ello 4 sumadores completos,
cuatro multiplexores de 2 entradas de 1 bit y 4 inversores. Indicar
claramente el nombre de todos los terminales implicados en el diseo as
como sus conexiones.

3/3