Circuitos Digitales MOS

Electrnica
TEMA 7: Circuitos digitales MOS
Tema 7: Circuitos Digitales MOS

Contenidos del tema:
Introducin a los circuitos digitales. Variables y operadores lgicos
Caractersticas estticas y dinmicas de los circuitos digitales
Anlisis de Inversores MOS: puntos crticos de la caracterstica esttica
Anlisis de Inversores MOS: caracterstica dinmica
Anlisis de Inversores MOS: consumo de potencia
Puertas lgicas MOS: NAND y NOR
Tcnicas de construccin de funciones lgicas
los autores
Tr. 7.1
Electrnica
Circuitos Digitales: Operaciones Lgicas

Operan sobre variables (entradas) que slo tienen 2 valores
y producen variables de salida que tambin tienen slo 2 valores
Estas variables corresponden a seales que evolucionan entre 2 valores
Los 2 valores pueden ser de tensin (lo ms frecuente) o intensidad
Combinando estos circuitos se realizan sistemas muy complejos:
Microprocesadores, p.ej.
Para representar la informacin usan un formalismo
bien fundamentado: Algebra de Boole
Un valor es arbitrariamente asignado a 1 y el otro a 0
(en un esquema de lgica clsica, uno a verdadero y el otro a falso)
los autores
Tr. 7.2
Electrnica
Bloques bsicos: El inversor binario IDEAL

V1, V0
Vi
Vo
Xo
Xi
La variable Xk
est representada
por la seal vk(t),
tque vara entre V1 yV0
Vo
Vi
t
Vo
Vi
los autores
Vo
Vo
Vi
Vi
Tr. 7.3
Electrnica
Bloques bsicos: El inversor binario

V1, V0
Xo
Xi
Xo = NOT(Xi) = Xi
Xi
Xo
Implementacin Real
Xo
F. Transferencia
Xo(1)
Xi(0)
Xi(1)
Xo(0)
0
los autores
Xi
1
Tr. 7.4
Electrnica
Convenio de Seales: Variables binarias

Slo dos valores definidos
====> Transiciones en un tiempo nulo

Se trata de una aproximacin de primer orden
Xi(1)
Xi
Xi(0)
Xo(1)
Xo(0)
t
Xo
t
Xo = NOT(Xi) = Xi
los autores
En gral. Xo(k)=Xi(k)
Tr. 7.5
Electrnica
El inversor binario real

Rango de valores definido como 1 0
Rango intermedio de valores
1 es cualquier Vj > Vmin(1)

0 es cualquier Vk < Vmax(0)
los autores
Tr. 7.6
Electrnica
El inversor binario real: Modelo Temporal

Las transiciones de 1 0 ( de 0 a 1) no son instantneas
los autores
Tr. 7.7
Electrnica
Otros Operadores Lgicos

Operador OR
Xa
Xb
Z0
Z0
Z0= Xa+Xb
Operador AND
Xa
Xb
Z0= Xa Xb
los autores
Xa, Xb
Xa, Xb
Z0
Z0
Z0= Xa Xb
Tr. 7.8
Electrnica
Representacin de Operadores Lgicos

Funcin o Expresin Lgica
00
Diagrama de Karnaugh
01
11
10
00
Tabla de verdad
01
11
10
000
001
011
010
110
111
101
100
los autores
Tr. 7.9
Electrnica
Ejemplo de problema lgico

Queremos encender la calefaccin si:
Ha pasado el 1 de Noviembre Y NO ha llegado el 1 de Abril
si hace menos de 5 C
si hace menos de 12 C Y la humedad relativa es del 90%
pero slo (Y) se requiere que est encendida entre las 8 de la maana Y
las 10 de la noche, (Y) los das laborables (NO los das festivos)
Expresar estos requerimientos como una funcin lgica
los autores
Tr. 7.10
Electrnica
Ejemplo de problema lgico

Expresar estos requerimientos como una funcin lgica
Queremos encender la calefaccin si:
Z = 1 si:
X1= 1 si ha pasado el 1 de Noviembre
X2= 1 si ha llegado el 1 de Abril
X3= 1 si hace menos de 5 C
X4= 1 si hace ms de 12 C
X5= 1 si la humedad relativa es mayor del 90 %
X6= 1 si es ms tarde de las 8 de la maana
X7= 1 si es ms temprano de la 10 de la noche
X8= 1 si es da laborable
Z = (X1X2+X3+X4X5) X6X7X8
los autores
Tr. 7.11
Electrnica
Expresiones y Funciones lgicas

Una funcin lgica puede expresarse de mltiples maneras
Z0=X1X2X3X4+X1X2X3X4+X1X2X3X4+X2X3X4+X1X2X4+X1X3X4+X1X3+X1X3X4
Z0=X3+X2X4+X2X4
Cul es la ms adecuada?
Cmo se determina la ms adecuada?
los autores
Tr. 7.12
Electrnica
Operaciones Lgicas Bsicas

Involucin
A=A
Dominancia
1+A=1
0+A=A
1A=A
0A=0
Complementacin
A+A=1
AA=0
Idempotencia
A+A=A
AA=A
Conmutacin
A + B = B+A
Asociacin
A + (B + C)= (A + B) + C
Distribucin
A (B + C)= A B + AC
De Morgan
A+B=AB
los autores
AB=BA
A (B C)= (A B) C
A + BC = (A+B)(A+C)
AB=A+B
Tr. 7.13
Electrnica
Anlisis Lgico de Circuitos Digitales

X1
W1
X2
W2
X3
Y1
Z1
X4
X5
W3
Y2
Z2
Objetivo:
Hallar una expresin de Zj = Fj(X1, X2, X3, X4, X5), para j = 1,2
los autores
Tr. 7.14
Electrnica
Tabla del Ejemplo

X4,X5
X1,X2,X3
00
01
11
10
000
001
011
010
110
111
101
100
Z1, Z2
los autores
Tr. 7.15
Electrnica
Inversores MOS
Tipos de Inversores MOS: Inversores NMOS
Inversor NMOS con carga de empobrecimiento

Inversor CMOS
NMOS
VDD
IL
VGG
vo
vi
II
vi
VDD
IL
IL
II
VDD
IP
vi
(c)
VDD-VTL
(b)
vi
II
Vi
(c)
VDD
Pseudo-NMOS
VDD
Vo
IP
vo
(a)
IL=II
(a)
vi
IP=IN
vo
IN
IN
los autores
Vo
vo
vo
(b)
(a)
CMOS
VDD
VDD
(a)
(b)
Vi
(b)
Tr. 7.16
Electrnica
Cuantizacin de Variables Binarias

Vo
Corte
Conduccin
-1
VCC
vo
vi
VIH
1 VOH
VIL
0 VOL
-1
VCEsat
VI
VIH = Mnima Tensin de entrada reconocida como 1 lgico

VIL = Mxima Tensin de entrada reconocida como 0 lgico
VOH = Mnima Tensin de salida que puede tomarse por 1 lgico
VIL = Mxima Tensin de salida que puede tomarse por 0 lgico
los autores
Tr. 7.17
Electrnica
Caractersticas de los Circuitos Digitales

La eleccin de VIL, VIH garantiza que los niveles de seal son
regenerados en la salida del circuito
VOL
Los circuitos deben ser unidireccionales: cambios en la salida

no deben afectar a los niveles de entrada
los autores
Tr. 7.18
Electrnica
Caractersticas de los Circuitos Digitales (II)

La salida de un circuito debe poder conectarse a ms de un circuito
similar. Interesara poder conectar un nmero infinito.
IIH
V1, V0
Xi
Xo
IOH
Xi
Xo
IIH
V1, V0
Xi
Xo
IIH
V1, V0
Xi
los autores
V1, V0
IOH = - NIIH
(IOL = - NIIL)
N = Fan-out del circuito
Xo
Tr. 7.19
Electrnica
Inversor Lgico: Mrgenes de Ruido

Ruido debido a T, fuentes, radiaciones, ....
Ruido
VOHtipico
VIHmin
VOLtipico
VILmax
NML = VILmax - VOLtipico Separacin

Niveles
NMH = VOHtipico - VIHmin
VOLtipico
los autores
VILmax
VIHmin VOHtipico
NML = NMH
Tr. 7.20
Electrnica
Circuitos Lgicos: Modelo Dinmico

tr: Tiempo de subida (entr.)
tf: Tiempo de bajada (entr.)
tpHL: Tiempo de Retardo

de subida (entr-salida)
tpLH: Tiempo de Retardo
de bajada (entr-salida)
tTLH: Tiempo de Transicin de subida (salida)

tTHL: Tiempo de Transicin de bajada (salida)
los autores
Tr. 7.21
Electrnica
El Inversor CMOS
VDD
PARA CADA NIVEL LGICO LA INTENSIDAD ES NULA
NO HAY CONSUMO DE POTENCIA EN SITUACIN ESTACIONARIA
los autores
Tr. 7.22
Electrnica
El Inversor CMOS
VDD
VDD
VDD
los autores
Tr. 7.23
Electrnica
El Inversor CMOS
los autores
Tr. 7.24
Electrnica
El Inversor CMOS: Tensiones
+
vi
+
VGSN
+
vo
VGSP
VDD
V i = V GSN = V GSP + V DD = V SGP + V DD

V o = V DSN = V DSP + V DD = V SDP + V DD
k n' W
N = ------- ----2 L
los autores
k p' W
P = ------- ----2 L
Tr. 7.25
Electrnica
El Inversor CMOS: El nMOS

Zona Lineal
V DSN V GSN V TN
V DSN 2
W
= k n' ----- ( V GSN V TN )V DSN ---------------ID
2
L
lineal
V o V i V TN
vo 2
W
= k n' ----- ( V i V TN )v o ----ID
L
2
lineal
los autores
Zona Saturacin
V DSN > V GSN V TN
k n' W
ID
= ------- ----- ( V GSN V TN ) 2
2 L
sat
V o > V i V TN
k n' W
ID
= ------- ----- ( V i V TN ) 2
2 L
sat
Tr. 7.26
Electrnica
El Inversor CMOS: El pMOS

Zona Lineal
Zona Saturacin
V SDP V GSP V TP
V SDP 2
W
= k p' ----- ( V SGP V TP )V SDP --------------ID
2
L
lineal
V DD V o V DD V i V TP
V SDP > V SGP V TP

k p' W
ID
= ------- ----- ( V SGP V TP ) 2
2 L
sat
V i V o V TP
( V DD V o ) 2
W
= k p' ----- ( V DD V i V TP ) ( V DD V o ) ------------------------------ID
L
2
lineal
V i > V o V TP
k p' W
ID
= ------- ----- ( V DD V i V TP ) 2
2 L
sat
los autores
Tr. 7.27
Electrnica
El Inversor CMOS: Caracterstica de transferencia

Vo
VDD
MP
VDD
IP
IP = IN
vo
5 regiones de operacin
|VTP|
MN
Regin 1: Vi < VTN
NMOS OFF
Vo = V(1) = VDD
PMOS ON
4
0
0
Regin 2: VTN < Vi < Vo - |VTP|

Regin 3:
Regin 4:
VTN
Vi
V
VTH VDD-|VTP| DD
NMOS SATURACIN
PMOS LINEAL
2
2
N ( V i V TN ) = P 2 ( V DD V i V TP ) ( V DD V o ) ( V DD V o )
Vo - |VTP| < Vi < Vo +VTN NMOS SATURACIN
PMOS SATURACIN
2
2
N ( V i V TN ) = P ( ( V DD V i V TP ) )
Vi > Vo - |VTP|
NMOS LINEAL
PMOS SATURACIN
Vi > Vo +VTN
2
2
N 2 ( V i V TN )V o V o = P ( ( V DD V i V TP ) )
Regin 5: Vi > VDD - |VTP|

los autores
Vo = Vi -VTN
IN
vi
Vo = Vi +|VTP|
NMOS LINEAL
PMOS OFF
Vo = V(0) = 0
Tr. 7.28
Electrnica
El Inversor CMOS: Caracterstica de transferencia

Vo
VDD
Tensin de umbral del Inversor:
Vo = Vi -VTP
regin 3
Vo = Vi -VTN
para
4
0
0
VIL VTHVIH
V DD V TP + V TN N P
V TH = ------------------------------------------------------------------------1 + N P
N = P
V DD
V TH = -----------2
VTN = - VTP
Vo
Vi
5
VDD
N /P >1
N /P < 1
Vi
Puntos crticos:
VIL : regin 2
VIH : regin 4
los autores
dV o
d Vi
dV o
d Vi
= 1
para N = P
= 1
para N = P
3V DD 3 V TP + 5V TN
----------------------------------------------------------V IL =
8
5V DD 5 V TP + 3V TN
V IH = -----------------------------------------------------------8
Tr. 7.29
Electrnica
El Inversor CMOS alternativo: Pseudo-NMOS

VDD
El PMOS siempre en ON
IP
vo
vi
IN
Mayor disipacin de potencia que el CMOS

Valor del Vo(0) distinto de cero: peor NML
Se usa en:
- Aplicaciones rpidas donde no importe el consumo de potencia
- Memorias ROM y PLA estticas por ahorro de rea y facilidad de diseo
Niveles lgicos:
Vo(1)=VDD
Vo(0): solucin de la ecuacin
Vo
VDD
NMOS SAT
Vo = Vi - VTN
2
2
N 2 ( V DD V TN )V o V o = P ( V DD V TP )
para VTN = - VTP

-VTP
1
V o ( 0 ) = ( V DD V TN ) 1 1 ------- ( V DD V TN )
N
PMOS SAT
Vi
VTH
Tensin umbral o de inversin: solucin de la ecuacin
INSAT = IPLIN con Vi= Vo= VTH
V TH = V TN + ( V DD V TN ) ---------------------
N + P
los autores
para VTN = - VTP

Tr. 7.30
Electrnica
C BD
Cgd2
Q2
Cdb2
Cgd1
Cdb1
C BS
+
C GS
Cg4
Q4
C GB
C GD
El Inversor CMOS: Modelo dinmico
Q1
Cw
Q3
Cg3
vI
VDD
CgbP+CgsP
VDD
inversor bajo estudio

CgdP
CgdN
vi
CdbP
vo
CgdP
CgdN
CdbN
CL
CgsN + CgbN
los autores
Tr. 7.31
Electrnica
El Inversor CMOS: Caracterstica dinmica

La caracterstica dinmica de un circuito digital se define con:
- Los tiempos de transicin entre estados: tHL y tLH
- Los tiempos de retraso de propagacin: tPHL y tPLH
Para medir estos tiempos hay que tener en cuenta:
- Modelo dinmico de cada dispositivo
- Elementos parsitos
inversor bajo estudio
- Elementos de carga
VDD
CgdP
CgdN
vi
CgbP+CgsP
CdbP
vo
CgdP
CgdN
VDD
Las capacidades del MOS dependen de las tensiones

No es fcil saber en cada instante el valor de las Cs
CdbN
CL
CT
Se toma un modelo simple con todas los

efectos capacitivos en una capacidad CT de carga
CgsN + CgbN
con su peor valor (mayor valor en todo el rango)
CT = CL+ CgsN+CgsP+CgbN+CgbP+ 2CgdN+2CgdP+ CdbN+CdbP
CT (peor caso)= CL+ 3/2(CoxWL)N +4CovN+3/2(CoxWL)P +4CovP + CdbN+CdbP

los autores
Tr. 7.32
Electrnica

VDD
IC
d
C T (V o) = I C
dt
CT
t2
V o ( t2 ) 1
------ dV
t dt = C T V
o
1
o ( t1 ) I C
VDD
Tiempo de subida: tLH
Vi
vo
Vo
IC = IP
vi
CT
OFF
0, 9V DD
1
1
----------------------- dVo + C
---------------------- dVo
t LH = C T
T V
I P ( LIN )
0, 1V DD I P ( SAT )
TP
V TP
2C T
V TP 0, 1V DD 1 19V DD 20 V TP
t LH = ---------------------------------------------- ------------------------------------------- + --- ln ----------------------------------------------
P ( V DD V TP ) V DD V TP
2
V DD
los autores
Tr. 7.33
Electrnica
Tiempo de bajada: tHL
VDD
Vi
VDD
OFF
vo
Vo
( V DD V TN )
t HL = C T
0, 9V DD
IC = - IN
CT
0, 1V DD
1
1
--------------------------- dVo + C
------------------------- dVo
T (V
I N ( SAT )
I N ( LIN )
V
)
DD
TN
2C T
V TN 0, 1V DD 1 19V DD 20V TN
t HL = -------------------------------------------- ----------------------------------------- + --- ln --------------------------------------------
N ( V DD V TN ) V DD V TN
2
V DD
tLH = tHL para N = P y VTN = - VTP

los autores
Tr. 7.34
Electrnica
El Inversor CMOS: tiempos de propagacin

Tiempos de propagacin: tpLH , tpHL
Vi
Vo
0,5VDD
Vi
Vo
0,5VDD
0, 5V DD 1
------ dVo
t pLH = C T
IP
0
t LH
t pLH ---------2
0, 5V DD 1
------ dVo
t pHL = C T
IN
V DD
t HL
t pHL ---------2
( t pLH + t pHL ) ( t LH + t HL )
Retraso promedio: t = --------------------------------------- -------------------------------p
2
4
los autores
Tr. 7.35
Electrnica
Tiempos de Propagacin: Otra aproximacin
En t=0, QN saturado:
k n' W
i DN ( 0 ) = ------ ----- ( V DD V T ) 2
2 LN
En t=tpHL, QN en triodo:
V DD 1 V DD 2
W
( V DD V T ) ------------ --- ------------

i DN ( t pHL ) = k n' ---- LN
2
2 2
VDD/2
0 tpHL
los autores
1
= --- [ i DN ( 0 ) + i DN ( t pHL ) ]
2
medio
C T V
V T 0, 2V DD
t pHL = ---------------------------i DN
medio
1, 7C T
t pHL ------------------------------------W
k n' ----- V DD
LN
i DN
Tr. 7.36
Electrnica
Inversor CMOS: Retrasos

1, 7C
t pLH -----------------------------------W
k p' ----- V DD
LP
tp
VDD/2
0 tpLH
los autores
1--[t
+t
]
2 pHL pLH
Para disminuir tp:

Reducir C (layout)
t
Aumentar k(pero aumenta C)
Usar W/L grandes (incrementa C)
Aumentar VDD (contra la evolucin
tecnolgica)
Tr. 7.37
Electrnica
El Inversor CMOS: potencia
potencia esttica:
P est = I fugas V DD = ( I diodo + I subumbral )V DD 0
potencia dinmica:
- de carga y descarga
- de transicin
Vo
CT
dV o
2
1 T
1 T
1
P sw = --- i DD V DD dt = --- C T
V DD dt = --- C T V DD
T 0
T 0
dt
T
VDD
Vin
Ipeak
los autores
vi
no depende de N ni de P
vo
N
2
P tr ( max ) ) = I peak V DD = ------- ( V M V TN ) V DD
2
1 t r + t f
P tr ( promedio ) = --- -------------- I
V
T 2 peak DD
Tr. 7.38
Electrnica
Puertas lgicas CMOS I

Puertas NOR
VDD
M3
M4
Z=A+B
M1
M2
M3
M4
OFF
OFF ON
ON
OFF
ON
OFF
ON
OFF OFF ON
ON
ON
ON
OFF OFF
M2
M1
pseudo NMOS
VDD
QP
los autores
Q1
Q2
QP
OFF
OFF ON
OFF
ON
ON
ON
OFF ON
ON
ON
ON
Z=A+B
A
Q1
Q2
Tr. 7.39
Electrnica
Puertas lgicas CMOS II

Puertas NAND
VDD
M4
M3
Z=AB
A
M1
M1
M2
M3
M4
OFF OFF ON
ON
OFF ON
OFF 1
ON
OFF OFF
ON
ON
ON
OFF 0
ON
OFF
M2
pseudo NMOS
VDD
QP
los autores
Q1
Q2
QP
OFF OFF ON
OFF ON
ON
ON
OFF ON
ON
ON
ON
Z=AB
A
Q1
Q2
Tr. 7.40
Electrnica
Puertas lgicas CMOS III

Consideraciones sobre dimensionamiento
NOR
VDD
A=B=0,
A=B=1, N eq= N +N = 2N
P
Z=A+B
N
Peq= P/2
N eq/ Peq= 4N/P
V DD V TP + V TN 4 N P
V TH ( NOR ) = --------------------------------------------------------------------------1 + 4 N P
N
para n entradas
Tiempos de peor caso:
V TH ( NOR )
V DD V TP + V TN n 2 N P
= -----------------------------------------------------------------------------1 + n2 N P
CT
t HL ------N
CT
2C T
t LH ------------- = ---------- Peq
P
criterio para igualar los tiempos a los del Inversor:
los autores
N = N(inv)
P= 2P(inv)
Tr. 7.41
Electrnica
Puertas lgicas CMOS IV

NAND
N eq/ Peq= N/4P
VDD
M4
M3
Z=AB
A
B
M1
V DD V TP + V TN N 4 P
V TH ( NAND ) = ----------------------------------------------------------------------------1 + N 4 P
para n entradas
M2
V TH ( NAND )
V DD V TP + V TN N n 2 P
= -----------------------------------------------------------------------------1 + N n2 P
CT
2C T
t HL -------------- = ---------- Neq
N
CT
t LH ------P
criterio para igualar los tiempos a los del Inversor:
los autores
N = 2N(inv)
P= P(inv)
Tr. 7.42
Electrnica
Estructuras lgicas CMOS

Apilamiento de estructuras para obtener funciones lgicas:
red PMOS
A,B,C,...
Z = f(A, B, C, ....)
Operacin AND: PMOS en Paralelo, NMOS Serie
Operacin OR: PMOS en Serie, NMOS Paralelo

Operacin INV: intrnseco a la estructura
Dimensionamiento respecto a tiempos de peor caso
red NMOS
Ejemplo:
P(inv)
2
2W
P(inv)
2
P(inv)
2W
Z= A(B+C)
2N(inv)
W
B
2W
N(inv)
los autores
2
WN(inv)
Tr. 7.43

Circuitos Digitales MOS

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Circuitos Digitales MOS

Загружено:

Авторское право:

Доступные форматы

Electrnica

TEMA 7: Circuitos digitales MOS

Tema 7: Circuitos Digitales MOS

TEMA 7: Circuitos digitales MOS

Circuitos Digitales: Operaciones Lgicas

TEMA 7: Circuitos digitales MOS

Bloques bsicos: El inversor binario IDEAL

TEMA 7: Circuitos digitales MOS

Bloques bsicos: El inversor binario

TEMA 7: Circuitos digitales MOS

Convenio de Seales: Variables binarias

====> Transiciones en un tiempo nulo

TEMA 7: Circuitos digitales MOS

El inversor binario real

1 es cualquier Vj > Vmin(1)

TEMA 7: Circuitos digitales MOS

El inversor binario real: Modelo Temporal

TEMA 7: Circuitos digitales MOS

Otros Operadores Lgicos

TEMA 7: Circuitos digitales MOS

Representacin de Operadores Lgicos

TEMA 7: Circuitos digitales MOS

Ejemplo de problema lgico

Expresar estos requerimientos como una funcin lgica

TEMA 7: Circuitos digitales MOS

Ejemplo de problema lgico

TEMA 7: Circuitos digitales MOS

Expresiones y Funciones lgicas

TEMA 7: Circuitos digitales MOS

Operaciones Lgicas Bsicas

TEMA 7: Circuitos digitales MOS

Anlisis Lgico de Circuitos Digitales

TEMA 7: Circuitos digitales MOS

Tabla del Ejemplo

TEMA 7: Circuitos digitales MOS

Inversor NMOS con carga de empobrecimiento

TEMA 7: Circuitos digitales MOS

Cuantizacin de Variables Binarias

VIH = Mnima Tensin de entrada reconocida como 1 lgico

TEMA 7: Circuitos digitales MOS

Caractersticas de los Circuitos Digitales

Los circuitos deben ser unidireccionales: cambios en la salida

TEMA 7: Circuitos digitales MOS

Caractersticas de los Circuitos Digitales (II)

TEMA 7: Circuitos digitales MOS

Inversor Lgico: Mrgenes de Ruido

NML = VILmax - VOLtipico Separacin

TEMA 7: Circuitos digitales MOS

Circuitos Lgicos: Modelo Dinmico

tpHL: Tiempo de Retardo

tTLH: Tiempo de Transicin de subida (salida)

TEMA 7: Circuitos digitales MOS

PARA CADA NIVEL LGICO LA INTENSIDAD ES NULA

NO HAY CONSUMO DE POTENCIA EN SITUACIN ESTACIONARIA

TEMA 7: Circuitos digitales MOS

TEMA 7: Circuitos digitales MOS

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Tensiones

V i = V GSN = V GSP + V DD = V SGP + V DD

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: El nMOS

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: El pMOS

V SDP > V SGP V TP