UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA PROFESIONAL DE INGENIERIA

ELECTRONICA

CURSO: SISTEMAS DIGITALES.

TURNO: 90G.

PROFESOR: ING. UTRILLA SALAZAR DARIO.

TRABAJO: PREINFORME DE LABORATORIO N 1.
TEMA: BIESTABLE SINCRONO Y ASINCRONO.

LIMA, 28 DE ABRIL DE 2015.

BIESTABLES SINCRONOS Y ASINCRONOS

I.

BIESTABLE :

Los biestables son circuitos binarios ( con dos estados ) en los que ambos estados
son estables de forma que hace falta una seal externa de excitacin para
hacerlos cambiar de estado. Esta funcin de excitacin define al tipo de biestable
(D, T, RS o JK).
En la electrnica combinacional no exista el tiempo, sin embargo en la electrnica
secuencial es esencial, la posicin relativa en la que ocurren los sucesos
(eventos).
Con la introduccin anterior podemos definir formalmente un biestable como un
circuito secuencial con dos estados estables, es decir tiene memoria y una con
una salida que puede permanecer indefinidamente en uno de los dos estados
posibles. Al ser secuencial las salidas dependen de las entradas y del estado
anterior. Un biestable almacena la informacin de 1 bit.
Mediante biestables que son la base de los circuitos secuenciales en combinacin
con una adecuada lgica combinacional podremos construir: contadores, registros
de desplazamiento, temporizadores, memorias y en general cualquier autmata.
Clasificacin:
Asncronos RS.
Sncronos RS, J-K, T, D.
I.

BIESTABLE ASINCRONO: Slo posee las entradas R y S y no necesitan

seal de sincronizacin para cambiar la salida.

Latch SR:
Se muestra el diagrama esquemtico de un Latch SR con habilitador (en base a
compuertas NAND), as como su tabla de verdad:

Latch D:
Este Latch puede obtenerse a partir del Latch SR. Para esto, D = S y R = not (D).
Se muestra un diagrama de tiempos para el Latch D. Ntese que la salida Q slo cambia
cuando H = 1, como sucede con todos los tipos de latches

II.

BIESTABLES SINCRONOS:

La necesidad de establecer los instantes de tiempo en un circuito secuencial basado en

biestable nos lleva a la introduccin de seales de reloj que nos marcan esos instantes.
En cuanto al comportamiento respecto a los instantes de tiempo los circuitos.
Los circuitos sncronos se dividen a su vez en:
Sncronos por nivel: El instante en el que se modifica el estado del circuito es un
semiciclo de reloj.
Sncronos por flanco: El instante en el que se modifica el estado del circuito es un
flanco del reloj.

Flip-Flop S-R (Set-Reset):

La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R. Utiliza
dos compuertas NOR. S y R son las entradas, mientras que Q y Q son las salidas (Q es
generalmente la salida que se busca manipular.

Flip Flop Tipo D:

A diferencia del Latch, un flip flop slo cambia su salida en el flanco (de subida o bajada)
de una seal (llamada seal de reloj). La salida slo depende de los valores de entrada
presentes cuando el flanco de la seal de reloj ocurre.

Flip Flop JK:

Se muestra el smbolo grfico de un flip flop JK activado por flanco de subida, as como su
tabla de verdad. Recordar que un flip flop slo cambia su salida en el flanco, mientras no
haya flanco el flip flop retiene la salida.

Flip-Flop T:
El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de
cero a 1. Las siguientes dos figuras muestran el diagrama de bloque y una
implementacin del FF T mediante un FF S-R y compuertas adicionales

III.

DIFERENCIA PRINCIPAL ENTRE UN MATCH Y FLIP FLOP:

Los dos tipos de memoria comnmente utilizados en los circuitos de conmutacin son los
latches y los flip-flops.
Un latch cambia de estado de inmediato, segn sus seales de excitacin de entrada,
mientras que un flip-flop espera la seal de su reloj antes de cambiar de estado.
IV.

FLIP-FLOP MAESTRO-ESCLAVO:

Todos los cuatro FF-AN pueden implementarse siguiendo las rdenes de un FF-D-AN a
su entrada como muestra el dibujo esquemtico. El FF-D hace de puerta (Cerrojo). Cada
pulso en el clock har que la seal entre al sistema (como salida del FF-D-AN) y salga la
misma a la salida final respetando la tabla de verdad del FF esclavo. As, si el esclavo es
un FF-X-AN, todo el conjunto se comporta como un FF-X-ME aqu X puede ser un FF o
bien tambin un sistema secuencial complejo.

V.

FLIP-FLOP DISPARADO POR PULSO Y FLANCO:

Otro tipo de FF que sincroniza el cambio de estado durante la transicin del pulso de reloj
es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral
especfico, las entradas son aseguradas y el FF no se ve afectado por cambios
adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente
otro pulso.
Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de
bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los
segundos Flip flops disparados por flanco negativo. La distincin entre unos y otros se
indicar con la presencia o ausencia de una negacin en la entrada.
VI.

Utilizando flip flop J-K convertir:

a) Flip flop R-S

b) Flip flop D

c) Flip flop T