Indice

Introduccin3
Resumen.4
PLDS...... 4
o Matriz OR ...4
o Matriz AND..5
Dispositivos Programables simples..5
o PROM...6
o PLA...6
o PAL...7
o GA.....8
FPGA.....................................................................11
Bibliografas..14

Introduccin

Un PLD (Programmable Logic Device, Dispositivo lgico programable) es un componente

electrnico empleado para la fabricacin de circuitos digitales. A diferencia de las puertas
lgicas un PLD tiene una funcin indefinida. Antes de que un PLD pueda ser usado en un
circuito este puede ser programado.

pg. 2

Resumen
Un PLD est formado por una matriz de compuertas AND y puertas OR, que se pueden
programar para conseguir funciones lgicas especificas. El trabajo con PLDs proporciona:
facilidad de diseo, prestaciones, fiabilidad, economa y seguridad.
Facilidad de diseo. Las herramientas de soporte al diseo con PLDs facilitan
enormemente este proceso. Estas nuevas herramientas permiten expresar la lgica de los
circuitos utilizando formas variadas de entrada tales como; ecuaciones, tablas de verdad,
procedimientos para mquinas de estados, esquemas, etc. La simulacin digital posibilita la
depuracin de los diseos antes de la programacin de los dispositivos. Todo el equipo de
diseo se reduce a un software de bajo coste que corre en un PC, y a un programador.
Prestaciones. Los PLDs TTL que hay en el mercado tienen tiempos de conmutacin tan
rpidos como los circuitos integrados de funcin fija ms veloces. Los PLDs ECL son
todava ms rpidos. Sin embargo, el incremento de velocidad obtenido con los dispositivos
CMOS, que ya han igualado o superado en prestaciones a los dispositivos TTL, est
provocando el abandono de la tecnologa bipolar por parte de los fabricantes. En cuanto al
consumo de potencia, los PLDs generalmente consumen menos que el conjunto de chips a
los que reemplazan.
Fiabilidad. Cuanto ms complejo es un circuito, ms probabilidades hay que alguna de sus
partes falle. Puesto que los PLDs reducen el nmero de chips en los sistemas, la
probabilidad de un fallo disminuye. Los circuitos impresos con menor densidad de CI son
ms fciles de construir y ms fiables. Las fuentes de ruido tambin se reducen.
Seguridad. Los PLDs tienen fusibles de seguridad que impiden la lectura de los
dispositivos programados, protegiendo los diseos frente a copias.

Todos los PLD estn formados por matrices programables. Esencialmente, una matriz
programable es una red de conductores distribuidos en filas y columnas con un fusible en
cada punto de inteseccin. Las matrices pueden ser fijas o programables.

Matriz OR. Esta formada por una serie de puertas OR conectadas a una matriz
programable con fusibles en cada punto de interseccin de una columna y una fila. La

pg. 3

matriz se programa fundiendo los fusibles para eliminar las variables seleccionadas de las
funciones de salida para un caso especifico. Para cada una de las entradas de una puerta OR
slo queda intacto un fusible que conecta la variable deseada en la entrada de la puerta. Una
vez que el fusible esta fundido, no se puede volver a conectar.

Matriz AND. Este tipo de matriz esta formado por puertas AND conectadas a una matriz
programable con fusibles en cada punto de interseccin. al igual que la matriz OR la matriz
AND se programa fundiendo los fusibles para eliminar las variables de la funcin salida.
Para cada entrada de una puerta AND slo queda intacto un fusible que conecta la variable
deseada a la entrada de la puerta. Como para la matriz OR la matriz AND con fusibles se
puede programar una nica vez.

Existen 4 tipos de dispositivos que se clasifican como PLD programables simples:

1.
2.
3.
4.

PROM (Programmable Read Only Memory). Memoria programable de slo lectura.

PLA (Programmable Logic Array). Matriz lgica programable.
PAL (Programmable Array Logic). Matriz lgica programable.
GAL (Generic Array Logic). Matriz lgica generica.

pg. 4

PROM: Programmable Read-Only Memory (Memoria Programable de Solo Lectura),

Dispositivo el cual es programado por el usuario y no borrable o
reprogramable. Una PROM es un sistema combinacional completo que
permite realizar cualquier funcin lgica con las n variables de
entrada, ya que dispone de 2n trminos productos. Estn muy bien
adaptadas para aplicaciones tales como: tablas, generadores de
caracteres, convertidores de cdigos, etc. Generalmente las PROM tienen
menos entradas que las PAL y FPLA. Se pueden encontrar PROM con capacidades
potencia de 2, que van desde las 32 hasta las 8192 palabras de 4, 8 o 16 bit de ancho

Estructura

PLA: Programmable Logic Array ( Arreglo Lgico Programable )

Este tipo de dispositivos resuelve el problema de las PROM; debido a que, tiene tanto la
matriz AND como la matriz OR programables. De forma que solo se seleccionan los
productos de trminos necesarios para las diferentes aplicaciones.

pg. 5

Esta estructura permite un incremento del nmero de

entradas sin aumentar el tamao de la matriz AND, solucionndose el problema que
aparece en la estructura PROM, esta tiene una mayor dificultad en su programacin al tener
ambas matrices programables, se consigue un mayor aprovechamiento de los recursos
disponibles en el circuito integrado, de tal forma que genera el mismo numero de trminos
para implementar una funcin lgica.

PAL: Programmable Array Logic (Lgica en un Arreglo Programable)

matriz de compuertas AND programables y un arreglo de compuertas OR fijo [1]. La
matriz de conexiones es una red de conductores distribuidos en filas y columnas con un
fusible en cada punto de interseccin, mediante la cual se seleccionan cuales entradas del
dispositivo sern conectadas al arreglo OR y as obtener una funcin lgica en forma de
suma de productos. Los circuitos PAL son no reprogramables; ya que la sntesis de las

pg. 6

ecuaciones lgicas se realiza a travs de la quema de fusibles en cada punto de interseccin

de los pines de entrada con las compuertas.
Estructura de la PAL. En la Figura se muestra la estructura
es conectada a tres lneas producto y por consiguiente interna
de una PAL, en esta se observa que cada lnea de salida
representa una suma de tres trminos producto
Funcionamiento de la PAL.
las PAL estn formadas por una matriz de puertas AND
programable conectada a una puerta OR fija. Esta estructura
permite implementar
cualquier suma de productos lgicos con un nmero de
variables definidas y limitadas, entre otras, por el nmero de entradas y salidas que tenga el
dispositivo.
.

GAL (Generic Array Logic)

Arreglo Lgico Genrico, son un tipo de circuito integrado, de marca registrada por Lattice
Semiconductor, que ha sido diseado, con el propsito de sustituir a la mayora de las PAL,
manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM
en lugar por lo que se puede programar varias veces.
Un GAL en su forma bsica es un PLD con una matriz AND reprogramable, una matriz OR
fija y una lgica de salida programable mediante una macrocelda. Esta estructura permite
implementar cualquier funcin lgica como suma de productos con un nmero de trminos
definido.

ESTRUCTURA
El GAL bsicamente est formado por una matriz AND reprogramable y una matriz OR fija
con configuracin programable de salidas y/o entradas.

pg. 7

Dispositivos Programables
Complejos
Un CPLD (del acrnimo ingls Complex Programmable Logic Device) es un dispositivo
electrnico que extiende el concepto de un PLD (del acrnimo ingls Programmable Logic
Device) a un mayor nivel de integracin ya que permite implementar sistemas ms eficaces,
porque utilizan menos espacio, mejoran la fiabilidad del diseo, y reducen costos.
Un CPLD se forma con mltiples bloques lgicos, cada uno similar a un PLD. Los bloques
lgicos se comunican entre s utilizando una matriz programable de interconexiones, lo cual
hace ms eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo.
Matriz de Interconexiones Programables
La matriz de interconexiones programables (PIM) permiten unir los pines de entrada/salida
a las entradas del bloque lgico, o las salidas del bloque lgico a las entradas de otro bloque
lgico o inclusive a las entradas del mismo. La mayora de los CPLDs usan una de dos
configuraciones para esta matriz: interconexin mediante bloques o interconexin mediante
multiplexores.
El primero se basa en una matriz de filas y columnas con una celda programable de
conexin en cada interseccin. Esta configuracin permite una total interconexin entre las
entradas y salidas del dispositivo o bloques lgicos. Sin embargo, estas ventajas provocan
que disminuya el rendimiento del dispositivo, adems de aumentar el consumo de energa y
el tamao del componente.
Estructura de un CPLD
La caracterstica principal comn entre los CPLD y PAL, es la configuracin de memoria
no-volatil, y con respecto a los dispositivos FPGA, la caracterstica comn de ste ltimo es
que posee un desarrollo de compuertas de grande densidades, con la diferencia que los
FPGA, tienen mayor densidad que los CPLD. A modo general un CPLD es como si se
tuviera varios PLD, tipo PAL, dentro de un slo chip. el tamao mas grande los CPLD
permite implementar ecuaciones lgicas o diseos mas complicados. la programacin de
estos dispositivos es generalmente en lenguajes de descripcin de hardware , por ejemplo,
VHDL o Verilog.

pg. 8

Bloques lgicos

Un bloque lgico equivale a una pequea estructura PAL: Dispone de una matriz que
implementa trminos producto y macroceldas. Las celdas de I/O son a veces consideradas
parte de un bloque lgico. El tamao de un bloque lgico es una medida de su capacidad
(cuanta lgica se puede implementar) y se expresa, habitualmente en trminos del nmero
de macroceldas, el nmero de entradas y el nmero de trminos producto, as de cmo su
distribucin.

Macroceldas.
Como en las PLD ms sencillas; las CPLD incluyen macroceldas en las que se dispone de
biestables y seales de control de polaridad. Adems se aumenta la flexibilidad de las
mismas. Por ejemplo muchas CPLDs ofrecen la posibilidad de configurar los biestables
como tipo D o T, para mejorar el proceso de implementacin. Adems los CPLDs suelen
disponer de macroceldas de I/O (esto es, asociada con una entrada/salida) y macroceldas
con salidas slo a la matriz programable (buried macrocell). biestable.Esta salida puede ser
realimentada a la matriz programable, tanto a nivel local6 como a nivel global.
La familia MAX340 dispone de macroceldas ocultas (buried7); esto es, que no estn
disponibles en las entradas/salidas. Son idnticas a las asociadas a las I/O excepto que sus
salidas slo se utilizan para la realimentacin de la matriz programable.
Un ejemplo de CPLD en las que las macroceldas internas son distintas a las asociadas a las
lneas de I/O lo encontramos en la familia Flash370.

Celdas de I/O.

Son la parte que establece una conexin entre las macroceldas y las patillas del Circuito
Integrado
Tiempos de propagacin

Las especificaciones en cuanto a los tiempos de propagacin son parecidas que las descritas

pg. 9

para las 22V10: Retardo de propagacin, de CETUR, de reloj a salida, y de registro a

registro (ver el cronograma asociado a la PAL). En cualquier caso los retardos son ms
sencillos de predecir que para estructuras del tipo FPGA.

Otras caractersticas de las CPLD:

Adems de los recursos lgicos, mecanismos de rutado, esquemas de distribucin de

trminos productos y modelos de retardos temporales, existen otras caractersticas propias
de los mismos.

Programabilidad en el sistema (in system programmability o ISP):

Es la capacidad de programar el dispositivo mientras se encuentra en la placa de circuito
impreso en el que opera. De esta forma se reduce significativamente el coste de fabricacin,
ya que el dispositivo se manipula menos en fbrica, no es necesario llevar un inventario
complejo, etc.

Re-programabilidad en el sistema (in system reprogrammability o ISR):

Es la capacidad de reprogramar el CPLD mientras se encuentra en la placa de circuito
impreso. Se puede utilizar para el prototipado, cargar actualizaciones o incluso alterar la
funcin del dispositivo mientras se encuentra en operacin

FPGA
Un dispositivo FPGA (field programmable gate array) consiste, bsicamente, en una
distribucin matricial de celdas lgicas comunicadas entre s y con celdas de entrada/salida
por medio de unos canales o rutas (routing channels). Desde el punto de vista del nmero
de macroceldas, suponen un paso ms en la direccin de disponer de celdas internas. Los
recursos de conexionado son los canales (horizontales y verticales) y unas matrices
programables de conexin. Las celdas lgicas y los canales difieren de fabricante a
fabricante. Por regla general, las celdas de las FPGAs son ms sencillas que las

pg. 10

macroceldas de las CPLD aunque se pueden implementar funciones ms complejas

mediante el uso de varias de ellas.
En cuanto a los criterios para disear o elegir una FPGA, debemos tener presente que estos
productos se han desarrollado en funcin de las necesidades del mercado. Los principales
nichos de aplicacin los encontramos en dispositivos de control que gestionan datos a una
cierta velocidad: Controladores de bus PCI, tanto a 33 como a 66 MHz, controladores de
memoria RAM dinmica (DRAM, con tiempos de setup de 3 nsg), aplicaciones de gestin
de redes como ethernet, ATM, etc. Ello implica que las FPGAs deben destacar en aspectos
tales
como:
Velocidad: Aumentar la frecuencia de operacin de los sistemas
Densidad y capacidad: Al ser sistemas complejos, necesitan de gran cantidad de recursos
como
puertas
lgicas
equivalentes
y
biestables
Facilidad de uso: que permita al ingeniero de desarrollo implementar un diseo con la
rapidez que exige el mercado. Esto implica software de desarrollo fcil de usar
Programabilidad en el sistemas y reprogramabilidad en el circuito: Esto es, la posibilidad
de programar o reprogramar el dispositivo que se encuentra ya en el circuito impreso al que
va
destinado.
En la actualidad existen dos tecnologas para la fabricacin de FPGAs que satisfacen, en
parte, estos requerimientos: SRAM y antifusible. La primera ha sido adoptada por Altera,
Lucent Technologies, Atmel, Xilinx y otros fabricantes. La tecnologa de antifusible ha sido
adoptada por Actel, Cypress, QuickLogic y Xilinx. Describiremos brevemente estas
tecnologas, apuntando las ventajas que presentan frente a su competidora.

Programacin de las FPGA

Programacin por Antifusible
Esta programacin consiste en establecer un contacto entre dos superficies metlicas que
previamente se encuentran aisladas. Para ello se puede utilizar silicio no cristalizado
(amorfo) que hace las veces de aislante entre los metales. Al aplicar un pulso entre 10 y 12
V durante el tiempo necesario, las capas de metal penetran en esta va estableciendo el
contacto.
La principal ventaja de los antifusibles radica en su pequeo tamao y la posibilidad de
integrar gran cantidad en una pequea rea de silicio. Su desventaja fundamental es que,
una vez programados, no se pueden reprogramar.

pg. 11

Programacin mediante Clulas RAM estticas.

Las clulas SRAM se pueden utilizar como control de transistores de paso, de forma que
establezcan conexiones entre los canales verticales y horizontales. Una celda SRAM es
reprogramable ya que no se altera fsicamente en el proceso de programacin. Las FPGAs
que utilizan esta tecnologa deben ser reprogramadas cada vez que se conecta el circuito
(habitualmente desde una EPROM).
Por otra parte una celda de tipo SRAM asociada a un transistor de paso es
considerablemente mas grande que un elemento antifusible, por lo que no se puede alcanzar
los niveles de integracin que ofrecen los antifusible. Cada ingeniero de desarrollo debe
buscar un compromiso entre la flexibilidad que ofrecen las FPGAs progrmadas por SRAM
y el nivel de las basabas en programacin por antifusible.

Clculo de tiempos. El clculo de los retardos incluidos en un diseo basado en FPGAs no

es tan fcil de predecir como en el caso de CPLD. La propia estructura matricial de estos
circuitos hace difcil saber cuantas celdas bsicas, interconexiones programables o bloques
de entradas/salida se utilizan para cada seal. Es necesario conocer cmo se ha realizado el
procedimiento de "place and route" en el dispositivo para tener un conocimiento exacto de
los retardos de.propagacin debidos a cada uno.

pg. 12

BIBLIOGRAFIA
(marbellyscampos.blogspot.com/2007/12/5-estructura.html, 2007)
(ingridbasanta.blogspot.com/2007/.../dispositivos-lgicos-programables.ht..., 2007)
(electronicaintegradaunexpo.blogspot.com/2008/02/gal-y-vhdl.html, 2008)
(server-die.alc.upv.es/asignaturas/lsed/2002-03/.../Web%5CCPLD.htm, 2002)
(aguilarmicros.mex.tl/imagesnew2/0/0/0/0/2/1/4/2/9/6/PLDs.pdf, s.f.)
(www.utm.mx/~jvasquez/2_CPLD.pdf, s.f.)

pg. 13