Вы находитесь на странице: 1из 6

Problemas propuestos para TEMA 3

Problema 1.

Determinar cuál de las funciones mostradas a continuación, realiza el circuito de la figura:

F 1 = A más 3•B

F 2 = 2•A más B

F 3 = 2•A más 2•B

F 4 = 2•A más 3•B

más B F 3 = 2•A más 2•B F 4 = 2•A más 3•B  Problema

Problema 6.

El circuito de la figura representa un transcodificador (circuito que tomando como entrada un número escrito en un determinado código binario lo convierte a otro código binario). Si a la entrada se introduce un número escrito en código BCD (8,4,2,-1), determinar el código de salida.

en código BCD (8,4,2,-1), determinar el código de salida.  Problema 7. Utilizando un cuádruple sumador

Problema 7.

Utilizando un cuádruple sumador total, diseñar un circuito que permita calcular el valor de la ecuación algebraica R = 5X más 20, siendo X un número de tres bits (X 2 ,X 1 ,X 0 ).

Problema 8.

Utilizando exclusivamente sumadores totales, realizar la suma aritmética “a más b más c más d más e más f” (siendo a, b, c, d, e, y f números de 1 bit cada uno).

Problema 13.

En el sistema de la figura adjunta formado por un cuádruple sumador total, un comparador de números de 4 bits y un cuádruple multiplexor de dos canales con la entrada de selección común a los cuatro, indicar razonadamente cuál de las operaciones siguiente realiza:

a)

SiX Y :R X másY más1

b) SiX Y :R 2 *X más1

c)

SiX Y :R 2*X más1

d) SiX Y :R X másY más1

:R  2*X más1 d) SiX  Y :R  X másY más1  Problema 17.

Problema 17.

Diseñar un circuito combinacional, formado única y exclusivamente de multiplexores de dos canales sin entrada de validación, que implemente la salida S 0 (menor peso) de un codificador 4 a 2 con prioridad, con entradas activas a nivel alto, y salidas activas a nivel bajo, cuya tabla de funcionamiento es la siguiente:

E 3

E 2

E 1

E 0

S 1

S 0

0

0

0

0

1

1

0

0

0

1

1

1

0

0

1

x

1

0

0

1

x

x

0

1

1

x

x

x

0

0

Problema 21.

Implementar el circuito de la figura adjunta utilizando multiplexores de dos canales.

la figura adjunta utilizando multiplexores de dos canales.  Problema 27. Si en la entrada (X

Problema 27.

Si en la entrada (X 3 ,X 2 ,X 1 ,X 0 ) del siguiente circuito se introduce un código BCD exceso 3, ¿Determinar qué código se obtiene en su salida (Y 3 ,Y 2 ,Y 1 ,Y 0 )?

un código BCD exceso 3, ¿Determinar qué código se obtiene en su salida (Y 3 ,Y

Problema 31.

El circuito de la figura adjunta, recibe a su entrada números codificados en binario natural. Está formado por decodificadores octales con entrada de validación y salidas activas a nivel bajo. Indique qué función realiza el mismo.

a nivel bajo. Indique qué función realiza el mismo.  Problema 33. Analizar el circuito de

Problema 33.

Analizar el circuito de la figura obteniendo la expresión canónica numérica del mismo, así como su expresión más simplificada.

circuito de la figura obteniendo la expresión canónica numérica del mismo, así como su expresión más

Problema 37

Dado el circuito de la figura adjunta, obtener las expresiones canónicas numéricas de S1 y S0.

obtener las expresiones canónicas numéricas de S1 y S0.  Problema 40 Analizar el siguiente circuito,

Problema 40

Analizar el siguiente circuito, formado por un comparador de números de dos bits y un multiplexor de 8 canales, hallando F en forma canónica numérica.

de 8 canales, hallando F en forma canónica numérica.  Problema 42 Analizar el circuito de

Problema 42

Analizar el circuito de la figura adjunta obteniendo las funciones de salida en forma canónica numérica.

las funciones de salida en forma canónica numérica. Funcionamiento del comparador: A B G ‐ 1

Funcionamiento del comparador:

A

B

G 1

E 1 L 1

G

E

L

A

>

B

X

X

X

1

0

0

A

<

B

X

X

X

0

0

1

A

=

B

1

0

0

1

0

0

A

=

B

0

1

0

0

1

0

A

=

B

0

0

1

0

0

1

Problema 47

Calcular las expresiones canónicas numéricas de las funciones G E y L del circuito de la figura, formado por un codificador con prioridad (I 3 entrada más prioritaria), y un comparador de dos números de un bit con entradas de expansión G -1 , E -1 y L -1 .

prioritaria), y un comparador de dos números de un bit con entradas de expansión G -