Universit Sidi Mohamed Ben Abdallah

Facult Des Sciences Dhar El Mahraz- Fs

Dpartement De Physique
Laboratoire dlectronique Signaux - Systmes et Informatique
(LESSI)

Master Micro-lectronique 2014/2015

Conception Assiste par Ordinateur (CAO)

en Microlectronique
(Cadence)

A.U: 2015/2016

Ralis par : Y. ZIADI et Pr H. QJIDAA

Plan :

Introduction
Conception Assiste par Ordinateur (CAO)
Les tapes de conception d'un circuit intgr
Conception Assiste par Ordinateur (CAO) en Microlectronique
Logiciel CADENCE
Lancement du logiciel Cadence
Cration d'une librairie
Cration d'une cellule
Conception et simulation schmatique (Exp: inverseur)
Initialisation de l'environnement de la simulation
Lancement de la simulation
Dessin des masques (Layout):
Procdures suivre pour faire un dessin des masques.
Vrification des rgles de dessin(DRC).
Extraction du dessin des masques.
LVS (Layout Versus Schematic).
Projets en conception (A vous de jouer!)
21/10/2015

Master 2ME

Introduction
Un petit historique pour aboutir la loi de Moore

ENIAC : Electronic Numerical Integrator and Computer

1946, J. Eckert et J. Mauchly
Calcul de tables balistiques
Base 10
18,000 tubes
160 m2 au sol, 30 tonnes, 150,000 Watts
200,000 Hz
5000 additions/soustractions par seconde
350 multiplications et 50 divisions par seconde

21/10/2015

Master 2ME

Introduction
1958 Premier circuit intgr
1947 : W. Schockley (Bell Labs) invente le transistor (prix nobel de physique 1956 )
1958 : J. Kilby (Texas Inst.) conoit le premier C.I.
Transistors, diodes, condensateurs, fils, agencs sur une mince plaque de silicium
"I perceived that a method for low-cost production of electronic circuits was in hand.... that instead of merely being able to build things smaller, we
could fabricate entire networks in one sequence, and that we had extended the transistor's capability as a fundamental electronics tool."
Jack Kilby, 1958, prix nobel de physique 2000

21/10/2015

Master 2ME

Introduction
Le premier microprocesseur

Intel 4004
1971
400 kHz
4 bits
1200 FF
0,06 MOPS
10 microns
2300 transistors
640 addressable bytes

21/10/2015

Master 2ME

Introduction
Puis tout s'acclre
1970 Mmoire 4Kbits MOS

1997 Intel Pentium II Processor

1972 1er processeur : 4004 (Intel), techno. NMOS

1999 Intel Pentium III Processor

1977 16K DRAM et 4K SRAM en production

2000 Intel Pentium 4 Processor

1979 64K DRAM en production

2002 Intel Itanium 2 Processor

1980 Intel Processeur x86

2003 Intel Pentium M Processor, 1 gigabit DRAM

1984 Intel Processeur 80286 (PC AT)

1986 1 mgabit DRAM

1988 TI/Hitachi 16-megabit DRAM

1990 Intel Processeur 80286 (fonctions multimdia)

1990 Wafer de 20cm en production
1991 4 mgabit DRAM en production
1993 Intel Processeur Pentium
21/10/2015

Master 2ME

Introduction
25 ans dvolutions
INTEL 4004 (1971)
Donnes sur 4 bits
2300 transistors, 10 microns
0,06 MOPS, 108 kHz

INTEL Pentium II (1996)

Donnes sur 32 bits
5.5M de transistors, 0.35, 2 cm2
200 MHz, 200 MOPS, 3.3V, 35W
21/10/2015

Master 2ME

Introduction
Intel Microprocessor Gallery
1999 : Intel Pentium III Processor
9.5M Tr, 0.25um, 450MHz 1GHz

21/10/2015

2000 : Intel Pentium 4 Processor

42M Tr, 0.18um, 1.5GHz 3.6GHz

Master 2ME

21/10/2015

Intel Microprocessor Gallery

Introduction
Nombre de transistors
Loi de G. Moore (INTEL corp.)

21/10/2015

Master 2ME

10

Conception Assiste par Ordinateur CAO

Dfinition:
La conception assiste par ordinateur (CAO) est l'ensemble des logiciels et
techniques de modlisation gomtrique qui permet de concevoir et tester - avec un
ordinateur, des techniques de simulation numrique- raliser des produits
manufacturs et les outils pour les fabriquer.
modlisation numrique ;
simulation mcanique et calcul des matriaux ;
reprsentation graphique ;
dessin de plan ;
dessin des masques (microelectronique)
manipulation dobjets 3D ;
gestion de grands assemblages.
21/10/2015

Master 2ME

11

CAO Microlectronique
Etape de la conception dun circuit intgr (IC)

21/10/2015

Master 2ME

12

CAO Microlectronique

But de la CAO Micro-lectronique:

Rsoudre les problmes lis la complexit

Amliorer la qualit
Rduire les dures et les frais de prototypage
Acclrer le time to market, time to money
Eviter les erreurs
Echanger les donnes entre les diffrents services (systeme, RF)
Rutilisation des lments dtudes (bibliothques) : IP

=> Il faut un systme global (Framework)

21/10/2015

Master 2ME

13

CAO Microlectronique
Logiciels (framework)
Synopsys (Solaris/Linux) : synthse et simulation VHDL
Cadence (Solaris/Linux) : conception de circuits analogiques et numriques

Altera MaxPlusII/Quartus (Linux/Windows) : FPGA/CPLD

Xilinx ISE (Linux/Windows) : FPGA/CPLD
CoWare(Solaris/Linux) : conception de systmes, cosimulation

MentorGraphics/ModelSim(Solaris/Linux/Windows) : simulation VHDL

MentorGraphics/FPGA Advantage(Solaris/Linux/Windows): synthse et simulation VHDL orientes FPGA
Cadence/Orcad/Pspice(Windows) : conception de cartes et simulation analogique
MentorGraphics/Eldo (Solaris/Linux) : simulation analogique

21/10/2015

Master 2ME

14

CAO Microlectronique

Technologie

Design Kit (fondeurs)

CMOS
SOI
BiCMOS
SiGe
...

Diffrents outils

Description (Netlist)
Simulation
Synthse (Placement Routage)
Dessin des masques
Placement-Routage
Extraction-Vrification

21/10/2015

Master 2ME

ST
ATMEL
TI
Intel
Infineon
Philips
.

15

CAO Microlectronique
Outils de conception

Outils de simulation
Analogique
Spice
Spectre (Cadence)
Eldo(Mentor)
Numrique (Event driven)
VHDL
Verilog
Mixte
AMS
Spcifique
Spectre RF
ADS
PDS

Outils de description
Saisie de schma
Vues hirarchiques
Vues vectorises (affichage)
Langage de haut niveau
VHDL
Verilog
VHDL-AMS (2000)
Outils de vrification (trs long!)
DRC
LVS (Layout vs schematic)
Post Layout
..
21/10/2015

Master 2ME

16

CAO Microlectronique
Conception analogique et mixte
Exemple typique de circuit mixte !

Problmes rencontrs :
Cot et dure de dveloppement
Probabilit de reprises leve
Testabilit

Surface
21/10/2015

Master 2ME

Effort
Intellectuel
17

CAO Microlectronique
Outils actuels de CAO mixtes (partie analogique)
Description et simulation comportementale
Dessin et placement routage
Gnrateurs de transistors, extraction de parasites, routage avec
contraintes
VHDL-AMS : Extension Mixed Signal Design de VHDL
Circuits capacits commutes
Simulateurs spcifiques temps discret (NeoLinear, NeoCircuit)
Synthse de filtres
Simulation lectrique
Spice avec amliorations (algorithmique, intgration framework,
simulation mixte)
Modles MOS en cours de standardisation (BSIM V3.3, )
Problmes restants : bruit, dispersions, temps CPU
21/10/2015

Master 2ME

18

CAO Microlectronique
Support de la mthodologie Top-Down

Fonctionnalits recherches
Estimation priori des cots et
perf(faisabilit des spcifications)
Validation
avant
ralisation
des
spcifications (simulation)
Assistants pour la conception chaque
niveau dabstraction
Gnration automatique de modles pour
le niveau dabstraction sup. ( on ne sait
pas faire!)
Validation globale du systme (important
notamment sur SoC)
Rutilisation dexpertise de conception
existante
21/10/2015

Master 2ME

19

CAO Microlectronique
Mthodes de synthse

21/10/2015

Master 2ME

20

CAO Microlectronique
Tendances actuelles

Dveloppement doutils de productivit pour concepteurs expriments

assistants pour le layout
meilleure intgration de diffrents niveaux de reprsentation
outils spcifiques pour certaines fonctions (filtres, CAN, CNA,)

Amlioration des simulateurs

intgration de points
nouveaux modles pour technologies fortement submicroniques

Adaptation des outils aux nouvelles exigences

basse tension & faible consommation
monte en frquence

Portabilit (IP-ReUse)

21/10/2015

Master 2ME

21

Logiciel CADENCE
Gnralits
Le logiciel CADENCE est un outil qui va servir pour la simulation et pour le dessin des masques.
Le concepteur va raliser toutes les tapes jusquau dessin des masques. Le fondeur va ensuite
rcuprer les donnes pour fabriquer le circuit.
Le fonctionnement dun ASIC dpend des caractristiques physiques du circuit ralis par le
procd de fabrication. La premire dcision de conception est de choisir la technologie de
fabrication de son circuit.
Le fondeur utilise un procd de fabrication (appel technologie ) dont il matrise les tapes
technologiques. Ce procd va donner aux dispositifs des caractristiques particulires: Beta, Cox
Lmin.
Le fondeur fournit un fichier technologique (Design Kit) qui fournit Cadence ces informations. Il
peut aussi fournir des standard cells (cellules lmentaires telles un transistor) ou des outils spcifiques
au concepteur.
Le passage des donnes entre le concepteur et le fondeur se fait laide dun fichier de type
GDSII.
Dans notre cas, on va utiliser Cadence avec le Design Kith cmos8d caractris par une longueur
minimale de grille de 0.18um.
21/10/2015

Master 2ME

22

Logiciel CADENCE
Lancement du logiciel Cadence
Avant quon puisse lancer Cadence, il y a des fichiers de configuration dont on a besoin dans notre
rpertoire de travail. Ces fichiers dterminent lenvironnement dans lequel Cadence travaille et les
librairies quon doit inclure dans la session courante.
> cd gpdk180/
> icfb &

fentre principale de CADENCE (ICFB-LOG)

21/10/2015

Master 2ME

23

Logiciel CADENCE
Gestionnaire de librairie

21/10/2015

Master 2ME

24

Logiciel CADENCE
Gestionnaire de librairie

21/10/2015

Master 2ME

25

Logiciel CADENCE
Gestionnaire de librairie

21/10/2015

Master 2ME

26

Logiciel CADENCE
Saisie du schma

21/10/2015

Master 2ME

27

Logiciel CADENCE

Fentre permettant ldition des proprits

Saisie du schma
Fentre permettant linsertion
de nouveaux composants

Fentre permettant lajout des

pin

Add instance (ou taper i

au clavier pour insert)

Add Pin (ou taper P au

clavier)

21/10/2015

Master 2ME

28

Enregister
(Chek and Save)

21/10/2015

29

Logiciel CADENCE
Cration du symbole

21/10/2015

Master 2ME

30

Logiciel CADENCE
Cration du symbole

21/10/2015

Master 2ME

31

Logiciel CADENCE
Cration du symbole

21/10/2015

Master 2ME

32

Logiciel CADENCE
Simulation DC :

21/10/2015

Master 2ME

33

Logiciel CADENCE
Simulation
Nom de la cellule concern par la simulation
Liste des analyses
demandes
(DC, TRAN, AC,)

Menu Principal

Analyses > Choose

Variable de
design
(paramtres de
simulation)

pour excuter la
simulation

Signaux
(ou grandeur)
Observer
Fentre partir de laquelle on lance la simulation
21/10/2015

Master 2ME

Output -> To Be
Plotted -> Select
34
On Schematic

Logiciel CADENCE
Simulation DC

Tools > AnalogArtist

21/10/2015

Analyses > Choose

35

Logiciel CADENCE
Visualisation des rsultats :

21/10/2015

Master 2ME

36

Lancement de la simulation:

21/10/2015

Master 2ME

37

Logiciel CADENCE
Dessin des masques

Loutil de conception du layout sappelle Virtuoso.

La fentre LSW indique lensemble des couches utilisables.
Pour chaque couche, on peut voir le symbole graphique ainsi que le
nom de la couleur.

LSW (Layer Status Windows)

21/10/2015

Master 2ME

38

Logiciel CADENCE

LSW (Layer Status Windows)

21/10/2015

Master 2ME

39

Logiciel CADENCE
Quelques composants:

(b)
(a)
(a) Layout du transistor NMOS, (b) Layout du transistor PMOS.

Layout du condensateur
21/10/2015

Layout de la Rsistance
Master 2ME

Layout du transistor bipolaire.

40

Logiciel CADENCE
Mthodes de base du layout
1. Analyse du schma lectrique
La premire tape du layout dun circuit consiste analyser son schma lectrique. Cela permet didentifier des
blocs fonctionnels sensibles , qui ncessitent, afin de garantir leur bon fonctionnement, des attentions
particulires au niveau du layout.

Schma lectrique d'un composant

21/10/2015

Master 2ME

41

Logiciel CADENCE
Mthodes de base du layout
2. Ralisation du floor plan
commence par la disposition des composants sur la surface maximale alloue au circuit. On regroupe alors,
dans la mesure du possible, les composants par blocs fonctionnels en utilisant une surface la plus petite
possible.
3. Routage des composants
Cest lultime tape, qui consiste relier les composants entre eux, partir du schma lectrique. Dans un
souci de confort, on prendra garde conserver la mme orientation (horizontale ou verticale) pour un mme
niveau de mtal : cela permet, en cas forte densit de pistes, dhomogniser lutilisation des diffrentes
couches de mtaux.

DECONSEILLE !
21/10/2015

Master 2ME

COMMANDE !

42

Logiciel CADENCE
Matching :
Les composants dun mme circuit prsentent des caractristiques lectriques semblables sils sont
implments de manire identique. Donc le matching sert produire un rapport prcis de courant ou de
tension qui soit le plus possible indpendant des tolrances de fabrication et des fluctuations thermiques.

les rgles principales du matching :

1- Mme structure : Les composants apparis doivent prsenter la mme structure, taille, et forme de base.
2- Mme orientation drain-source par exemple.
3- Distance minimale.
4- Mme environnement.
5- Mme centre de gomtrie : Pour matcher des composants il faut les distribuer dune faon homogne
outour dun centre de gravit

21/10/2015

Master 2ME

43

Logiciel CADENCE
Matching :
o Exemple 4A et 4B

*interdigit Matching:

21/10/2015

ABABABAB

*cross-coupled Matching:

AABB
BBAA

*centroid Mathing:

ABAB
BABA

Master 2ME

44

Logiciel CADENCE
la paire diffrentielle
En ce qui concerne la paire diffrentielle, qui pour fonctionner correctement doit observer une parfaite symtrie
entre les deux transistors, on effectue dans la plupart des cas un routage centroide matching .

Exemple de centroide commun de paire diffrentiel

21/10/2015

Master 2ME

45

Logiciel CADENCE
les miroirs de courant
Pour les miroirs de courant, les transistors doivent systmatiquement tre matched , c'est-- dire implants
dans le mme caisson et avoir la mme orientation de grille.

layout d'un miroir de courant

21/10/2015

Master 2ME

46

Logiciel CADENCE
La structure dummy
Un dummy est un composant sans influence au niveau du circuit, qui est plac ct dun autre composant pour
fournir celui-ci un environnement physique souhait. Les dummies sont gnralement placs aux extrmits de
chanes de composants

La structure dummy

21/10/2015

Master 2ME

47

Logiciel CADENCE
Les tests :

Le DRC
Lextract

LVS
Post layout

21/10/2015

Master 2ME

48

Logiciel CADENCE

Exemple de layout dun convertisseur DC/DC

21/10/2015

Master 2ME

49

Logiciel CADENCE
Test DRC

21/10/2015

Master 2ME

50

Logiciel CADENCE
Test LVS

21/10/2015

Master 2ME

51

Projets en conception
Plan de l'exposer

1) Introduction
2) Etude thorique
3) Etude Partique sous Cadence
4) Layout sous Cadence
5) Conclusion
Rfrences:
1) CMOS Analog Circuit Design by Allen & Holberg
2) Design of Analog CMOS Integrated Circuits by Razavi