Академический Документы
Профессиональный Документы
Культура Документы
ETN 105
EJERCICIOS DE LABORATORIO
LISTA DE MATERIALES
I) Ejercicios 1 al 5
- Circuito Integrado TTL
7400
2 unidades
7404
2 unidades
7408
2 unidades
7432
2 unidades
7486
2 unidades
- Protoboard
1 unidad
1 unidad
7474
2 unidades
7476
2 unidades
13
12
11
10
ELECT. DIGITAL
1._____________________
2. __________________
3. _____________________
4. __________________
5. _____________________
6. __________________
1) Utilizar el CI 7400 para realizar la siguiente conexin y medir el voltaje de las salidas correspondientes.
Entradas
Pin 1
Pin 2
0V
0V
0V
5V
5V
0V
5V
5V
Salida
Pin 3
Entradas
Pin 4
Pin 5
0V
0V
0V
5V
5V
0V
5V
5V
Salida
Pin 6
Salida
Pin 8
Entradas
Pin13 Pin12
0V
0V
0V
5V
5V
0V
5V
5V
Salida
Pin 11
Salida
Pin 3
Entradas
Pin 9
Pin10
0V
0V
0V
5V
5V
0V
5V
5V
Salida
Pin 8
Pin 4
Pin 9
0V
Pin 8
Pin 13
0V
Pin 12
5V
5V
5V
1._____________________
2. __________________
3. _____________________
4. __________________
5. _____________________
6. __________________
TRABAJO PREVIO:
1.- En una hoja separada utilizar mapas de Karnaught para obtener la funcin mnima de:
F(A,B,C) = (m2, m3, m4, m5, m6)
Funcin Mnima: F(A,B,C) = __________________________________
2.- Mostrar la expansin estndar de la funcin F(A,B,C) y utilizando tcnicas de algebra obtener la
funcin que utilice la menor cantidad de compuertas de dos entradas (incluyendo XOR)
Funcin con menos compuertas de dos entradas: F(A,B,C) = __________________________________
PRACTICA DE LABORATORIO
1. Conectar un circuito lgico que realice la Funcin Mnima de F(A,B,C) utilizando los Circuitos
Integrados (CI): 7404 (NOT), 7408 (AND) y 7432 (OR). En el espacio abajo completar la tabla y mostrar
el circuito identificando los CIs y sus pines de acuerdo al estandarl explicado.
A
F(A,B,C)
2.- Repetir el ejercicio anterior pero para la funcin con menos compuertas (incluyendo el CI 7486).
Mostrar el circuito identificando los CIs y sus pines y demostrar el funcionamiento.
1._____________________
2. __________________
3. _____________________
4. __________________
5. _____________________
6. __________________
- Presentar el diseo de un sumador completo con la menor cantidad de compuertas de dos entradas.
- Disear un circuito sumador de 2 ms 2 bits (como el que se muestra en el ejercicio 2 de la Prctica).
PRACTICA DE LABORATORIO
1. Utilizando compuertas AND, OR y XOR conectar el sumador completo desarrollado en el Trabajo
Previo (tal vez se puede optimizar las compuertas). Completar la tabla y mostrar su circuito con las
conexiones respectivas.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
Ci
0
1
0
1
0
1
0
1
Co
Sumador de 2 bits
Co
S1
S0
Laboratorio 4
1._____________________
2. __________________
LOGICA NAND
3. _____________________
4. __________________
5. _____________________
6. __________________
MULTIPLEXORES
TRABAJO PREVIO
-
Disear un circuito basado en un MUX 2 a 1 que realice la funcin del Ejercicio 2. (presentar
todo el proceso de diseo.
PRACTICA DE LABORATORIO
1. Modificar el circuito del TRABAJO PREVIO de modo que solo utilice el CI 7400. Completar la tabla y
mostrar su circuito con las conexiones respectivas.
So
D1
D0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Salid
a
S0
D0
D1 MUX
2a1
Salida
2. Utilizar Multiplexor del ejercicio anterior para implementar el circuito resultante de la segunda parte del
TRABAJO PREVIO que realiza la funcin:
F(A,B,C) = (m1, m2, m5, m6, m7)
Completar la tabla y mostrar su circuito resultante (tomar el multiplexor 2 a 1 como un bloque)
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
F(A,B,C
)
S0
D0
D1
MUX
2a1
Salida
1._____________________
2. __________________
DESPLIEGUE DE 7 SEGMENTOS
3. _____________________
4. __________________
5. _____________________
6. __________________
TRABAJO PREVIO
-
Presentar el Diseo en una hoja separada mostrando la tabla de funcionamiento, los mapas
K, las funciones minimas (con operaciones de dos entradas) y el circuito final.
Indicar cuantas compuertas de dos entradas tiene su circuito
NAND ________
AND ________
OR _______
Despliegu
e
0
1
2
3
4
5
6
7
8
9
Resultado
XOR __________
2. __________________
Laboratorio 6
3. _____________________
4. __________________
TEMPORIZADOR 555
5. _____________________
6. __________________
OSCILADOR BIESTABLE
para generar una seal cuadrada contina. En base al circuito y respectivas formulas
encontradas determinar los componentes para generar una seal de:
A) Aproximadamente 1 Hz
B) Aproximadamente 1 K Hz
1. Conectar el circuito con Temporizador 555 de 1 Hz. Como resultado de su investigacin conectar
diseo de su circuito con los valores nominales de resistencias y capacitores. Conectar un LED en la
salida para determinar el funcionamiento.
Mostrar los valores actuales de resistencia y capacitancia
___________________
___________________
___________________
___________________
___________________
___________________
2. Luego cambiar los valores de los componentes para generar la seal de 1 KHz y utilizar el Osciloscopio
para comprobar la frecuencia y el voltaje de la salida.
Frecuencia Nominal = ___________________ Hz
Frecuencia Medida = ___________________ Hz
Tiempo de la seal en ON = _________________ mSec
Tiempo de la seal en OFF = ________________ mSec
Nivel de voltaje: ______________________ V
RESPONDER
1._____________________
2. __________________
3. _____________________
4. __________________
5. _____________________
6. __________________
TRABAJO PREVIO:
1. Presentar el diseo de un contador de dos bits que realice la cuenta: 0 1 2 3
0 1 2 3 0... en base a flip flops de tipo D.
2. Investigar en internet y presentar el diseo de un switch o conmutador sin rebote
(debounced switch) basado en compuertas NAND
3. Utilizando 2 flip flops de tipo J-K (7476) y compuertas disear e un circuito
secuencial basado en un contador de 2 bits. El circuito recibe una seal externa X
que controla el sentido de la cuenta del contador de la siguiente manera:
-
PRACTICA DE LABORATORIO
1. Utilizando el circuito integrado 7474 (FF D) y las compuertas necesarias conectar el contador binario
diseado en el TRABAJO PREVIO. Mostrar el circuito con las conexiones respectivas.
Para CK usar el circuito oscilador basado en el 555 del laboratorio anterior con la frecuencia de 1 Hz.
A
CK
CK
DA
DB
2. Utilizando Flip Flops JK (7476) conectar el circuito del inciso 3 del Trabajo Previo, demostrar el
funcionamiento utilizando para la seal CK utilizar el circuito de switch sin rebote investigado. Mostrar el
circuito completo con todas sus conexiones (si desean pueden utilizar el reverso de la hoja)
SWITCH SIN REBOTE
CK
JA
CK
KA
JB
KB
1._____________________
2. __________________
3. _____________________
4. __________________
5. _____________________
6. __________________
TRABAJO PREVIO:
1. Utilizar un Flip Flop de Tip D para disear un circuito secuencial que determine en su salida Z si la
secuencia binara recibida en la entrada X contiene un nmero impar de 1s. Mostrar su proceso
de diseo y el circuito final.
PRACTICA DE LABORATORIO
1. Utilizando el circuito integrado 7476 (J-K) conectar el diseo realizado el ejercicio del Trabajo Previo.
(Mostrar circuito final con todas sus conexiones) Utilizar el switch sin rebote para la seal CK y un switch
normal de dos estados para X
2. Utilizando flip flops de tipo de (CI 7474) implementar el circuito de un registro de cuatro bits de carga en
serie y descarga en paralelo (conectando LEDs en las salidas) Completar el circuito de la figura
especificando los pines correspondientes a cada conexin.
Q3
Q3
CK
Q2
Q2
CK
D3
Q1
Q1
CK
D2
Q0
B0
CK
D1
D0