Академический Документы
Профессиональный Документы
Культура Документы
EU2]
spanishstringprocess
BibliografaCaptuloAppendixApndiceList of Figuresndice de figurasList of Tablesndice de
cuadrosIndexndice alfabticopginavasevase tambinDemostracinContentsndice
*spanishcaptions
spanishstringprocess
PrefacioReferencesReferenciasAbstractResumenBibliografaCaptuloAppendixApendiceList
of
FiguresIndice
de
figurasList
of
TablesIndice
de
cuadrosIndexIndice
alfabeticoFig.FiguraTABLECuadroPartParteAdjuntoCopia
aApaginaveasevease tambienDemostracionGlosarioContentsIndice
*spanishdate
month1nameenero,febrero,marzo,abril,mayo,junio,julio,agosto,septiembre,octubre,noviembre,diciembre
ucmonth1nameEnero,Febrero,Marzo,Abril,Mayo,Junio,Julio,Agosto,Septiembre,Octubre,Noviembre,Diciembre
December 7, 2015
I.
I NTRODUCCIN
II.
D ESARROLLO DE C ONTENIDOS
A. Tabla de verdad
La tabla de verdad es un intrumento utilizado para la simplificacin
de circuitos digitales a travs de su ecuacin booleana.
Todas las tablas de verdad funcionan de la misma manera
sin importar la cantidad de columnas que tenga y todas tienen
siempre una columna de salida (la ltima columna a la derecha) que
representa el resultado de todas las posibles combinaciones de las
entradas.[2]
Representacin de Funciones lgicas en tabla de verdad:
Fig 1. Placa circuito electrnico
B. Algebra de Boole
Teora matemtica de los sistemas digitales, que se aplica en la
lgica combinatoria,tiene aplicacin que a cada conjunto de valores
TABLE I
A LGEBRA DE B OOLE
n
1
2
3
4
5
6
7
8
9
Adicin
a+a
=1
a+0=a
a+1=1
a+a=a
a+b=b+a
a + (b + c) = (a + b) + c
a+(bc) = (a+b)(a+c)
a+ab=a
b) = a
(a +
b
Producto
aa
=0
a0=0
a1=a
aa=a
ab=ba
a (b c) = (a b) c
a (b + c) = a +a c
a (a + b) = a
(a b) = a
+ b
E. DSCH
Es un programa que nos permite el diseo de circuitos digitales
mediante diagramas, mediante compuertas lgica, ademas permitir
simular sistemas digitales mediante transistores CMOS.
C. Mapas de Karnaugh
Es un mtodo grfico de representacin de la informacin que
se encuentra en la tabla de verdad. Permite simplificar una funcin
booleana de manera sencilla. En un mapa de Karnaugh cada
combinacin posible de entradas est representada por una caja
dentro de una rejilla, y el valor correspondiente de la salida se
escribe dentro de la caja. Las cajas estn escritas de forma que al
cambiar de una a otra slo vara una de las entradas. La secuencia
corresponde al cdigo Gray.[3]
F. Verilog
Verilog es un lenguaje de descripcin de hardware (HDL, del
Ingls Hardware Description Language) usado para modelar sistemas electrnicos. El lenguaje, algunas veces llamado Verilog HDL,
soporta el diseo, prueba e implementacin de circuitos analgicos,
digitales y de seal mixta a diferentes niveles de abstraccin.[5]
porque por
slo difieren
de elementos
mediante una
Se puede simplificar tambin agrupando cuatro trminos adyacentes. Se pueden combinar cuatro 1 siempre que representen todas las
combinaciones de dos variables.
III.
D. MicroWind
MicroWind es un software verdaderamente integrado que abarca
diseo desde el concepto hasta su finalizacin, permitiendo a los
diseadores de chips disear ms all de su imaginacin. MicroWind
integra tradicionalmente front-end y el diseo de chips de back-end
en un flujo integrado, lo que acelera el ciclo de diseo y reduccin
de la complejidad del diseo.[4]
IV.
D IAGRAMAS UML
V.
P ROCEDIMIENTO DE RESOLUCIN
VI.
S IMULACIONES
A. DSCH
Simulacin para el segmento a del decodificador.
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
x
x
x
x
x
x
1
1
1
1
1
0
0
1
1
1
x
x
x
x
x
x
1
1
0
1
1
1
1
1
1
1
x
x
x
x
x
x
1
0
1
1
0
1
1
0
1
1
x
x
x
x
x
x
1
0
1
0
0
0
1
0
1
0
x
x
x
x
x
x
1
0
0
0
1
1
1
0
1
1
x
x
x
x
x
x
0
0
1
1
1
1
1
0
1
1
x
x
x
x
x
x
A. MICROWIND
VIII.
CONCLUSIONES
VII.
R ESULTADOS
IX.
RECOMENDACIONES
R EFERENCIAS
[1] MICROWIND, Microwind and DSCH, 05 Marzo 2015. [En
lnea]. Available: http:// www.microwind.org.
A. DSCH
Resultados del decodificador.
B. MCROWIND
Resultados del decodificador.