Академический Документы
Профессиональный Документы
Культура Документы
1. INTRODUO
Dentro dos seus limites tcnicos e econmicos de aplicabilidade, AUTOMAO um potente instrumento
necessrio realizao sistemtica e competente de todas as aplicaes concretas, que possam constituir
um passo efetivo adiante do potencial da ao humana e na diminuio de sua fadiga em todos os nveis
operativos.
importante salientar a distino idiomtica entre os termos AUTOMAO e AUTOMATISMO.
AUTOMATISMO meios, instrumentos, mquinas, processos de trabalho, ferramentas, etc. graas aos quais
a ao humana reduzida em um determinado processo.
AUTOMAO a dinmica organizada dos automatismos.
Em outras palavras, assim como m automatismo um simples sitema destinado a produzir a igual esforo
fsico ou mental, um maior volume de trabalho, a automao a associao organizada dos automatismos,
para executar os objetivos do processo humano.
Com relao as funes que desenvolvem, os automatismos podem ser classificados como de POTNCIA ou
de GUIA, segundo se destinem a propiciar atividade fsica ou mental, respectivamente. Na realidade um
processo de automao completo compreende as duas classes de automatismos.
O grau de automao no est exatamente representado pela avaliao relativa da proporo de trabalho
humano que o sistema suscetvel de eliminar mas, e principalmente, pela complexidade absoluta, das
funes que o automatismo considerado assume. Ou seja, muito mais fcil automatizar totalmente uma
operao relativamente simples do que automatizar um pequeno percentual de um processo complexo,
em funo de suas repercusses humanas, de economia e viabilidade.
2. SISTEMAS AUTOMTICOS
Um sistema destinado a regular a temperatura de um forno diferente daquele destinado a promover uma
seqencia de eventos em sucesso, tal como numa linha de produo de alimentos em conservas.
O primeiro sistema opera continuamente com os requerimentos de entrada e do tipo de malha fechada,
para o qual os sinais so geralmente de natureza analgica.
Por outro lado, o segundo sistema, executa um j determinado conjunto de eventos os quais comeam um
com o trmino dos anteriores. Neste caso os sinais so geralmente do tipo lgico e tal sistema pode ser
considerado do tipo malha aberta, caso seja concludo estgio final o qual permite a repetio do ciclo.
O segundo sistema pertence a classe conhecida como dos SISTEMAS AUTOMTICOS que deve ser
distinguida daquela dos SISTEMAS CONTROLADOS.
Os SISTEMAS AUTOMTICOS incorporam operaes tais como contagem, adio e verificao de existncia
ou no de um evento. Todas essas e outras operaes so desempenhadas usando-se sinais e
componentes lgicos.
O prximo capitulo destinado a promover o background necessrio manipulao e uso dos sinais lgicos
e sistemas de nmeros usualmente encontrados em sistemas automticos.
2
X = 0 se a declarao falsa.
No existe significado numrico para o 1 ou para o 0, e sim a representao lgica do estado da varivel
X.
A declarao prvia implica em que, se X verdadeiro ento negao de X falsa. A negao de
representada por X (X linha) e referida tambm como COMPLEMENTO de X.
A varivel X conhecida como uma varivel lgica desde que ela s pode assumir um dos dois estados
nomeados: verdadeiro ou falso, 1 ou 0, alta ou baixa, ligada ou desligada, etc.
C
A
(a)
A`
(b)
(c)
Figura 3.3.2
O termo OU representado pelo sinal ( + ) e o conjunto combinado denominado por A+B, i.e., A OU B,
que define uma soma lgica.
3.4 Sinais Conectivos
Os termos E, OU e NEGAO DE so conhecidos como sinais conectivos, desde que eles no
implicam em multiplicao ou adio no sentido aritmtico.
Os sinais conectivos ( . ) e ( + ) podem ser tratados como operaes algbricas enquanto os conjuntos
so considerados como variveis lgicas. Isto caracteriza a lgebra de Boole. Por exemplo os conjuntos
A e A` contm todos os membros do Universo, logo tem-se que:
A+A` = 1
onde o Universo considerado como 1. Por outro lado os conjuntos A e A` no tm nada em comum
(mutuamente exclusivos) o que pode ser representado algebricamente por:
A.A`=
onde (zero) representa o conjunto vazio.
circuitos, mostradas na figura 3.5.1. Cada uma das variveis lgicas e x e y controla o estado da
respectiva ligao. Por exemplo, se x = 1 ento a ligao associada acionada. Se x = 0, o circuito
aberto naquela ligao. A ligao associada comporta-se de maneira similar.
x
y
f
y
(a) f = x . y
(b) f = x +y
Figura 3.5.1
5
A figura 3.5 (a) mostra que o sinal conectivo E, traduz uma operao de ligaes em srie a qual, simula
a funo lgica f = x.y. A funo f ser verdadeira, i.e., igual a 1, se os sinais x e y estiverem presentes
simultaneamente. A ausncia de x ou de y ou de ambos implica em f = 0.
Similarmente, na figura 3.5 (b), o sinal conectivo OU, traduz uma operao de ligaes em paralelo, que
simula a funo lgica f = x+y. Neste caso f ser igual a zero apenas quando ambos os sinais x e y no
estiverem presentes, e ser igual a 1 quando um deles estiver presente.
X = 0 se X 1
0+0 = ( OU ) = 0
0 +1 = ( OU ) = 1
1+1 = (1 OU 1) = 1
0` = (negao de = 1
Basicamente, os postulados definem, muito sucintamente, a influncia das trs operaes bsicas de E,
OU e NEGAO DE, sobre o valor das variveis. Existe uma simetria com relao aos postulados
chamada DUALIDADE, que significa que para toda a proposio a cerca da soma existe uma proposio
anloga para o produto e vice-versa. Em outras palavras qualquer lei da lgebra, vlida para a adio,
tambm valida para a multiplicao.
Assim, se o produto associativo, tambm a soma o , e se a soma comutativa, tambm o o
produto, e assim por diante.
Como resultado desta dualidade os postulados acima foram apresentados nas suas formas duais.
literal (varivel) complementado. Por exemplo, o complemento da expresso x.y`+ x.y.z` (x`+
y).(x`+y`+z).
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
x+x=x
Leis da Tautologia
x.x=x
x+y=y+x
Leis da Comutao
x.y=y.x
(x + y) + z = x + (y + z)
Leis da Associao
(x . y) . z = x . (y . z)
x + (y . z) = (x + y) . (x + z)
Leis da Distributividade
x . (y + z) = (x . y) + (x . z)
x+x.y=x
Leis da Absoro
x . (x + y) = x
x.1=x
Leis do Universo
x+1=1
x.0=0
Leis da Nulidade
x+0=x
x + x`= 1
Leis da Complementao
x . x`= 0
x = y` - y = x`
Lei da Contraposio
x = x``
Lei ta Dupla Negao
x . y + x . y` = x
Leis da Expanso
(x + y) . (x + y`) = x
(x + y)` = x` . y`
Leis de De Morgan
(x . y)` = x` + y`
x + x`. y = x + y
Leis da Reflexo
x . (x` + y) = x . y
x . y + y . z + x` . z = x . y + x`. z
Leis da Tranmisso
(x + y) . (y + z) . (x`+ z) = (x + y) . (x`+ z)
x . y + x`.z = (x + z) . (x`+ y)
Leis da Transposio
(x + y) . (x`+ z) = x .z + x`. y
A Figura 3.7.1., apresenta um dispositivo de seleo de placas de madeira cujas expresses lgicas,
definidoras das aes, foram simplificadas usando os teoremas booleanos. Considerando-se que, as
combinaes de sinais a.b`, a.b, e a`.b definem as placas a serem endereadas para as esteiras 1, 2 e 3,
respectivamente, so obtidas as seguintes expresses lgicas definidoras dos estados dos cilindros A, C
e D.
C0 = a
D0 = a.b`
A0 = c+d+e
C1 = a`.b
D1 = b
A1 = a+b
(a.b.c.d....)` = a`+b`+c`+d`+...
a+b+c+d+... = a`.b`.c`.d`...
Examinando o (L.D.I.) das duas relaes, observa-se que o (L.E.I.) pode ser obtido por:
a. Troca de todos os sinais conectivos (E) por (OU) e vice-versa;
b. Troca de todos os 1`s por 0`s e vice-versa;
c. Complementao independente de cada varivel que aparece no (L.E.I.).
O teorema de Morgan no usado somente para a manipulao e simplificao de funes, de forma
aplicada, usado, tambm, na a construo de circuitos lgicos de uma maneira geral.
8
LADO ESQUERDO
X + X`. Y
0+1.0=0
0+1.1=1
1+0.1=1
1+0.0=1
LADO DIREITO
X+Y
0+0=0
0+1=1
1+1=1
1+0=1
Existem duas variveis envolvidas no teorema e cada uma delas pode possuir apenas dois valores
explcitos: 0 e 1. Por outro lado existem quatro combinaes de valores para o termo x, y. Substituindo
os valores das variveis para os lados esquerdo e direito da igualdade do teorema e aplicando as
proposies expressas para os postulados, os valores das combinaes de cada lado podem ser
determinados.
O teorema vlido se o valor do lado esquerdo corresponder quele do lado direito para cada
combinao de valores das variveis.
Pode-se verificar tambm, com este exemlo que o nmero de combinaes possveis entre as variveis,
que corresponde ao nmero de linhas da tabela igual a 2n , onde n igual ao nmero de variveis
envolvidas (da funo).
Um outro exemplo simples, permite verificar uma aplicao do teorema de Morgan com verificao por
meio da Tabela Verdade. Ou seja, considere a funo dada por:
{f = x + y.z} e seu complemento {f` = (x + y.z)` = x`. (y` + z`)}
A correspondente Tabela Verdade ter ento 23 = 8 linhas.
x
0
0
0
0
1
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
y.z
0
0
0
1
0
0
0
f`
x`
y`
z`
y`+z`
f`
0
0
0
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
1
1
0
1
1
1
1
1
1
0
0
0
0
y
1
T
z
EQUIVALNCIA
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
1
1
x . y`. z
x . y . z`
x.y.z
O aparecimento de 1 em uma ligao provoca a conduo naquele contato particular. Ento, o que se
pode verificar da tabela verdade, que existe sada para as combinaes de x . y`. z ou x . y . z` ou x . y .
z. Todas as demais combinaes de x, y e z falham para produzir uma sada no circuito. Logo a funo
transmisso pode ser escrita como:
T = x.y`.z + x.y.z` + x.y.z
3.9.1
A funo bloqueio B, representa o desaparecimento do sinal de sada. Esta assume o valor lgico se a
sada 0 (no existe). Da primeira linha da tabela verdade da figura pode-se escrever:
B = x.y.z
Com o entendimento de que cada um dos x e y e z tm de se anular para que B seja 1.
Para se obter a expresso completa para B, constri-se a tabela verdade mostrada na figura 3.9.2, e a
expresso completa dada por:
10
X`
Y`
`z
EQUIVALNCIA
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
0
x.y.z
x.y.z`
x.y`.z
x.y`.z`
x`.y.z
3.9.2
T = x.(y+z)
3.9.3
B = x+(y.z)
11
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
y.z Y+z
0
0
0
1
0
0
0
1
0
1
1
1
0
1
1
1
T`
B`
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
1
1
1
0
0
0
0
0
y
1
T
z
x`
B
y`
z`
x
1
D
y
Figura 3.9.3
Com base na discusso prvia comclui-se que: Se uma funo booleana verdadeira, no somente seu
complemento verdadeiro, mas tambm sua dual. Na simplificao de funes de ligao, esta
propriedade da funo dual pode ser usada de acordo com os seguintes passos:
1.
2.
3.
4.
Exemplo 3.9.1.
Simplificar a funo T = (x.w+x.y).(w.y+x).(w.z+x.y)
Comea-se formando a dual da funo:
D = (x+w).(x+y)+(w+y).x+(w+z).(x+y)
12
Cada termo, em ambas as formas, deve conter todas as variveis ou seus complementos. Cada varivel
ou seu complemento s deve aparecer uma vez em cada termo.
Os exemplos seguintes ilustram tais conceitos:
Exemplo 3.10.1
Expressar F = x+y.z na sua FND
A funo F possui trs variveis x, y e z. O LDI da funo contm dois termos x e y.z, nenhum desses
termos preenche os requisitos da forma cannica, desde que no 1 no aparece y e nem z, ou seus
complementos, e no 2 o x ou seu complemento. possvel modificar-se F para a forma desejada por
meio do uso adequado da Lei da Complementao (Teorema 15), dado por:
x + x`= 1 ; x + y`= 1...etc.
Escreve-se ento,
F = x+y.z
= x.(y+y`).(z+z`) + (x+x`).y.z
= x.(y.z+y.z` + y`.z + y`.z`) + x.y.z + x`.y.z
= x.y.z +x.y.z`+ x.y`z + x.y`z` + x.y.z + x`.y.z
13
x`.y`.z
m1
x`.y.z`
m2
x`.y.z
m3
x.y`z`
m4
x.y`.z
m5
x.y.z`
m6
x.y.z
m7
Como se pode verificar, nesta tabela, as combinaes de sinais seguem a sistemtica de formao dos
nmeros binrios.
Como era de se esperar, para uma funo de n variveis, existem 2n possveis minitermos. Neste
exemplo a expresso para F contm somente 5 (cinco) dos possveis 8 (oito) minitermos. Pode-se
escrever ento,
F = m3 + m4 + m5 + m6 + m7
3.10.1
Exemplo 3.10.2
Expressar F = x+y.z na sua FNC
Neste caso utiliza-se a Lei de Complementao (15 Teorema) dada por:
x.x` = 0; y.y` =0; z.z` = 0;....etc.
Juntamente com repetidas aplicaes da Lei da Distributividade (7 Teorema), dado por:
X + y.z = (x + y).(x + z)
Logo,
F = x+y.z = (x+y).(x+z), complementando os termos,
F = (x+y+z.z).(x+y.y`+z), aplicando mais uma vez a Lei da Distributividade, em cada termo, considerando
que (x+y) uma varivel no 1 e (x+z), outra varivel no 2, obtem-se que:
F = (x+y+z).(x+y+z`).(x+y+z). (x+y`+z)
Corta-se o termo repetido, chegando-se a:
F = (x+y+z).(x+y+z`).(x+y`+z)
Que a FNC requerida. Cada termo do LDI chamado de MAXITERMO e denominado Mi . Esta forma
tambm conhecida como Forma Cannica do Maxitermo.
Para uma funo de trs variveis, tem-se oito possveis maxitermos, como mostra a tabela seguinte.
14
x`+y`+z` x`+y`+z
M0
M1
x`+y+z`
M2
x`+y+z
M3
x+y`+z`
M4
x+y`+z
M5
x+y+z`
M6
x+y+z
M7
3.10.2
De modo geral, uma funo F ode ser expressa, em termos de seus minitermos, por:
i = 2n-1
F=
a .m
i
i=0
Onde () o somatrio referente ao sinal conectivo OU entre os termos e o (.) o sinal conectivo E
entre os fatores ai e mi. Os ais so 1s ou 0s. Notar que os minitermos so mutuamente exclusivos. Para
um conjunto de condies das variveis, se mk = 1, ento o resto dos minitermos 0s.
De modo similar, pode-se estabelecer que a mesma funo pode ser expressa em termo de seus
maxitermos por:
i = 2n-1
F=
b .M
i
i=0
A Figura 3.10.1 mostra a listagem dos mini e maxi termos para 2 e 3 e variveis.
15
0
0
1
1
0
1
0
1
m0
m1
m2
m3
M0
M1
M2
M3
(a) 2 variveis
x
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
m0
m1
m2
m3
m4
m5
m6
m7
M0
M1
M2
M3
M4
M5
M6
M7
(b) 3 variveis
Figura 3.10.1. mini e maxi termos para 2 e 3 e variveis
Com este ordenamento, por meio dos subscritos para mi e Mi , pode-se conseguir, de modo simples, a
mudana, de uma forma para outra, sem passar pelos passos intermedirios. O exemplo seguintes
esclarece tal procedimento.
Exemplo 3.10.3
Encontrar m3`, m4` e m7` para um sistema de trs variveis.
m3 = (011) = x`.y.z
m4 = (100) = x.y`.z`
m7 = (111) = x.y.z
Nota-se que os ndices i e j de mi` = Mj sempre somam-se para 7, logo pode-se definir que:
mi` = M7-i ; Mi = m7-i para 3 variveis.
3.10.3
Exemplo 3.10.4
Encontrar M4`, M6`e M14` para um sistema de 4 variveis.
M4 = (0100) = w`+x+y`+z`
M6 = (0110) = w`+x+y+z`
3.10.4
Exemplo 3.10.5
Expressar { F = m3 + m4 + m5 + m6 + m7 }, de um sistema de 3 variveis, na sua forma cannica de
maxitermos.
1 obtem-se F = F`= m0 + m1 + m2
Ento
17
Exemplo 3.11.1
Simplificar a seguinte funo booleana:
F = w`.x.y`+ w`.x.z + w.x`.y` + w.x`z + w`.x.y
3.11.2.1
1
2
3
4
5
6
7
termo
decimal
w`.x.y`.z
w`.x.y`.z`
w`.x.y.z
w.x`.y`.z
w.x`.y`.z`
w.x`.y.z
w`.x.y.z`
0
0
1
1
1
1
0
1
1
1
0
0
0
1
0
0
1
0
0
1
1
1
0
1
1
0
1
0
5
4
7
9
8
11
6
1
2
3
4
5
6
termo
decimal
w`.x.y`
w`.x.z
w`.x.z`
w`.x.y
w.x`.z
w.x`.y`
0
0
0
0
1
1
1
1
1
1
0
0
0
1
0
1
0
1
0
4,5
5,7
4,6
6,7
9,11
8,9
*
*
termo
decimal
w`.x
4,5,6,7
18
3.11.2.2
w`.x.y`.z`
w`.x.y.z
w.x`.y`.z
w.x`.y`.z`
X
X
w.x`.y.z
w`.x.y.z`
X
X
Cada coluna da tabela examinada para uma mltipla ocorrncia de Xs. Se somente um X
encontrado, numa dada coluna, ele ento circunscrito X
e o T.P.I.P associado chamado de
T.P.I.P ESSENCIAL. Isto significa que ele tem que aparecer na forma final da funo simplificada, para
considerar a presena desse minitermo particular.
Neste exemplo todos os termos primitivos so essenciais, tm que aparecer na forma final da funo.
A soma de todos os T.P.I.Ps, junto .................com qualquer outro termo primitivo que pode estar
esquerda na tabela (para conter todos os minitermos) a soluo final.
Neste exemplo so necessrios apenas T.P.I.Ps, logo:
F = w`.x + w.x`.z + w.x`.y`
O prximo exemplo apresenta uma caso mais geral.
Exemplo 3.11.2
Num problema de simplificao a tabela de T.P.I.Ps oi encontrada ,como mostra a figura 3.10. As entradas
na 1 coluna (A a G) representam os T.P.I.Ps que foram encontrados. As entradas da 1 linha representam
os minitermos contidos na funo original f. Os Xs tem seu significado usual. Encontrar a forma ideal para f
em termos de T.P.I.Ps.
C1
A
B
C
D
E
F
G
C2
C3
C4
C5
C6
X
C7
X
C8
X
X
C9
X
X
X
X
X
X
X
X
A vantagem e fora do mtodo est no fato de que ele pode ser computadorizado, visando ao manuseio de
circuitos complexos de qualquer tamanho.
na forma disjuntiva quanto na forma conjuntiva, em termos do nmero de variveis e/ou operaes
lgicas.
O Mapa de Karnaugh caracteriza uma forma de se representar graficamente uma equao Booleana,
permitindo um procedimento de inspeo visual no processo de simplificao.
O Mapa de Karnaugh deve conter um nmero suficiente de linhas e colunas para prover apropriadamente
os pontos de locao ou clulas, para cada uma das 2 n possveis combinaes de valores das n variveis. O
mapa usa o Cdigo de Gray, ou cdigo binrio refletido, para a classificao das linhas e colunas, desde
que, neste sistema binrio de numerao, somente um bit muda a cada vez. O Cdigo de Gray
apresentado no apndice A.
A composio de blocos do mapa, criada pela interseo de linhas e colunas so chamadas de clulas, nas
quais cada minitermo ou maxitermo, de uma equao cannica, disjuntiva ou conjuntiva pode ser
identificado. Ento, o Mapa de Karnaugh uma representao grfica de uma equao totalmente
expandida na sua forma disjuntiva ou conjuntiva, como se verifica na Tabela verdade. Entretanto, o mapa,
em contraste com a Tabela Verdade, exibe os conjuntos bsicos de sinais que permitem que a expresso
mais simples seja lida diretamente.
Os conjuntos bsicos exibidos pelas clulas, contendo entradas, so chamados SUBCUBOS. Mais
especificamente, um subcubo um conjunto de clulas representando toda ou uma parte dos minitermos
ou maxitermos de uma equao booleana, que possui relaes adjacentes. Cada relao ocorre quando
uma ou mais das variveis, definidas nas clulas do subcubo, tm valores constantes.O tamanho do Mapa
de Karnaugh dobra para cada varivel adicionada.
A figura 3.12.1 apresenta a confeco do Mapa de Karnaugh para expresses de 2 a 4 variveis.
No caso de 2 variveis (a), a e b e seus complementos so exibidos em torno de uma tabela que tem 4
clulas, cada clula representa um minitermo. A clula (1) por exemplo, representa a`. b` e a (2) representa
a.b`, etc.
O caso de 3 variveis (b), obtido dobrando-se as colunas de (a). A tabela (b) possui 8 clulas que
representam 8 possveis minitermos, deste caso. A clula (3) representa a`. b . c`, e a clula (4), a . b . c`,
etc.
A tabela (c), para o caso de 4 variveis, obtida dobrando-se as linhas de (b). As clulas (5) e (6)
representam os minitermos a`. b`. c . d e a . b`.c .d, respectivamente.
a`
b` (1)
(2)
b
(a)2 variveis
a
(3)
(4)
c
b
21
(b)3 variveis
a
d
(5)
(6)
b
(c)4 varveis
As extenses das referidas tabelas para o caso de (5) e (6) variveis, devem ser desenvolvidas pelo leitor.
O Mapa de Karnaugh tambm pode ser expresso com um esquema particular de nomeao das clulas, no
entorno da tabela. As variveis so trocadas por 1s e 0s para indicar sua presena ou ausncia
respectivamente. A figura 3.10 mostra os mapas modificados referentes tabela anterior.
No caso de 4 variveis, a coluna classificada por 01, indica o domnio de a`.b, e a linha classificada por 10,
refere-se ao domnio de c.d`.
O minitermo (a.b.c`.d`.e), para o caso de 5 variveis, lido como (11001) e localizado pela coluna (110) e
alinha (01).
Nota-se que quaisquer duas classificaes consecutivas para linhas ou colunas difere apenas de um bit,
caracterizando uma relao adjacente e permitindo portanto, a simplificao da funo.
a
b
0
1
22
a,b
c
00
01
11
10
00
01
11
10
011
010 010
0
1
a,b
c,d
00
01
11
10
a,b,c
000
d,e
001
110 111
101
00
01
11
10
5 variveis
Figura 3.11.5 Mapas de Karnaugh com classificao binria.
Uma funo de ligao pode ser representada neste mapa. Considere por exemplo a funo 3.11.2.1,
F = w`.x.y`.z+ w`.x.y`.z` + w`.x.y.z + w.x`.y`.z+ w.x`.y`.z` + w.x`.y.z + w`.x.y.z`
Os minitermos da funo so identificados como:
(0101), (0100), (0111), (1001), (1000), (1011) e (0110)
Um 1 introduzido no Mapa de Karnaugh, como mostra a figura 3.11, par cada termo da funo. O mapa
completo fornece a representao completa da funo.
23
w,x
y,z
00
01
11
10
00
01
11
10
O processo de simplificao se baseia na formao dos SUBCUBOS que aparecem no mapa quando da
representao de uma funo. Tais SUBCUBOS so considerados como grupos de 2n clulas com relaes
adjacentes para as n variveis.
Duas clulas possuem uma relao de adjacncia se o minitermo ou maxitermo, que representam, diferem
apenas de uma varivel com respeito ao deu complemento.
Exemplo 3.11.3.1 : Representar a expresso Z = a.b+a`.b, por meio do Mapa de Karnaugh.
Esta expresso uma relao de duas variveis e ambos os termos j esto na forma de minitermos. O
mapa dever conter 2 entradas e 22 = 4 clulas, ou seja:
a
b
0
1
Note-se que o 1 foi introduzido nas clulas que descrevem cada minitermo da equao, para qual se deseja
Z = 1.
As duas clulas que contem 1s representam termos que possuem relao adjacente, desde que, smente
o valor de a muda de uma clula para outra. Por essa razo estas duas clulas constituem um subcubo, o
qual pode ser representado por apenas uma nica varivel. Ento a expresso mais simples para Z seria Z =
b. O que pode ser verificado, desde que Z = a.b + a`.b = b.(a+a`) = b.
O prximo exemplo trata do caso de funes com 3 variveis.
24
00
0
01
11
10
Note-se que existem trs possveis subcubos refletidos pelo mapa x`.z , y.z e x.z. Desde que uma dada clula
necessita ser coberta, apenas uma vez, por um subcubo, a expresso mais simples para representar a
funo F = x.y + x`.z.
O subcubo redundante y.z, utilizado quando da necessidade de uma simplificao que justifique a
formao de uma cadeia de subcubos.
obvio que as expresses mais simples so obtidas dos maiores subcubos, desde que, um subcubo de 2
clulas elimina 1 varivel, de 4 clulas elimina 2 variveis, de 8 clulas elimina 3 variveis e assim por
diante.
Os termos representados por esses subcubos so T.P.I.Ps para a expresso disjuntiva e os T.P.I.Ss quando
o Mapa de Karnaugh construdo para a expresso conjuntiva.
Apesar do Mapa de Karnaugh descrever completamente uma equao booleana, em todas as suas formas,
uma razovel dose de prtica requerida para se determinar os subcubos, timos, que levaro as relaes
mnimas. As caractersticas de adjacncia das clulas perifricas so particularmente difceis de reconhecer
em modelos de subcubos.
Tem sido mencionado que o importante na leitura do Mapa de Karnaugh, reconhecer os subcubos timos
que permitem escrever as equaes mnimas. Em muitos casos existem vrias combinas possveis para
formao dos subcubos, que podem levar equaes com o mesmo nmero de literais (variveis ou seus
complementos) e sinais conectivos. Se no vide o prximo exemplo.
Exemplo 3.11.3.3: Simplificar a funo Z = a`.c` + a.d + b.c.d`+ a`.b.c.d + a.b`.c.d`
c,d
a,b
00
01
11
10
00
01
11
10
25
A partir do mapa que descreve completamente a equao, duas expresses mnimas (8 literais) podem ser
escritas:
Z = a`.c`+ c`.d + a`.b + a.c
Z = a`.c`+ c`.d + a.c + b.c
Na prtica, ambas as solues devem ser investigadas, para determinar-se a melhor, em termos de
implementao do hardware.
At o momento as regras para se entrar no mapa tm considerado entradas solues, ou entradas de 1s.
As demais entradas, no mapa, so de dois tipos: entradas opcionais ou sem interesse.
As entradas opcionais so aquelas com -s, que so combinaes de sinais que no levam a ocorrncia de
operaes ou solues para a funo, so aquelas que no definem uma ocorrncia (combinao), ou, se
isso acontecer, o resultado no influi na lgica do sistema.
A entrada opcional (-), pode ser utilizada na simplificao de equaes por meio da complementao dos
subcubos timos. Para exemplificar o uso de entradas opcionais, considere a expresso:
Z = a`.b`.d`+ b`.c`.d` + a`.b.c`.d + a.b.c.d
E as entradas sem interesse a`.b.c.d, a.b.c`.d e a.b`.c.d`
Monta-se o Mapa de Karnaugh, para a equao, incluindo as entradas complementares e sem interesse,
Usa-se as sem interesse, como desejado, para completar o subcubo timo, que leva a soluo
simplificada para Z.
c,d
a,b
00
01
11
10
00
01
11
10
Os mapas de sntese, para circuitos lgicos, geralmente contm muitas entradas soluo 1s ou muitas
entradas complementares 0s. Quando o mapa exibe somente poucas entradas 0s, ele pode fornecer a
soluo complementar. Esta soluo considera todos os 0s em vez dos 1s. A soluo no complementar
obtida por meio da complementao do grupo de expresses relativas 0.
O uso da soluo complementar ilustrado pela considerao da seguinte expresso.
c,d
a,b
00
01
11
10
00
01
11
-1
10
Construindo-se o Mapa de Karnaugh para a funo, a soluo complementar obtida dada por:
Z` = a`.b` + a`.c
Tomando-se o complemento, tem-se que:
Z = (a+b).(a+d`) = a+b.d
Que o resultado da leitura direta do mapa usando as entradas soluo (1s).
Os Mapas de Karnaugh podem tambm ser utilizados para a manipulao de expresses booleanas
conjuntivas. Por exemplo, vamos considerar a seguinte equao na FNC.
Z = (a`+b`+c`+d`).(a`+c`+d).(b+c+d).(a+c+d).(a`+b`+d)
(a)
Neste caso, o termo da soma (a`+b`+c`+d`) entra no mapa numa clula onde os valores das variveis a,b,c e
d so todas zero. Por outro lado, o termo (a`+c`+d), entra nas duas clulas apropriadas, satisfazendo os
valores de a = c = 0 e d = 1. Se os termos remanescentes entram da mesma maneira, o Mapa de Karnaugh
toma a forma mostrada abaixo.
c,d
a,b
00
01
00
01
11
11
10
10
Pela seleo dos trs subcubos pode-se chegar a expresso mais simples na FNC, que lida diretamente do
mapa.
27
Z = (a`+b`+c`).(a+d).(c+d)
(b)
Nota-se que, os termos lidos no mapa, so lidos na forma conjuntiva, exceto que o universo zero, fator
chave na aplicao desta tcnica.
A validade desta aproximao conjuntiva pode ser demonstrada, simplesmente, pelo uso do princpio da
dualidade, mostrando que as formas acima so equivalentes.
Considere a seguinte equao disjuntiva:
Z = a`.b`.c`.d` + a`.c`.d .+b.c.d +a.c.d +a`.b`.d
O Mapa de Karnaugh para esta equao ser idntico ao mapa anterior, para a equao conjuntiva. Ento
pode-se ler diretamente do mapa que:
a`.b`.c`.d` + a`.c`.d .+b.c.d +a.c.d +a`.b`.d = a`.b`.c`+a`.d + c.d
Desde que estas equaes so duais das equaes (a) e (b), por inspeo, estas equaes so equivalentes
e, para cada equao conjuntiva, a relao dual disjuntiva pode ser construda. Isto prova a validade da
aproximao.
28
a. Elemento E
um elemento que produz uma sada de estado 1, apenas se todas as entradas possuem estado 1.
Segue a tabela verdade, smbolos e equao booleana correspondentes.
a
0
0
1
1
b
0
1
0
1
y
0
0
0
1
Y = a.b
Simbologia lgica
a
b
b
29
Tecnologia Eltrica
a
b. Elemento OU
um elemento que produz uma sada de estado 1, caso alguma das entradas possuir o estado 1.
Segue a tabela verdade, smbolos e equao booleana correspondente.
a
0
0
1
1
b
0
1
0
1
y
0
1
1
1
Y = a+b
Simbologia lgica
a
b
b
Tecnologia Pneumtica
y
b
Tecnologia Eltrica
c. Elemento negao de
um elemento que produz uma sada de estado 1, somente quando sua entrada possuir o estado 0.
Trata-se de um elemento unitrio, ou seja, de uma nica entrada. tambm chamado de INVERSOR
Segue a tabela verdade, smbolos e equao booleana correspondentes.
a
0
1
y
1
0
Y = a`
Simbologia lgica
Tecnologia Pneumtica
y
a
Tecnologia Eltrica
d. Elemento INIBIDOR
a
0
0
1
1
b
0
1
0
1
y
0
1
0
0
Y = a`.b
O elemento inibidor difere do elemento negao de devido possuir uma segunda entrada B em vez
de uma alimentao. Este fato o caracteriza como um ELEMENTO PASSIVO, que so aqueles que no
possuem alimentao prpria e, em cujas entradas podem receber sinais de outros elementos,
podendo executar combinao de sinais mais complexas.
32
Simbologia lgica
Tecnologia Pneumtica
y
a
b
Tecnologia Eltrica
e. Elemento MEMRIA
Existem vrias maneiras de se obter memorizao de sinais por meio de dispositivos lgicos, a mais
comum , sem dvida, a utilizao de um elemento bi-estvel, o qual caracteriza um dispositivo de
memria tipo Flip Flop.
Tal elemento possui duas entradas liga (S) e desliga (R) e duas sadas. Se o prtico de alimentao
conectado um sinal constante, ele chamado um elemento ativo, e sua sada transmitida pela
energia da alimentao. Se o prtico de alimentao ligado uma fonte de sinal lgico, ele
chamado de elemento passivo, e sua sada no apenas funo da memria do Flip Flop, mas
tambm do sinal lgico.
Segue a tabela verdade, equao booleana e simbologia para um elemento de memria (S-R) e (J-K).
33
S
1
0
0
0
1
R
0
0
1
0
1
Q
0
1
1
0
0
(S-R)
Qn
1
1
0
0
?
n-1
(J-K)
Qn
1
1
0
0
1
Q = R`(S+S`.Q)
Smbolos lgicos
Trem de pulsos
Tecnologia Pneumtica
Q
Q`
Tecnologia Eltrica
K1
S
K1
O projeto de um sistema lgico deve comear com a seleo e/ou identificao das entradas e com a
descrio completa dos requerimentos de sada. Uma vez que as entradas e sadas so definidas, o
problema pode ser formalmente estabelecido. Com base no conhecimento das entradas e sadas e nas
condies sob as quais as sadas devem reagir com as vrias entradas, a especificao lgica pode ser
formulada.
35
Este um mtodo desenvolvido pela Maxman Power Ltda e aplicado para sistemas regularmente
ativados ou quando a sequencia de operao determinstica por natureza. As restries seguintes
devem ser consideradas para a operao destes sistemas.
a. Deve possuir uma sequencia de operao distinta e conhecida.
b. As entradas devem servir como realimentao para indicar se uma operao foi
completada, ou seja, o incio de cada ao depende da realizao da ao previa.
O mtodo em questo, especfico para o projeto de circuitos lgicos destinados a realizao de
uma dada seqncia de operaes envolvendo atuadores fludicos (cilindros), como ilustra a figura
abaixo.
Partida
Tempo (passos)
Atuadores
1
A
B
C
Partida
1
0
1
0
1
0
A+
C+
AB+
CB-
Para resolver este tipo de problema, com base nos conhecimentos discutidos nos captulos
anteriores, ser necessrio obter as equaes para cada uma das aes requeridas. Para tanto,
constri-se uma extenso do Mapa de Karnaugh e, a partir dela, extraem-se as expresses referidas.
Para fazer corresponder a representao das variveis no Mapa de Karnaugh, deve-se considerar que
um atuador pode ter seus estados estabelecidos de acordo com suas condies de atuao, ou seja,
recuado ou estendido. E, se ele possui dois estados, pode ser considerado como uma varivel lgica.
A representao dos estados possveis para dois cilindros A e B mostrada na figura seguinte, onde
os sensores a0 e a1 indicam os estados de recuado e avanado, respectivamente, para o atuador A e
os sensores b0 e b1 para o atuador B. As quatro clulas constantes do mapa representam todas as
possveis estados para os atuadores A e .
a0
a1
b0
b
2 atuadores
36
Cada atuador adicional, por corresponder uma varivel adicional no mapa original, requer que a
rede seja dobrada e os sensores duplicados segundo uma imagem de espelho
c0
a0
c1
a1
a1
a0
b0
b
3 atuadores
a0
a1
a11
1
a10
0
b0
d0
b1
b1
d1
b0
4 atuadores
e0
e1
c0
a0
c1
a1
a1
c1
a0
a0
c0
a1
a1
a0
b0
d0
b1
b1
d1
b0
5 atuadores
Estes mapas so usados para representar uma seqncia de eventos previamente definida. Como
exemplo podemos considerara seqncia (A+,B+,A-,B-), a qual, inicia com os estados (A- e B-), tendose, portanto, as seguintes condies necessrias.
CONDIO
SENSORES
ATIVADOS
Em repouso
a0 , b0
A+
a1 , b0
37
B+
a1 , b1
A-
a0 , b1
B-
a0 , b0
Nota-se que os estados dos atuadores so representados por meio de letras maisculas indexadas
pelos sinais representativos do avano (+) ou recuo (-), e os sensores por letras minsculas
correspondentes, indexadas pelos dgitos 0 e 1 para o recuo e avano, respectivamente.
Para representar a sequencia prvia, a rede de clulas preparada com os sensores inicialmente
acionados (no estado de repouso da mquina) representados na 1 clula (superior esquerda) por
conveno. Caso o atuador esteja avanado no incio do ciclo, o sensor correspondente deve ser
representado na 1 clula.
a0
b0
b1
.
A+
a1
a0
b0
a1
a0
b0 A+
A+
b1
b1
a1
B+
a0
b0b0A+
b1b B-
a1
B+
A-
A primeira ao A+, a qual condicionada na clula de repouso. Quando o atuador A avana ele
libera a0 e, quando totalmente avanado, ele aciona a1, enquanto o atuador B permanece recuado
(b0 acionado).
Um vetor traado com o sentido da seta indicando a ao de A+ (avano de A), passando da
atuao de a0 e b0 para a atuao de a1 e b0. A prxima ao B+. Neste momento o sensor b0
liberado e o sensor b1 vem a ser acionado. Neste meio tempo o atuador A permanece acionando a1.
Um vetor representativo da ao B+ ento traado, verticalmente, terminando em a 1 e b1 e assim
sucessivamente para os demais passos da seqncia (aes dos atuadores), o que pode ser verificado
nas figuras acima.
Aps o ltimo passo (B-), as condies para o incio de um novo ciclo so novamente atingidas, ou
seja, a0 e b0 e, portanto, A+ poderia ocorrer. Para prevenir o circuito fechado, uma condio inicial
acrescida ao 1 passo (A+), ou seja, quanado o atuador B re-aciona b0, produzindo a0 e b0, o ciclo
inibido at que um sinal de partida esteja presente.
adequado, por meio de um exemplo dado pela seguinte seqncia: A+,B+,C+,B-,A-,C-, iniciando com
os estados A-,B- e C- para os atuadores.
1 Passo: Construir o Mapa de Karnaugh Estendido, representativo da seqncia.
c0
S
a0
b0
b
A+
c1
a1
a1
a0
B+
BC+
A+ = c0.S
B+ =a1
B+ =a1.c0
C+ = b1
C+ = b1
B- = c1
B- = c1
A- = b0
A- = b0.c1
C- = a0
C- = a0
(a)
(b)
Os passos so relacionados de acordo com sua ocorrncia dentro da sequencia. Cada estado (passo)
relacionado com o sinal que justifica sua ocorrncia, por exemplo, para B+, o sinal do lado direito
da igualdade (L.D.I) o a1, desde que representa a condio necessria para o avano de B, ou seja,
B+ s deve ocorrer quando A tiver terminado seu avano.
Do mesmo modo, continua-se entrando com as vaiveis (sinais) no L.D.I, at ser atingido o ltimo
passo. Finalmente considera-se o ltimo estado como condio necessria para o primeiro passo, j
que a sequencia cclica. O sinal S a varivel diferenciadora para um novo ciclo, desde que, apenas
a varivel bsica (c0) seria condio para um novo A+.
domnio de c0, como pode ser verificado no mapa. O 2 passo B+ = a1, por sua vez, necessita de
qualificao, uma vez que possvel localizar os dois estados do atuador B (B+ e B-) sob o domnio
de a1. A qualificao feita pelo acrscimo de uma ou mais variveis diferenciadoras, no caso c0
ou b0. A escolha entre elas depende do que esta acontecendo nesta fase particular. Desde que o
atuador B est avanado, nesta fase, ento no se pode ter certeza dos estados de b 0 e b1 por
enquanto, logo o c0 a varivel (sinal) escolhida.
2 Tambm, deve ser observado, se a qualificao obtida para cada passo (a combinao de sinais
que o define) no ocorre antes do momento que aquele passo deve ocorrer, o que resultaria num
passo indevido, ou seja, aes dos atuadores fora da sequencia desejada. Caso isso ocorra, se faz
necessrio melhor qualificar o passo, em questo, adicionando-se mais uma varivel, neste caso,
apenas como condicionadora para a cronologia correta da sequncia, podendo, inclusive, estar
presente para os dois estados do atuador.
Essa qualificao ser melhor verificada no Exemplo 5.3.1.
Da mesma maneira inspecionam-se as demais relaes com o auxlio do mapa, fazendo-se as
qualificaes, quando necessrio, chegando-se as expresses booleanas finais (b).
A implementao do circuito, partir das expresses encontradas feita de maneira usual, com
simbologia lgica, sendo, posteriormente convertido para a tecnologia desejada.
a0
b0 A+
A+
b1
a1
B+
B+
b0
B-
b1
(a)
a0
A+
a1
a1
B+
X+
a0
A-
X-
B-
(b)
Para diferenciar as aes antes e depois de B+ deve-se intercalar um cilindro hipottico X, o qual
pode assumir dois estados X+ e X-, que so associados com duas variveis x`e x respectivamente.
Este cilindro imaginrio no materializado na implementao final do circuito. Este papel ,
adequadamente, desempenhado por um dispositivo de memria, um flip-flop tipo S-R
Com a introduo deste cilindro imaginrio tem-se caracterizado uma nova varivel para o circuito e
o mapa toma a forma mostrada na figura (b) acima. A seqncia ento modificada para A+,B+,X+,B,A-,X-, com o ponto de partida A-,B-,X-. So ento obtida as expresses booleanas.
40
A+ = x`
A+ = x`S
B+ =a1
B+ =a1.x`
X+ = b1
X+ = b1
B- = x
B- = x
A- = b0
A- = b0.x
X- = a0
X- = a0
(a)Expresses incompletas
(b)Expresses finais
A implementao do circuito lgico e do circuito com tecnologia pneumtica e eltrica e CLP, fica a
cargo do leitor.
O exemplo abaixo apresenta o processo cuja sequncia de funcionamento dada por A+,A-,B+,B,C+,C-. Neste caso, tem-se a situao em que necessria a qualificao adicional referente a
previso de passos indevidos, o que pode ser verificado nos passos B+, para o qual a varivel y`
responsvel pela diferenciao quanto ao seu complemento (B-) e a varivel x que, embora seja
qualificadora tambm de B-, aqui entra como garantia para a no ocorrncia indevida de B+, logo
que X+ ocorresse. Do mesmo modo C+, possui x como qualificao quanto ao seu complemento e y
como garantia quanto a ocorrncia indevida.
y`
c0
S
a0
c1
a1
A+
b0
a1
c1
a0
a0
a1
C-
X+
c0
a1
a0
Y-
x`
b1
b1
Y+
B-
x
b0 B+
XC+
A-
41
A+ = y`
A+ = y`.x`.S
X+ =a1
X+ =a1
A- = x`
A- = x`
B+ = a1
B+ = a0 .y`.x
Y+ = b1
Y+ = b1
B- = y
B- = y
C+ = b0
C+ = b0.x. y
X- = c1
X- = c1
C- = x`
C- = x`
Y- = c0
Y- = c0.x`
a0
A+
b0
b
a1
b0
B+
a0
a1
(A+,B)
B+
+
b1
(a)
(b)
O mapa (a) mostra a rede para os movimentos individuais dos atuadores e o (b) os de ambos, sendo
introduzidos pontos nas clulas correspondentes, para indicar o movimento de cada um, assumindo
que o outro no mudou seu estado.
As clulas pontuadas devem aparecer vazias, mas, se existir uma grande diferena com relao ao
tamanho dos atuadores, o de menor tamanho pode completar seu avano antes do de maior
tamanho ter se movido. Uma condio similar pode ocorrer caso um dos atuadores apresente falha
na sua operao, imediatamente, portanto, assumido que a rede pode no entrar naquelas clulas
pontuadas.
Continuando o mapa.
x`
a0
x
a1 42a1
a0
S
b0
(A+,B+)
b1
XBX+
A-
A memria introduzida para assegurar que o passo A- no ocorra antes de (A+,B+) ter sido
completado.
So extradas as expresses booleanas.
A+,B+ = x`.S
Como a primeira varivel considerada para a expresso a prova da ocorrncia da ao prvia,
ento, neste caso A+ e B+ devem ser provados para que se tenha X+
X+ = a1.b1
A- = x
B- = a0.x
X- = b0
Desde que as clulas pontuadas devem ser estados impossveis, considerando as condies normais
da sequencia, o problema pode ser ignorado tornando-se:
Continuando o mapa.
S
a0
(A+,B+)
b0
b1
A+B+ = S.b1
a1
A- = a1.b1
B- = a0.b1
B-
A-
Resumindo, quando ocorre um movimento mltiplo, a finalizao de cada passo individual deve ser
provada para o prximo passo.
A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a
cargo do leitor.
43
So s vezes necessrias para aes que ocorrem durante o avano de um dado atuador. Em alguns
casos as paradas de um atuador no esto definidas apenas para as posies extremas do seu curso.
Para se obter a parada de um atuador em posies intermedirias de seu avano, uma vlvula de 3
posies, centrada por mola, deve ser usada pois, neste caso, quando da ausncia de sinais de
acionamento, a vlvula deve bloquear o atuador.
So possveis duas solues para esta aplicao:
Sem o uso de sensores intermedirios
Sequncia A+ (iniciado), B+,C+,,A+(finalizado),B-,A-,CS
a0.a1`
a0`.a1` a0`.a1
A+
b0
B+
c0
b1
C+
b1
c1
A+
b0
B-
CA-
A+(i) = c0.a0 S
B+ = a0`.a1`
C+ = b1
A+(f) = c1
B- = a0`.a1
A- = b0.c1
C- = a0. a1`
A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a
cargo do leitor.
Usando sensores intermedirios
Sequencia: A+,B+ at b1,C+,B+ at b2,C-,B+ at b3,A-, B- at b0
A soluo deve ser obtida sem o uso da memria para o cilindro B.
44
b0
c0
b2
a1
b10
3
B-
a0 A+
a1
c1
b1
B+(3)
C+
B+(1)
AC-
B+(2)
a0
A+ = b0.S
B+(1) = a1.c0.b1`
C+ = b1.a1
B+(2) = c1.b2`
C- = b2
B+(3) = c0.b2.a1
A-= b3
B- = a0
A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a
cargo do leitor.
Circuitos ramificados
Certas seqncia incluem ciclos internos, condicionados, de modo similar ao estabelecimento de IFs
em programao digital. Uma pequena seo da seqncia repetida at que certas condies
sejam satisfeitas. Ento, e somente ento, o loop quebrado e o sistema segue o restante da
seqncia principal.
Estas seqncia produzem uma rede com ciclos internos e com uma raiz comum. Esta a nica
exceo para a regra de se usar uma clula somente uma vez durante uma dada seqncia.
45
A+
B+
e`
C+
D+
e`
CDe
ABSegue o Mapa de Karnaugh
c0
b0
a0
A+
d0
b1 B-
a1
a11
1
a10
0
B+
e
A-
b1
d1
c1
C+
D+
e`
DC-
b0
A+ = b0.S
B+ = a1
C+ = b1.d0.e`
D+ = c1.
C- = d1
D- = c0
A-= d0.b1.e
B- = a0
A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a
cargo do leitor.
46
Apndice A
Sistema Binrio
Os nmeros podem ser representados de vrias maneiras, por exemplo, o nmero 5.213 no sistema
decimal escrito da seguinte forma:
(5.213)10 = 3x100 + 1x101 + 2x102 + 5x103
Tal sistema dito basear-se em um fator de multiplicao ou radical de 10. Sendo o mais utilizado, o
sistema decimal faz uso de dez dgitos, nomeadamente, 0,1,2,3,4,5,6,7,8,9.
A forma generalizada para um nmero N de radical r dada por:
N = ...+a2r2 + a1r1+ a0r0 + a-1r-1 + a-2r-2 + ...
O n de dgitos usados so de 0 at r-1.
Considerando r = 2, os dgitos usados so 0 e 1. O sistema de nmeros neste caso conhecido como
BINRIO. Um nmero tal como (1011001)2 escrito como:
(1011001)2 = 1x20 + 0x21 + 0x22 + 1x23 + 1x24 + 0x25 + 1x26 = (89)10
A tabela A.1 mostra os nmeros decimais e seus equivalentes binrios.
24
23
22
21
20
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
Binrio
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
Tabela A.1
Nota-se que o ltimo bit na tabela alterna seu valor toda vez que se desce na tabela. O segundo ltimo bit,
repete-se duas vezes para cada alternncia. O terceiro repete-se quatro vezes e assim por diante,
47
correspondendo a 2n vezes Esta propriedade no somente permite a construo de tabelas, de modo mais
fcil e rpido, como tambm utilizada na construo de contadores binrios.
O ponto (.) usado em um sistema de nmeros de qualquer radical, para distinguir a parte fracionria do
nmero, por exemplo, (.688), escrito como:
(.688)10 = 6x10-1 + 8x10-2 + 8x10-3
(a) O nmero sucessivamente dividido por 2 e o resto introduzido numa linha abaixo, como mostra a
tabela A.2.
Tem que ser
zero
11
22
44
(89)10
resto
Tabela A.2
Logo, (89)10 = (1011001)2
(b) O nmero sucessivamente multiplicado por 2 e o que ultrapassa introduzido numa linha abaixo,
como mostra a tabela A.3.
Tem que ser
zero
(11/16)10
3/8
3/4
1/2
ultrapassa
.1
Quase zero
(.688)10
.376
.752
.504
.008
.1
(.688)10 ~= (.1011)2
49