Relatrio Parcial de Iniciao Cientfica e Sumrio Tcnico

Bolsa PIC Modalidade RUSP Ciclo 2015/2016

PEA-LEP (Laboratrio de Eletrnica de Potncia)

Conversor CA-CC para Mxima Extrao de Potncia de um Gerador Movido por

Ondas do Mar

Aluno Bolsista: Brando Pascuineli de Morais (NUSP-7547969)

Professor Orientador: Loureno Matakas Junior

So Paulo, 1 de fevereiro de 2016

Sumrio
1.Introduo ........................................................................................................................... 4
2. Estrutura geral da placa inversora ..................................................................................... 5
2.1 Funcionamento geral da placa ................................................................................. 5
2.2 Isolamento Galvnico ................................................................................................ 7
2.3 Inversor trifsico e Lgica acionamento ................................................................. 9
3. Ensaios ............................................................................................................................. 12
3.1 Testes do acoplador ptico .................................................................................... 12
3.2 Testes estticos........................................................................................................ 12
3.2.1 Verificao de chaveamento ................................................................................ 12
3.2.2 Queda de tenso nos transistores e chaves ..................................................... 13
3.2.3 Verificao dos diodos ......................................................................................... 14
3.3 Ensaios com modulao por largura de pulso (PWM) ........................................ 15
4. Concluses ....................................................................................................................... 23
Anexo A Aprendizados da teoria de inversores e modulao de onda por largura de pulso.
.............................................................................................................................................. 24
Anexo B: Detalhes de programao e hardware do microcontrolador STM32F4. ............. 28
Bibliografia ............................................................................................................................... 30

Figura 1: Diagrama de blocos da placa..................................................................................... 5

Figura 2: Esquema eltrico da placa inversora. ....................................................................... 6
Figura 3: Esquema eltrico simplificado do optoacoplador HCPL-2200. ................................. 7
Figura 4: Tabela com as condies recomendas do optoacoplador HCPL-2200. [5] .............. 8
Figura 5: Tabela da verdade do optoacoplador HCPL-2200. [5] .............................................. 8
Figura 6: Esquema eltrico do optoacoplador HCPL-2200. [5] ................................................ 8
Figura 7: esquema eltrico do isolamento galvnico e enumerao dos acopladores pticos.
.................................................................................................................................................... 9
Figura 8: Diagrama de bloco da Ponte H. [6] ............................................................................ 9
Figura 9: Esquema eltrico do inversor de quatro braos. [6] ................................................ 10
Figura 10: Encapsulamento do LM6203. [6] ........................................................................... 11
Figura 11: Funes dos pinos. [6] ........................................................................................... 11
Figura 12: Caractersticas eltricas e trmicas do LM6203. [6] ............................................. 12
Figura 13: Esquema eltrico do teste 3.2.2. ........................................................................... 14
Figura 14: Esquema eltrico dos ensaios dos diodos. ........................................................... 15
Figura 15: Diagrama lgico do CD4050. [8] ............................................................................ 16
Figura 16: Esquema eltrico do ensaio com modulao PWM. ............................................. 17
Figura 17: Sinais PWM de entrada EA (amarelo) e EB (azul). ............................................... 18
Figura 18: Sinal de sada no conversor trifsico VA-VB para um ciclo de 60Hz e frequncia
de chaveamento de 3600Hz.................................................................................................... 18
Figura 19: Tenso no resistor de carga e trem de pulsos modulados de sada. ................... 19
Figura 20: Sinal de tenso sobre a resistor de carga. ............................................................ 20
Figura 21: Tenso no resistor de carga e trem de pulsos modulados de sada. ................... 21
Figura 22: Esquema eltrico da simulao no PSIM. ............................................................. 22
Figura 23: Anlise de Fourier do sinal VAB da simulao da Figura 21. ............................... 22
Figura 24: Anlise de Fourier do sinal VAB mostrado na Figura 17 feita pelo programa
MATLAB. .................................................................................................................................. 23
Figura A 1: Inversor autocomutado monofsico, tipo de tenso. [2] ...................................... 24
Figura A 2: Sinal de sada v_ce estado de S1. [2] .................................................................. 24
Figura A 3: Modulador com Portadora triangular - formas de onda de V_ref, v_c e onda
triangular. [2] ............................................................................................................................ 25
Figura A 4: Espectro da tenso v_c com modulao com portadora triangular. [3] .............. 26
Figura A 5: Filtro de corrente. [3] ............................................................................................. 27
Figura B 1: Digrama de blocos do STM32F4. [7] .................................................................... 29
Tabela 1: Valores de tenso e corrente medidos nos transistores. ....................................... 13
Tabela 2: Valores de tenso e corrente medidos nos diodos. ............................................... 15

1.Introduo
Aqui se explica quais so os objetivos do
projeto, bem como suas aplicaes e uma viso
do que foi feito at esta etapa
Uma alternativa de gerao de energia eltrica atravs de ondas do mar a
utilizao de um gerador linear preso verticalmente a um boia. As tenses geradas por esse
mtodo possuem amplitude e frequncia variveis de acordo a mar. Devido a essa
caracterstica, para que haja alta eficincia no processo, precisa-se de um conversor CA-CC
capaz de extrair a mxima potncia do gerador, ou seja, extrair o mximo de corrente da
mquina em fase com as tenses correspondentes. A proposta do trabalhado justamente
projetar um retificador trifsico controlado com tal caracterstica.
Para a incluso de alunos de iniciao cientfica ao projeto, realizou-se um estudo
detalhado sobre [1] um conversor trifsico de baixa tenso produzido anteriormente por
outros alunos do LEP. O entendimento da placa calcou-se no funcionamento de cada
elemento, como circuitos integrados, capacitores e outros componentes, e a realizao de
testes, estticos e com modulao PWM.
Neste relatrio pretende-se documentar os detalhes do funcionamento da placa
inversora e os resultados dos ensaios realizados. A primeira parte deste projeto de IC, que
envolve o aprendizado dos princpios bsicos de eletrnica de potncia foi realizada em
conjunto com a aluna de IC Luciana da Costa Marques do LEP.
A fim de explicar o que foi feito at o exato momento, apresenta-se no captulo 2 a
descrio geral da placa inversora, subdivida em trs partes (isolamento galvnico, inversor
trifsico e lgica de acionamento e funcionamento geral da placa), no captulo 3, ser feita a
Descrio dos ensaios feitos com a placa inversora para fins de aprendizado. Por fim, no
captulo, discorrer sobre as concluses desse estudo e quais paos sero dados para
prxima parte do projeto.

2. Estrutura geral da placa inversora

Aqui se explica a estrutura bsica da placa
descrevendo o funcionamento de seus blocos
constituintes.

2.1 Funcionamento geral da placa

O diagrama de blocos da placa mostrado na Figura 1. Ela dividida em 3 blocos
funcionais: i) isolao galvnica, ii) Lgica de acionamento e iii) inversor trifsico de quatro
braos. O primeiro responsvel pela proteo do circuito, isolando eletricamente o lado de
baixa potncia (sinais digitais de comando), do lado de alta potncia. O segundo realiza o
controle de acionamento da ponte H do inversor, garantindo que os transistores de um
mesmo brao da ponte recebam sinais lgicos complementares, alm de conter a funo de
enable para habilitar ou desabilitar o funcionamento do inversor e por fim tambm fornece
um deadtime, tempo morto entre os acionamentos dos transistores do inversor para evitar
curtos-circuitos indesejados. Um detalhamento do funcionamento e uma descrio mais
detalhada dos blocos ser feita nos prximos sub-tpicos.

Figura 1: Diagrama de blocos da placa.

Figura 2: Esquema eltrico da placa inversora.

A Figura 2 apresenta os componentes eltricos da placa inversora, que so

capacitores de desacoplamento, capacitores de speed-up, quatro optoacopladores,
HPCL2200 e duas pontes H, LM6203. A figura tambm indica as duas alimentaes da
placa: i) optoacoplador (VCC2 e GND2) e ii) LM6203 (VCC1 e GND1). So apresentadas
tambm as cinco entradas (E1, E2, E3, EN e Enable) e os quatro pinos de sada (A, B, C e
N). Junto com as entradas, h tambm entrada para referncia de terra (GND3) e outro
terra junto aos pinos de sada da placa (GND4). Os pinos GND1, GND2 e GND3 esto
interligados na placa, mas no devem ser trocados entre si.
.

2.2 Isolamento Galvnico

Isolao galvnica um princpio de separao eltrica entre as partes de sistemas
eltricos para evitar fluxos de corrente de uma seo a outra que possam danificar os
circuitos envolvidos e/ou possveis choques eltricos aos operadores. Essa isolao foi feita
na placa atravs do optoacoplador HCPL-2200, no qual a troca de informao entre as
sees da placa feita por radiao ptica. O diagrama eltrico do CI HPCL-2200
apresentado na figura 3.
As sees eltricas que precisam ser isoladas na placa so divididas em duas. A
primeira a parte digital que contm as entradas EA: EN, sinais de controle de acionamento
dos transistores da ponte H, En, sinal de referncia do quarto brao do inversor, e ENABLE,
usado para inibir/habilitar a operao do inversor. A segunda seo a de potncia na qual
alimentao do LM6203 pode variar de 12V a 40V.

Figura 3: Esquema eltrico simplificado do optoacoplador HCPL-2200.

.

O Optoacoplador um componente eletrnico bastante utilizado em estruturas onde

se deseja um isolamento total de sinal entre a entrada e a sada. Em diversas aplicaes o
terra da entrada no o mesmo terra da sada. Dai a necessidade de uso de
optoacopladores.
O optoacoplador mostrado na Figura 3. Verifica-se a presena do diodo emissor
de luz (pinos 2 e 3) e um fotodetector integrado de alto ganho (entre pinos 7e 6). Assim, por
exemplo, o circuito de entrada poderia ter o terra no pino 3 do circuito integrado e o circuito
de sada teria o terra no pino 5, com isolamento total entre a seo digital e seo de
potncia.
As condies de operao recomendas pelo fabricante so mostradas na Figura 4.
feita uma ressalva para a corrente mnima de entrada (1,6mA), pois ela vai exigir que haja
uma tenso de entrada mnima de 3,52 V devido utilizao de uma resistncia de 2,2 k
no circuito de speed-up, detalhado em 2.2.2. A entrada Enable da placa ligado ao pino 6
do acoplador. Esse enable possui lgica negativa, ou seja, ativa para um sinal lgico
baixo. A tabela verdade do circuito integrado e o circuito esquemtico so mostrados nas
Figura 5. e 6. , respectivamente.

Figura 4: Tabela com as condies recomendas do optoacoplador HCPL-2200. [5]

Figura 5: Tabela da verdade do optoacoplador HCPL-2200. [5]

Figura 6: Esquema eltrico do optoacoplador HCPL-2200. [5]

Conforme o data-sheet do CI HCPL-2200, era necessrio que fossem adicionados

capacitores do tipo speed-up para diminuir o tempo de atraso na borda do sinal de uma
onda quadrada.
Da mesma forma que os capacitores speed-up, tambm foram adicionados
capacitores de desacoplamento por recomendao no data-sheet. Eles foram conectados
aos terminais de alimentao do CI, prximos ao componente. A Figura 7 apresenta o
esquema de todos os componentes que formam o isolamento galvnico.

Figura 7: esquema eltrico do isolamento galvnico e enumerao dos acopladores pticos.

2.3 Inversor trifsico e Lgica acionamento

O principal componente da placa o CI inversor L6203. Nele est contido o inversor
trifsico a quatro braos e o circuito de acionamento, como mostrado na Figura 8. o seu
diagrama de blocos.
Na placa foram utilizados dois deles, cada um tem duas pontes H completas, sendo
cada uma responsvel pela implementao de duas fases do conversor (A+B e C+N).

Figura 8: Diagrama de bloco da Ponte H. [6]

2.3.1 Inversor trifsico de quatro braos

A Figura 9 apresenta um conversor trifsico a 4 fios que permite sua conexo a
sistema trifsicos com neutro. Cada brao controlado por um sinal de entrada
correspondente, nos quais os transistores S1 e S2 correspondem ao sinal Ea, S3 e S4 ao
Eb e assim por diante.
A fonte de alimentao da ponte no simtrica, por isso h a necessidade de um
circuito charge pump, mostrado na Figura 8. Sua funo garantir que a tenso entre o

gate e o source do S1, por exemplo, seja tal que o transistor entre em saturao e seja
acionado. Infelizmente, o data-sheet do LM6203 trata esse circuito charge pump apenas
como um bloco funcional e no esclarece seu funcionamento.

Figura 9: Esquema eltrico do inversor de quatro braos. [6]

2.3.2 Lgica de acionamento

A lgica de acionamento da placa foi feita por portas lgicas digitais contidas dentro
do L6203 e o sinal de entrada Enable. Com essa lgica, garantido que as chaves de um
mesmo brao do inversor recebam sinais lgicos contrrios, assim quando um transistor for
acionado o outro estar cortado. A lgica de habilitao do Enable positiva. Esse sinal
transmitido aos dois CI L6203 pelo opto 5(Figura 7). H tambm um controle de
temperatura Thermal Shutdown que desabilita o CI quando superaquecido. Para proteger
o dispositivo contra a conduo simultnea em ambos os ramos da ponte, curto circuito, a
lgica de controle do circuito integrado fornece um deadtime (tempo morto) fixo de 100 ms.
Como esse dead time feito tambm no esclarecido pelo fabricante.

2.3.3 CI L6203- detalhes

As Figuras 10, 11 e 12 mostram caratersticas mais detalhadas no CI L6203, como
encapsulamento, pinagem e caractersticas eltricas e trmicas gerais.

Figura 10: Encapsulamento do LM6203. [6]

Figura 11: Funes dos pinos. [6]

Figura 12: Caractersticas eltricas e trmicas do LM6203. [6]

3. Ensaios
Mostram-se os resultados obtidos com
os ensaios e discute-se os dados dentro
da proposta do projeto.
A realizao de ensaios justifica-se para verificar o funcionamento da placa dentro
das condies previstas assim como a consolidao do aprendizado dos princpios bsicos
da eletrnica de potncia pelos alunos de iniciao cientfica. Estes ensaios podem ser
divididos nas seguintes categorias: i) ensaio do acoplador ptico; ii) Testes estticos e iii)
Ensaios com modulao por largura de pulso (PWM).

3.1 Testes do acoplador ptico

Os testes referentes ao acoplador ptico foram a verificao de seu funcionamento e
os seus tempos de atraso. Para tais testes, foi escolhido como sinal de entrada uma onda
quadrada de 1kHz, 5 Vpp e 2,5 V de offset, assim era garantido uma corrente de entrada
maior
que
1.6
mA,
como
explicado
no
item
2.2.1.
Os quatros HCPL-2200 funcionaram perfeitamente e apresentaram um tempo de
atraso de mdia de 0,920 us durante o tempo de subida e 0,15 us de descida.

3.2 Testes estticos

Esses testes foram feitos com tenses e sinais contnuos em prol da apurao do
funcionamento e eficincia dos transistores e diodos da ponte H.

3.2.1 Verificao de chaveamento

Era preciso conferir o comportamento dos transistores durante a saturao, se sua
atuao como uma chave era pertinente ao funcionamento da ponte. Esse teste tambm
deveria verificar a atuao completa dos transistores de um mesmo brao, enquanto um
conduzia o outro deveria estar em aberto.
Para isso, foi aplicado um sinal contnuo de 5V ou 0V em cada entrada (EA:EN),
alimentando o CI LM60203 com 20V. Caso o sinal de entrada fosse de 5V, a chave a ser
fechada deveria ser a superior, logo a tenso medida entre a sada (A, B, C, ou N) e a

referncia VCC1 deveria ser 20V. Se o sinal de entrada fosse 0V, a sada tambm deveria
ser 0V. Ou seja, a ponte deveria funcionar como explicado em 2.3.1.
Todos os transistores das duas pontes apresentaram bom funcionamento.

3.2.2 Queda de tenso nos transistores e chaves

Os transistores usados pelo fabricante do CI LM60203 so do tipo MOS, por isso,
durante sua atuao como uma chave fechada, h uma queda de tenso que pode ser
modelada como uma resistncia hmica.
Assim, para levantar a caracterstica aproximada dessa resistncia dos transistores,
precisou-se medir a queda de tenso na chave e a corrente que circula por ela. Para isso,
precisou-se de uma fonte de tenso contnua varivel e uma resistncia. Essa montagem
mostrada na Figura 13. Para este ensaio mediu-se a resistncia de Q1, aplicando sinal de
entrada correspondente com nvel lgico alto. Como a tenso mnima recomendada pelo
fabricante 12V, corrente muito baixas apresentaram dificuldades para serem ensaiadas foi
preciso tambm variar a tenso de alimentao entre 12 a 30V, alm de variar a resistncia
(foram usadas resistncias de 5,10,25 e 33 ). A Tabela 1 mostra os pares de tenso e
corrente obtidos nesses testes. A medio de corrente foi feita de forma indireta, atravs da
tenso no resistor utilizado. O valor mdio da resistncia encontrada foi de 0,326 , com
desvio padro de 0,0395.

Tabela 1: Valores de tenso e corrente medidos nos transistores.

Corrente na chave (A)

V1- Tenso na chave (mV)

Resistncia de
conduo ()

0,370

162,0

0,437

0,667

176,8

0,265

0,554

228,1

0,411\

1,033

307,5

0,297

1,187

329,5

0,277

0,840

332,6

0,395

1,300

348,5

0,268

1,658

427,8

0,258

Figura 13: Esquema eltrico do teste 3.2.2.

3.2.3 Verificao dos diodos

Para esse teste, nenhuma alimentao da placa foi ligada, apenas foi utilizado um
gerador de tenso e uma resistncia shunt de 5 , ilustrado na Figura 14 para obter um par
de tenso e corrente no diodo. Desse modo, foi possvel levantar a curva caracterstica do
diodo e verificar seu funcionamento. Tais medies foram muito difceis de serem feitas pois
a tenso de conduo muito tnue para a preciso dos geradores utilizados, porm para o
objetivo do estudo foram suficientes. Com os valores coletados possvel mensurar a
queda de tenso nos diodos durante o funcionamento da placa podem variar em torno de
0,6V a 0,9V.
A tabela 2 mostra valores tenso e correntes medidos do diodo, sendo a primeira
medida feita de maneira direta por um voltmetro e a segunda atravs da queda de tenso
sobre o resistor do circuito.

Figura 14: Esquema eltrico dos ensaios dos diodos.

.
Tabela 2: Valores de tenso e corrente medidos nos diodos.

Tenso direta no diodo (V)

Corrente no diodo (A)

0,591

0,0056

0,664

0,0648

0,69

0,074

0,76

0,3

0,801

0,508

0,818

0,608

0,835

0,73

0,866

0,9

0,89

0,941

1,38

3.3 Ensaios com modulao por largura de pulso (PWM)

Para esse ensaio de modulao por largura de pulso (PWM) foi utilizado um
programa feito pelo aluno de mestrado do LEP, Felipe Yoshimatsu Abe, para ser executado
no microcontrolador STMF432 [7].

3.3.1 Circuito amplificador

Devido a restrio de tenso de sada do microcontrolador de 3,3V mximo,
segundo o seu manual, inseriu-se um circuito amplificador atravs do CI CD4050(Figura 15)
para elevar a tenso de entrada do optoacoplador para 5V e garantir que a corrente de
entrada seja maior que 1.6mA.

Figura 15: Diagrama lgico do CD4050. [8]

3.3.2 Ensaio em aberto

O objetivo desse ensaio foi observar a modulao PWM na placa inversora. Com
sinais digitais da modulao sendo gerados pelo ARM, foi verificado que a modulao
ocorreu de maneira satisfatria. Como em geral, o trem de pulsos gerado por essa
modulao precisa ter um valor mdio nulo, ou seja, os nveis de tenso devem ser +V ou V, por isso, para esse ensaio, a tenso de sada foi medida entre dois braos da Ponte H, a
tenso VAB, como ilustrado na Figura 16.Para o brao A atuar de forma complementar de
B, utilizamos uma sada complementar prpria do microcontrolador do sinal PWM para
acionar o brao B da Ponte. A Figura 17 mostra os dois sinais complementares nas
entradas EA e EB do optoacoplador.Por fim, os trens de pulsos gerados podem ser
observados na Figura 18.

Figura 16: Esquema eltrico do ensaio com modulao PWM.

Figura 17: Sinais PWM de entrada EA (amarelo) e EB (azul).

Figura 18: Sinal de sada no conversor trifsico VA-VB para um ciclo de 60Hz e frequncia de chaveamento de
3600Hz.

3.3.3 Ensaio com filtro de corrente

A teoria prev que sinal de sada composto de um senoide idntica a referncia e
a soma de harmnicos que se situam nas proximidades dos mltiplos da frequncia de
chaveamento. Para comprovar isso, foi adicionado um filtro de corrente, RL srie com
resistor de 2,2 e indutor de 143 mH, para que pudesse ser visto na prtica uma corrente
senoidal com os componentes de alta frequncia atenuados. A corrente foi obtida
indiretamente atravs da tenso medida sobre o resistor da carga, pois sua tenso e
corrente so instantaneamente proporcionais. Essa corrente mostrada nas Figuras 19 e
20. Na Figura 21, aumentou-se a escala de tempo do osciloscpio para apontar o
comportamento de carga e descarga exponencial do circuito de carga RL em concordncia
com o sinal PWM.

Figura 19: Tenso no resistor de carga e trem de pulsos modulados de sada.

Figura 20: Sinal de tenso sobre a resistor de carga.

Figura 21: Tenso no resistor de carga e trem de pulsos modulados de sada.

Para se obter uma anlise mais precisa do processo de modulao, coletou-se o

sinal de tenso de VAB na montagem da Figura 16 sendo submetido a uma anlise de
Fourier no programa MATLAB, cujos os resultados so apresentados na Figura 24. Para
que houvesse um parmetro de comparao, simulou-se essa mesma modulao no
programa PSIM, como mostra a Figura 22. Para essa simulao adotou-se um sinal de
referncia uma senoide de valor de pico de 4,39 V e frequncia 60Hz, j para sinal da
portadora triangular, adotou-se 44Vpp e frequncia 3600Hz, por fim, para tenso de
alimentao VCC1 utilizou-se 22V.A Figura 23 mostra a anlise de Fourier da simulao.
Comparando-se a Figura 23 e 24, observa-se a concordncia das raias espectrais em
relao as frequncias e amplitudes. Nas duas figuras possvel destacar uma raia
significativa no 60 Hz associada a senoide de referncia e raias em 3600Hz e seus
mltiplos referentes ao sinal da portadora. Com esses resultados, concluiu-se que o modelo
adotado nas simulaes descreve bem o inversor real.

Figura 22: Esquema eltrico da simulao no PSIM.

Figura 23: Anlise de Fourier do sinal VAB da simulao da Figura 21.

Figura 24: Anlise de Fourier do sinal VAB mostrado na Figura 17 feita pelo programa MATLAB.

4. Concluses
Uma avaliao do que foi feito nos seis
primeiros meses de trabalho, explicando como
os resultados obtidos se encaixam na prxima
etapa do projeto.
Conclui-se que a placa inversora usada funciona conforme o esperado. As quedas
de tenses verificadas nas chaves e diodos no interferem significativamente na
modelagem da placar inversora como uma ponte H completa ideal, mostrado na Figura 22 .
O seu estudo foi til no aprendizado da teoria de inversores e elementos de eletrnica. Essa
base terica auxiliar na segunda parte do projeto, confeccionar um conversor CA-CC
capaz de extrair a mxima potncia do gerador de ondas do mar.

Anexo A Aprendizados da teoria de inversores e

modulao de onda por largura de pulso.
A.1 Conversor CA-CC (inversor) monofsico.
A figura A1 mostra o circuito de um conversor CA-CC monofsico do tipo de tenso,
tambm conhecido como inversor. As chaves S1 e S2 operam de modo complementar, ou
seja, quando uma abre a outra fecha. Essas chaves devem ser auto comutadas, devem ser
controladas por uma lgica de acionamento independente da carga do circuito. A forma de
onda da sada ser um trem de pulsos retangulares com a tenso assumindo dois
patamares, . A durao de cada nvel de tenso determinada pela durao do estado
das chaves, como mostra a figura A2. No h necessidade dos grficos de estados de S1 e
S2 pois so complementares.

Figura A 1: Inversor autocomutado monofsico, tipo de tenso. [2]

Figura A 2: Sinal de sada v_ce estado de S1. [2]

A2. Modulao em largura de pulso

Devido a impossibilidade de se obterem valores instantneos intermedirios a
,para obter-se um sinal arbitrrio (t) deve-se variar a largura dos pulsos do sinal de
sada de tal forma que a mdia local seja igual do sinal arbitrrio num perodo T. Esse
sinal modulado em largura de pulso pode ser obtido pelo mtodo da portadora triangular. O
sinal (t) comparado ao uma onda triangular de amplitude , caso o primeiro seja
maior, a S1 fechada e S2 aberta, caso seja menor, o contrrio.

Usando como exemplo um (t) como uma senoide de valor de pico e 100V e
frequncia de 60Hz e o valor das tenses de 100V tambm. Deseja-se que a mdia local
de seja igual de (t) em perodo =

ou seja =0,83333 ms. A Figura A3 mostra

essa onda modulada. possvel perceber visualmente a variao da largura do pulso com
os valores instantneos da senoide de referncia, na proximidade das passagens por zero,
a largura dos pulsos aproxima-se do zero, assim como prximo ao valor de pico,
permanece todo tempo em .

Figura A 3: Modulador com Portadora triangular - formas de onda de , e onda triangular. [2]

Realizando anlise de Fourier em , percebe-se que o sinal composto por uma

senoide idntica a de referncia e por uma soma de senoides com frequncias localizadas
nas vizinhanas dos mltiplos da frequncia da portadora triangular. Adotando W como a
frequncia de e Ws como a da portadora, pode-se ver o espectro de na Figura A4.

Figura A 4: Espectro da tenso v_c com modulao com portadora triangular. [3]

A presena dos grupos de harmnicas nos mltiplos da frequncia chaveamento,

impe que a frequncia de chaveamento seja bem maior que a da referncia para se evitar
que as raias das harmnicas venham a se sobrepor prpria frequncia de referncia.
A Figura A4 mostra que possvel filtrar esse sinal com um filtro passa baixa para
que se possa ter um sinal limpo idntico a desejado. Para projetar-se um filtro,
preciso antes saber qual tipo de carga ser usada: uma que necessita tenso filtrada ou de
corrente filtrada. A filtragem de corrente pode ser mostrada na Figura A5. Como o circuito
equivalente linear, pode-se aplicar o teorema da superposio, se calculando-se k
circuitos, um para cada frequncia contida no espectro de , obtendo a corrente para
cada uma delas. A corrente ic pode ser obtida somando-se os diversos componentes acima
calculados, ou seja:

(1)

As amplitudes dos componentes do espectro de so inversamente proporcionais a

ordem do harmnico (k), pois como se pode ser na Figura A4 decrescente com k e a
impedncia do indutor cresce com a frequncia.

Figura A 5: Filtro de corrente. [3]

Anexo B: Detalhes de programao e hardware do

microcontrolador STM32F4.
O microcontrolador utilizado nesse projeto foi o STM32F4 Discovery. Trata-se de um
DSP dividido em duas partes: um microcontrolador e um kit de desenvolvimento. Esta placa
foi escolhida pela facilidade de se trabalhar com ela, pelo seu custo ser relativamente
menor, ter baixo consumo de energia e tambm por ela j ter sido usada anteriormente pelo
aluno de mestrado Felipe Abe, que prestou apoio para esse projeto no que envolvia o seu
uso.
Era necessrio tambm que o microcontrolador escolhido fosse de Ponto Flutuante
(Floating Point Unit ou FPU), requisito atendido pelo processador embutido na placa (ARM
Cortex-M4F, que de 32 bits e possui um clock de 168MHz).
As caractersticas mais importantes do kit, alm do processador, que foram teis no
projeto so o cabo de programao embutido, LEDs, e alimentao atravs da porta USB.
[3]
O ambiente de desenvolvimento integrado (Integrated Development Environment)
escolhido foi o IAR Embedded Workbench. O programa gerador de PWM foi escrito em c
pela familiaridade com a linguagem e a simplicidade de se trabalhar com ela. A porta USB
da placa faz a comunicao desta com o funcionamento do programa.

Figura B 1: Digrama de blocos do STM32F4. [7]

Bibliografia
1. Oliveira, Moreno de Plataforma Para a Implementao de Conversores
Monofsicos e Trifsicos Auto-Comutados de Baixa Tenso Para Uso em
Laboratrio Didtico, Relatrio final de Iniciao Cientfica PIBIC/CNPq, PEAEPUSP 14/15
2. Oliveira, Moreno de Plataforma Para a Implementao de Conversores
Monofsicos e Trifsicos Auto-Comutados de Baixa Tenso Para Uso em
Laboratrio Didtico, Relatrio final de Iniciao Cientfica PIBIC/CNPq, PEAEPUSP 14/15
3. Matakas, Loureno Jr., Roteiros Experimentais Laboratrio de Qualidade de
Energia - parte e - Inversores Operando com Modulao em Largura de Pulso
EPUSP
4. Komatsu, Wilson; Kaiser, Walter; Matakas Jr., Loureno. Eletrnica de Potncia
(apostila do curso PEA2487), 2012.
5. Hayashi, Pedro Henrique Itio Plataforma Para a Implementao de Conversores
Trifsicos Auto-Comutados Empregando Controle Digital, Relatrio Final de
Iniciao Cientfica PIBIC/CNPq, PEA-EPUSP 13/14
6. HP.
HCPL-2200
Datasheet.
Disponvel
em:
<
http://www.alldatasheet.com/datasheet-pdf/pdf/64620/HP/HCPL-2200.html>.
7. STMicroelectronics.
L6203
Datasheet.
Disponvel
em:
<
http://www.alldatasheet.com/datasheetpdf/pdf/579784/STMICROELECTRONICS/L6203.html>.
8. STM32F4
Discovery.
Disponvel
em:
<
http://www.st.com/st-webui/static/active/en/resource/technical/document/data_brief/DM00037955.pdf >.
9. FAIRCHILD.
CD4050
Datasheet.
Disponvel
em:
<
http://www.alldatasheet.com/datasheet-pdf/pdf/50859/FAIRCHILD/CD4050.html >.

Sumrio Tcnico (elaborado pelo orientador):

O projeto de pesquisa do bolsista envolve a retificao controlada das
tenses de sada de um gerador linear empregado para a obteno de energia
eltrica a partir das ondas do mar. Este projeto esta sendo desenvolvido juntamente
com o aluno de mestrado Felipe Abe. O aprendizado dos princpios bsicos de
eletrnica de potncia, incluindo o desenvolvimento de experimentos e simulaes
numricas, foi realizado juntamente com a bolsista de IC Luciana da Costa Marques
nesta primeira etapa do projeto.
Todas as etapas foram satisfatoriamente cumpridas, permitindo que o
bolsista se concentre nas estratgias de controle do retificador controlado e sua
implementao na segunda etapa deste projeto de IC.

_______________________
Prof. Loureno Matakas Junior
PEA-EPUSP
n Funcional USP 1101018