Instituto Nacional de Mxico

Instituto Tecnolgico de Tuxtla Gutirrez

Ingeniera Electrnica

Materia
Microcontroladores

Arquitectura de los microcontroladores

Docente
Ing. lvaro Hernndez Sol

Integrantes de equipo 7
Cruz Carbajal Reyna Eustacia
Gmez Lpez Mara de los ngeles
Jimnez Bonilla Oswaldo

Tuxtla Gutirrez, Chiapas a 02 de Marzo de 2016

ndice
Introduccin......
.
Tipos de Arquitectura...
Arquitectura Von Neuman...
Arquitectura Harvard
Ejemplos de Arquitectura Harvard.
NPX LPC1311..
HITACHI SH7709.
Ejemplos de Arquitectura Von Neuman
SAM7S/SE ARM7.
Freescale
68HC08
Conclusin.
Bibliografa.

3
4
4
5
6
6
9
10
10
11
12
13

Introduccin

Como sabemos un microcontrolador es un circuito integrado programable, capaz

de ejecutar las rdenes grabadas en su memoria, a comparacin con los
microprocesadores, en ste poseemos todos los dispositivos perifricos
necesarios para su correcto funcionamiento ya inmersos en el chip.

En la siguiente investigacin se dan a conocer 2 microcontroladores con

arquitectura Von Neumann y 2 ms con arquitectura Harvard, esta ltima siendo la
ms utilizada gracias a los beneficios que en este radica.

A comparacin con la arquitectura Von Neumann, la Harvard nos permite separar

los datos de las instrucciones en 2 diferentes memorias.

TIPOS DE ARQUITECTURA PARA MICROCONTROLADORES

Bsicamente existen dos tipos de arquitectura interna:

La arquitectura von Neumann

La arquitectura Harvard

Arquitectura von Neumann.

La arquitectura tradicional de
computadoras
y
microcontroladores se basa
en el esquema propuesto por
John Von Neumann, en el
cual la unidad central de
proceso,
o
CPU,
est
conectada a una memoria nica que contiene las instrucciones del programa y los
datos. El tamao de la unidad de datos o instrucciones est fijado por el ancho del
bus de la memoria. Las dos principales limitaciones de esta arquitectura tradicional
son:
a) Que la longitud de las instrucciones est limitada por la unidad de longitud de
los datos, por lo tanto el microprocesador debe hacer varios accesos a memoria
para buscar instrucciones complejas.
b) La velocidad de operacin (o ancho de banda de operacin) est limitada por el
efecto de cuello de botella que significa un bus nico para datos e instrucciones
que impide superponer ambos tiempos de acceso.

La arquitectura von Neumann permite el diseo de programas con cdigo

automodificable, prctica bastante usada en las antiguas computadoras que solo
tenan acumulador y pocos modos de direccionamiento, pero innecesaria, en las
computadoras modernas.

La arquitectura Harvard
La arquitectura conocida como Harvard, consiste simplemente en un esquema en
el que el CPU est conectado a dos memorias por intermedio de dos buses
separados. Una de las memorias contiene solamente las instrucciones del
programa, y es llamada Memoria de Programa. La otra memoria solo almacena los
datos y es llamada Memoria de Datos. Ambos buses son totalmente
independientes y pueden ser de distintos anchos. Para un procesador de Set de
Instrucciones Reducido, o RISC (Reduced Instruccin Set Computer), el set de
instrucciones y el bus de la memoria de programa pueden disearse de manera tal
que todas las instrucciones tengan una sola posicin de memoria de programa de
longitud.

Adems, como los buses son independientes, el CPU puede estar accediendo a
los datos para completar la ejecucin de una instruccin, y al mismo tiempo estar
leyendo la prxima instruccin a ejecutar. Podemos observar claramente que las
principales ventajas de esta arquitectura son:

a) El tamao de las instrucciones no est relacionado con el de los datos, y por lo

tanto puede ser optimizado para que cualquier instruccin ocupe una sola posicin
de memoria de programa, logrando as mayor velocidad y menor longitud de
programa.
b) El tiempo de acceso a las instrucciones puede superponerse con el de los
datos, logrando una mayor velocidad de operacin.
Una pequea desventaja de los procesadores con arquitectura Harvard, es que
deben poseer instrucciones especiales para acceder a tablas de valores
constantes que pueda ser necesario incluir en los programas, ya que estas tablas
se encontraran fsicamente en la memoria de programa (por ejemplo en la
EPROM de un microprocesador).

EJEMPLO DE MICROCONTROLADORES

ARQUITECTURAS HARVARD

Microcontrolador NPX LPC1311

32 -bit microcontrolador ARM Cortex- M3; hasta 32 kB de flash y 8 kB SRAM

El LPC1311 opera en CPU con frecuencias de hasta 72 MHz. La ARM Cortex- M3
en incorpora una tubera de 3 etapas y utiliza una arquitectura de Harvard con
Instrucciones y datos buses locales separados, as como un tercer bus para
perifricos. La ARM CPU Cortex- M3 tambin incluye una unidad de captacin
previa interno que admite especulativa ramificacin.
El complemento perifrico del LPC1311 incluye hasta 32 kB de Flash Memoria,
hasta 8 kB de memoria de datos, uno con el modo Rpido Plus Interfaz I2C -bus,
una UART, cuatro temporizadores de uso general, y hasta 42 de propsito general.
Caractersticas y ventajas:
o Funciona a frecuencias de hasta 72 MHz.
o 8 kB (LPC1311) en la memoria FLASH.
o Trabaja en programacin del sistema (ISP) y En programacin de
aplicaciones (IAP).
o UART con generacin fraccional con velocidad de transmisin, el mdem,
FIFO interno, y RS- 485 / EIA- 485 de apoyo.
o Multi-protocolo de capacidades y controlador de SSP con FIFO.
o Interfaz de bus de apoyo, bus completo y de modo rpido Plus con una

Tasa de datos de 1 Mbit / s con reconocimiento de direccin mltiple.

o Hasta 42 pines de uso general de E / S (GPIO), tiene pines configurable
pull-up / pull-down.
o Temporizadores de cuatro entradas de captura y 13 salidas.
El LPC1311 / 13/ 42/43 incorporan varias regiones de memoria diferentes. El rea
de vectores de interrupcin soporta direccin de reasignacin.
La zona perifrica AHB es de 2 MB de tamao y se divide para permitir hasta 128
perifricos. La zona perifrica APB es de 512 KB de tamao y se divide para
permitir hasta 32 perifricos. Cada perifrico de cualquier tipo se asigna 16 KB de
espacio. Esto permite la simplificacin de la decodificacin de direccin para cada
perifrico.
Fuentes de interrupcin:
Cada dispositivo perifrico tiene una lnea de interrupcin conectada a la CNTV,
pero puede tener varias banderas de interrupcin. Banderas de interrupcin
individuales tambin pueden representar ms de una fuente de interrupcin.
Cualquier pin GPIO (un total de hasta 42 pines), independientemente de la funcin
seleccionada, puede ser programado para generar una interrupcin en un nivel de

flanco de subida o flanco de bajada, o ambos.

HITACHI SH7709

Caractersticas de este microcontrolador.

CPU
32-bit bus de datos interno
Archivos general-registro
1. Registros generales Diecisis de 32 bits (ocho registros de sombra de 32
bits)
2. Cinco registros de control de 32 bits
3. Cuatro registros del sistema de 32 bits
Conjunto de instrucciones de tipo RISC (compatibilidad ascendente con el SH-2)
1. Longitud de instruccin: 16 bits de longitud fija para mejorar la eficiencia del
cdigo
2. Arquitectura Harvard
3. Instrucciones de bifurcacin retrasadas
4. Juego de operaciones basado en lenguaje C
Tiempo de ejecucin de instrucciones: una instruccin / ciclo para obtener
instrucciones bsicas

Espacio de direcciones lgico: 4 GB

ASID identificador Espacio: 8 bits, 256 espacio de direcciones lgicas
En el chip multiplicador
Cinco etapas del ciclo pipeline

En memoria de programa cuenta con 4 Gbytes de espacio de direcciones, 256

espacios de direcciones (ASID 8 bits), 128-entrada, 4-en modo conjunto asociativo
TLB.

Espacio de direcciones fsico dividido en seis zonas, cada una un mximo de 64

MB, con las siguientes caractersticas ajustable para cada rea:

tamao del bus (8, 16, o 32 bits)

Nmero de ciclos de espera (tambin es compatible con una funcin de
espera de hardware)
Ajuste del tipo de espacio permite la conexin directa a SRAM, DRAM,
SDRAM, y ROM rfaga
Soporta interfaz PCMCIA (2 canales)

ARQUITECTURAS VON NEUMANN

Micro controlador: SAM7S/SE ARM7 Microcontrollers de Atmel.

SAM7S de Atmel es una serie de microcontroladores flash pincount bajos basados

en el procesador ARM RISC de 32 bits. Cuenta un flash de alta velocidad y una
SRAM, un gran conjunto de perifricos, incluyendo un dispositivo USB 2.0 (a
excepcin de la SAM7S32 y SAM7S16), y un conjunto completo de funciones del
sistema minimizando el nmero de componentes externos.
Ofrece una ruta de migracin fuerte para los usuarios de microcontrolador 8/16-bit
que buscan un rendimiento adicional, memoria extendida, y la integracin del
sistema optimizado.
Los dispositivos seleccionados cuentan con una interfaz de bus externo que
proporciona acceso a externa NAND flash, SDRAM, CompactFlash, SRAM y
almacenamiento ROM.

De alto rendimiento de 32 bits Arquitectura RISC

Alta densidad del conjunto de instrucciones de 16 bits

Flash de alta velocidad interna

512 Kbytes (SAM7S512) organiza en dos bancos contiguos de 1.024

pginas de 256 bytes
Tiempo Pgina Programacin: 6 ms, Incluyendo Pgina Auto borrar,
Borrado completo Tiempo: 15 ms
10

10.000 ciclos de escritura, de 10 aos la capacidad de retencin de datos,

capacidades de bloqueo de sector, Flash

Generador de reloj (RCKC)

Baja potencia Oscilador RC, de 3 a 20 MHz Oscilador on-chip y un PLL.

Freescale 68HC08

El 68HC08 es una familia de microcontroladores de Freescale de 8 bits y

arquitectura Von Neuman, con un solo bloque de memoria. Son
microcontroladores de propsito general, cuenta con diferentes perifricos
internos, pero con una CPU comn que permite migrar aplicaciones entre ellos,
facilitado con ello el diseo.
Entre los perifricos internos que cuentan estos microcontroladores esta
conversores analgico-digital, mdulo de control de tiempos y sistemas de
comunicacin como SPI, I2C, USB o SCI o UART entre otros.

Principales caractersticas

Cdigo compatible con la familia M6805, M14805 y la familia HC05

El bus interno tiene una frecuencia de 8 MHz.
Sistema para proteger el funcionamiento estable del programa.
Reset opcional por watch-dog
La memoria RAM es totalmente esttica con los modos (STOP) y modo
esperar un evento externo (WAIT).

Partes y registros del la HC08

Acumulador de 8-bit denominado A.

Registro ndice de 16-bit denominado H:X .
Un registro de puntero de pila (stack) de 16-bit denominado SP.
Un contador de programa de 16 bits denominado PC.

11

Registro de condiciones de 8 bits denominado CCR.

Instrucciones de multiplicacin de 8-bit por 8-bit y de divisin de 16-bit por
8-bits.

CONCLUSIN

Se puede observar el comportamiento, las ventajas y desventajas de cada

arquitectura en los Microcontroladores.
En beneficios nos quedamos con la arquitectura Harvard, sin menospreciar a la
Von Neumann, antecesora de muchos de los Microcontroladores que hoy en da
conocemos.
Con la arquitectura Von Neumann no podemos tener datos de lectura y de
escritura a la vez en el CPU, esto debido al uso compartido de los mismos
sistemas de buses.
La arquitectura Harvard resulta ms rpida para un sistema ms complejo, debido
a que la instruccin obtiene acceso a datos y no compite por una nica va de
memoria. La principal ventaja que tenemos al usar un microcontrolador con
arquitectura Harvard es el acceso a ms de una memoria del sistema.
En base a los lenguajes de programacin y el conocimiento de nuestros
dispositivos, con los Microcontroladores podremos ser capaces analizar y generar
salidas para el control de muchos dispositivos tales como pantallas LCD,
actuadores y dems, siendo este, uno de los dispositivos actuales ms utilizados
en el ramo de la electrnica.

12

REFERENCIAS:

(s.f.). Obtenido de http://www.iuma.ulpgc.es/~nunez/procmultimedia9800/hitachi/sh7709.pdf

(s.f.). Obtenido de
http://www.nxp.com/documents/data_sheet/LPC1311_13_42_43.pdf
(s.f.). Obtenido de
http://www.isystem.com/files/products/InCircuit/TechnicalNotes/ICE68HC0
8.pdf
(s.f.). Obtenido de
http://www.atmel.com/products/microcontrollers/arm/sam7s_se.aspx

13