Академический Документы
Профессиональный Документы
Культура Документы
de l'Information et de l'Ingnieur
Laboratoire dElectronique,
dElectrotechnique, dAutomatique et de
Tlcommunications L2EAT
Thse en Cotutelle
Pour obtenir le grade de
DEDICACE
A mon pouse
Gisle Flore
et
A ma petite princesse
Yannis Shrika Ortiz
REMERCIEMENTS
REMERCIEMENTS
Les travaux prsents dans ce mmoire sinscrivent dans le cadre dune cotutelle de thse
entre lUniversit de Douala au Cameroun travers le laboratoire L2EAT et lUniversit de
Strasbourg travers lInESS. Pour cette thmatique de recherche, lInESS travaille en
collaboration avec lquipe TROP du laboratoire MIPS de lUniversit de Haute Alsace de
Mulhouse et lquipe GREEN-ERGE de lINSA de Strasbourg. Au terme de ces annes de
recherche, je suis heureux de pouvoir exprimer ma sincre gratitude envers les personnes qui
mont aid en contribuant laboutissement de ce mmoire.
Je tiens tout dabord remercier les diffrentes personnes qui ont accept dtre membres du
jury de thse :
- Monsieur Mose Godfroy KWATO NJOCK, Professeur lUniversit de Douala,
pour avoir accept de prsider ce jury, ainsi que pour lintrt quil a montr pour mon
travail.
- Monsieur Jean MERCKLE, Professeur lUniversit de Haute Alsace de Mulhouse
qui ma reu plusieurs fois au sein de la chaleureuse quipe TROP pour mimprgner
des techniques neuromimtiques. Jai particulirement apprci son esprit douverture
et jai pu bnficier de sa capacit de travail.
- Monsieur Eric Monmasson, Professeur lUniversit de Cergy- Pontoise en France,
Monsieur Alain TIEDEU, Professeur lEcole Nationale Suprieure Polytechnique
de lUniversit de Yaound I au Cameroun ainsi que Monsieur Adolphe Moukengu
Imano, Professeur lUniversit de Douala au Cameroun qui ont accept de juger ce
travail et d'en tre les rapporteurs.
Je tiens remercier tout particulirement lquipe dencadrement de cette thse :
- Monsieur Francis BRAUN, Professeur lUniversit de Strasbourg et Directeur
adjoint de lInESS, pour qui je suis le dernier thsard. Quil reoive toute l'expression
de ma reconnaissance pour ses comptences scientifiques, son appui qui a facilit ma
mobilit entre le Cameroun et la France pour mener bien cette tude et pour la
confiance quil ma constamment tmoigne durant ces annes.
- Monsieur Martin KOM, Professeur lEcole Nationale Suprieure Polytechnique de
lUniversit de Yaound I au Cameroun, qui a accept de codiriger cette thse.
- Monsieur Herv Berviller, Matre de confrences lUniversit de Strasbourg. Je lui
exprime toute mon amiti pour sa contribution dans le domaine de llectronique
numrique, sa disponibilit et les orientations quil a bien voulu apporter ce travail.
- Monsieur Charles-Hubert KOM, Charg de Cours lUniversit de Douala et
responsable du L2EAT. Il apport le suivi scientifique de cette thse en me donnant
les conseils ncessaires pour sa ralisation dans le contexte camerounais. Jai pu
apprcier notre franche collaboration et la marque de confiance quil porte mon
endroit depuis mon recrutement comme enseignant au sein du dpartement GEII de
lIUT de Douala quil dirige.
J'adresse galement mes remerciements Monsieur Bruno BEKOLO EBE, Recteur de
lUniversit de Douala et Monsieur Louis Max AYINA OHANDJA, Directeur de lIUT de
Douala et Coordonnateur de lUnit de Formation Doctorale Physique et Sciences de
lIngnieur de la mme Universit, qui mont permis dobtenir des missions de formation de
formateurs pour me rendre en France pour mes travaux.
REMERCIEMENTS
Ct France, je remercie Monsieur Damien FLIELLER, responsable de lquipe GREENERGE de lINSA de Strasbourg pour mavoir offert le banc de test exprimental.
Je pense galement Daniel MATHIOT, Directeur de lInESS pour m'avoir accueilli dans
son laboratoire. Jexprime ma sympathie particulirement mes collgues de bureau, Gyasi
JOHNSON, Youssef JOUANE, Joris PASCAL pour leur grande aide et la chaleur dans les
changes que nous avons eus.
Finalement, il m'est difficile d'exprimer tout ce que je dois ma famille. Je pense
particulirement mon Papa et ma dfunte maman pour l'inestimable soutien moral et
logistique et les nombreux encouragements que j'ai toujours reus de leur part. Je remercie
mon pouse Gisle Flore pour son soutien et son encouragement de chaque instant et son
amour sans cesse. Je pense tous ces moments pendant lesquels elle a souffert de mon
absence alors que jtais en mission de recherche en France pour la ralisation de cette thse.
I.8
I.9
I.10
I.11
I.12
I.13
I.14
I.15
I.16
I.17
I.18
I.19
I.20
I.21
I.22
II.1
II.2
II.3
II.4
II.5
II.6
II.7
II.8
II.9
II.10
II.11
II.12
II.13
II.14
II.15
III.1
III.2
III.3
III.4
III.5
III.6
III.7
III.8
III.9
III.10
III.11
III.12
III.13
III.14
III.15
III.16
III.17
III.18
III.19
III.20
III.21
III.22
III.23
III.24
III.25
III.26
III.27
III.28
- iii -
IV.6
IV.7
IV.8
IV.9
IV.10
IV.11
IV.12
IV.13
IV.14
II.1
III.1
III.2
III.3
III.4
III.5
III.6
III.7
III.8
III.9
III.10
III.11
III.12
-v-
Retard maximum introduit par chaque composant utilis pour lacquisition des
signaux et la commande de londuleur
Evaluation temporelle de larchitecture de commande du FAP par la mthode p-q
Evaluation temporelle de larchitecture de commande du FAP par la mthode
SRFM
Comparaison entre les solutions dimplantations FPGA et DSP
Performances de compensation avec diffrentes mthodes didentification et de
contrle en exprimentation sur les cibles DSP et FPGA
- vi -
ACRONYMES
Concernant les systmes lectriques
DSP : Digital Signal Processor (Processeur de traitement des signaux numriques)
FPGA : Field Programmable Gates Array (Rseaux de portes logiques programmables)
ASIC: Application Specific Integrated Circuit (Circuit intgr pour applications spcifiques)
CPLD : Complex Programmable Logic Device
SoPC : System on Programmable Chip
FAP : Filtre Actif Parallle (Active power filter -APF)
FAS : Filtre Actif Srie
IGBT : Insulated Gate Bipolar Transistor (Transistor bipolaire grille isole)
GTO : Gate Turn-Off
p-q : Mthode des puissances instantanes (p-qm : p-q multiplexes)
SRFM : Synchronous Reference Frame Modified (Mthode de synchronisation modifie)
TMM : Tri-Monophase Modifie (Improved three -monophase ITM)
HBZ : Hystrsis numrique Bande Zro
MLI : Modulation de Largeur d'Impulsion (Pulse Width Modulation)
SVPWM : Space Vector Pulse Width Modulation (MLI par vecteur dtat)
PID : Rgulateur Proportionnel Intgral Driv
PLL : Phase Locked-Loop (Boucle verrouillage de phase)
RST : Rgulateur polynomial par placement des ples
VCO : Voltage Controlled Oscillator (Oscillateur Contrl en Tension)
THD : Total Harmonic Distortion (Taux de distorsion harmonique)
UPQC : Unified Power Quality Conditioner (Filtre parallle-srie actifs)
Concernant les rseaux de neurones
Adaline : ADAptive LINear Element ou Adaptive Linear Neuron (Rseau adaptatif linaire)
ANN : Artificial Neural Networks (Rseaux de neurones artificiels)
LMS : Least Mean Square (Mthode des moindres carrs)
MLP : Multi Layer Perceptron (Perceptron multicouches)
Autres acronymes
FPB : Filtre Passe-Bas (Low-pass filter)
FFT : Fast Fourier Transform (Transforme de Fourier rapide - TFR)
TFD : Transforme de Fourier Discrte (Discrete Fourier Transform)
VHDL : Very high speed integrated circuits Hardware Description Language (Langage de
description matrielle des circuits intgrs grande chelle)
VHDL-AMS : VHDL-Analog and Mixed Signals (VHDL pour signaux analogiques et mixtes)
GFD : Graphe Flot de Donnes
VLSI : Very Large Scale Integration (Intgration grande chelle)
RTL : Register transfert level (Niveau transfert de registre)
ALUT : Adaptive Look-Up Table (Table de transcodage adaptive)
LAB : Logic Array Blocks (Bloc dlements logiques)
ALM : Adaptive Logic Modules (Modules logiques adaptatifs)
SRAM : Static Random Access Memory (RAM statique)
EPROM : Erasable Programmable Read-Only Memory (ROM effaable et programmable)
InESS : Institut dElectronique du Solide et des Systmes
CPER : Contrat Plan Etat-Rgion
CEI : Commission Electrotechnique Internationale
IEEE : Institute of Electrical and Electronics Engineers
-i-
INTRODUCTION
GENERALE
INTRODUCTION GENERALE
INTRODUCTION GENERALE
1. Contexte
La qualit de lnergie lectrique concerne tous les acteurs du domaine nergtique,
savoir les producteurs, les distributeurs et consommateurs dlectricit. Elle est devenue un
sujet important ces dernires annes, essentiellement pour les raisons suivantes :
- Des impratifs conomiques : les perturbations lectriques ont un cot lev pour les
industriels car elles engendrent des arrts de production, des pertes de matires
premires, une baisse de la qualit de la production, un vieillissement prmatur des
quipements, etc.
- La gnralisation des quipements dlectronique de puissance sensibles aux
perturbations et/ou gnrateurs de perturbations : Malgr leurs multiples avantages
(souplesse de fonctionnement, excellent rendement, performances leves), ils ont la
particularit de consommer des courants dforms.
- Louverture du march de llectricit en France et bientt au Cameroun : la
libralisation du march de llectricit incite les fournisseurs offrir leurs clients une
nergie de meilleure qualit.
Parmi les dispositifs dlectronique de puissance prsents sur le rseau lectrique, certains
convertisseurs sont utiliss dans des applications de filtrage actif. Leur action consiste
injecter des courants sur le rseau afin damliorer la qualit des tensions et courants
disponibles. Lamlioration de la performance de ces dispositifs dans diverses conditions de
fonctionnement des sources dnergie et des charges du rseau lectrique est une
proccupation constante de certains acteurs du monde de la recherche.
Une des thmatiques de recherche des laboratoires InESS (Institut dElectronique du
Solide et des Systmes) de lUniversit de Strasbourg et L2EAT (Laboratoire dElectronique,
Electrotechnique, Automatique et Tlcommunication) de lUniversit de Douala concerne
l'intgration sur cible ASIC/FPGA d'algorithmes de commande de systmes lectriques.
LInESS a ainsi mis au point une mthodologie d'implantation base sur les principes de
conception modulaire et d'adquation algorithme architecture. Dans le cadre du Contrat de
Plan Etat Rgion, en partenariat avec le laboratoire MIPS-TROP de lUniversit de Haute
Alsace de Mulhouse, lInESS travaille sur les apports dune commande intelligente de type
neuromimtique pour un systme dinjection de courants compensatoires. Cette collaboration
est ne de la complmentarit de ces deux laboratoires pour l'intgration sur cible matrielle
de systmes de commande intelligents. A ce sujet, un banc de test exprimental a t labor
en parallle partir des plates-formes de lquipe TROP et du troisime partenaire, le
laboratoire GREEN-ERGE de l'INSA Strasbourg. Il a pour but de tester les diffrentes
techniques de commande (notamment les commandes neuronales et neuro-floues) en situation
relle et par la suite, de slectionner et tester celles qui seront aptes lintgration.
Les objectifs du projet concernent principalement les points suivants:
Le dveloppement et lintgration des fonctionnalits de mesure, filtrage, contrle,
calcul et estimation dans le domaine de la commande
Lapplication aux systmes lectriques (convertisseurs, actionneurs, filtre actif, )
Les techniques dintgration de systmes de commande
2. Objectifs scientifiques
Dans le cadre du projet dcrit prcdemment, lobjectif principal de la thse est d'tendre la
mthodologie d'implantation dveloppe au sein de lInESS vers les oprateurs et fonctions
neuromimtiques.
- 1-
INTRODUCTION GENERALE
Le dveloppement d'oprateurs et de modules IP logiciels synthtisant les fonctions
neuromimtiques permettra de valider ce travail en intgrant sur cible FPGA le systme de
commande intelligent du filtre actif prsent plus haut.
A partir de ces travaux, une volution envisage consisterait en la cration d'un outil
permettant la gnration automatique de blocs synthtisables en fonction des caractristiques
de la charge et de celles du filtrage souhait.
3. Contributions
Lide de base tait lutilisation dune cible unique de type FPGA pour limplantation de
toute larchitecture de commande dun FAP. Jusqu prsent cette intgration se faisait
essentiellement dans des cibles de type processeur comme le DSP ou selon une approche
conjointe DSP/FPGA. Plusieurs mthodes didentification des harmoniques existantes ont
ainsi t exploites et adaptes un environnement de dveloppement pour FPGA du
constructeur Altera, appel Dsp BuilderTM. Cest ainsi que les algorithmes didentification
obtenus ont t simuls et implmentes sur cible matrielle avec un succs relatif au
composant FPGA choisi et/ou la mthode adopte. Nous avons ainsi ax notre travail de
recherche sur laspect adquation algorithme architecture afin de minimiser le taux de
remplissage du FPGA en phase de prototypage. Cette approche a donn lieu aux contributions
suivantes :
- Dfinition dune approche de conception modulaire sans modules de calcul identiques
fonctionnant en parallle. Cette approche mthodologique a t complte dune part
par un choix du format de donnes virgule fixe travers lalgorithme conforme aux
donnes changes, et dautre part par la prise en compte de la contrainte de surface lors
de la compilation par loutil de synthse.
- Elaboration de nouvelles approches dextraction de courants de rfrence dont les plus
importantes sont : la mthode Tri-Monophase Modifie, la mthode synchrone
modifie, la mthode des puissances instantanes multiplexes. La comparaison avec les
mthodes originales nous a permis de constater que les performances de filtrage taient
maintenues et mme amliores dans certains cas.
- Caractrisation de limplantation FPGA sous laspect temporel par la mesure du temps
dexcution des algorithmes et sous laspect surface doccupation par lvaluation du
taux de remplissage du FPGA en gnral et la consommation des ressources de calcul
en particulier. Cest ainsi que le gain despace gnr par ces nouvelles approches est
mis en vidence.
4. Plan du manuscrit
Ce rapport de thse est organis de la manire suivante :
Le chapitre I dfinit le terme qualit de lnergie lectrique et prsente les principaux
types de perturbations ainsi que leurs origines, causes, consquences et traits caractristiques.
Les solutions de dpollution classiques et actuelles sont passes en revue et le FAP est retenu
pour ses performances et en raison de la lgislation sur les normes de qualit de l'nergie
plutt porte sur la compensation des harmoniques de courant. Par la suite, un tat de lart sur
limplication des techniques neuromimtiques dans la commande des systmes de conversion
de l'nergie lectrique est propos ainsi que des aspects mthodologiques de conception des
contrleurs numriques. Enfin, le positionnement de notre tude est expos autour
limplmentation optimale sur FPGA de la commande du FAP base de rseaux de neurones.
-2-
INTRODUCTION GENERALE
Le chapitre II prsente une approche modulaire de conception qui nous a permis de
partitionner larchitecture de commande du FAP. Le dveloppement des diffrents modules
passe par la cration d'une bibliothque ddie au dveloppement sur FPGA de la commande
des FAPs pour complter celle de loutil de conception Altera Dsp BuilderTM.
Le chapitre III prsente la modlisation neuronale de la commande du FAP. Cette stratgie
consiste gnraliser lutilisation des rseaux de neurones dans ses modules constitutifs de
tels que la PLL, le module dextraction des courants de rfrence et le module de contrle de
courant, afin de rendre cette commande plus adaptative et performante. Les mthodes
obtenues sont values et compares par rapport aux critres efficacit et taux de
consommation du FPGA.
Le chapitre IV traite essentiellement de la validation des diffrentes fonctionnalits de la
commande dun FAP par lintgration de lensemble de larchitecture sur FPGA. Tout
dabord, le flot de conception travers loutil de synthse est prsent. Aprs une brve
description de la plate-forme exprimentale de filtrage actif, les rsultats de tests obtenus sont
prsents. Enfin, une valuation de la solution dimplantation sur cible matrielle de type
FPGA vient justifier les orientations de cette thse.
- 3-
CHAPITRE I
-6-
I
i=2
THD(%) = 100
2
ci
(1.1)
I c1
o Ic1 correspond la valeur efficace du courant fondamental et Ici reprsente les valeurs
efficaces des diffrentes harmoniques du courant. Le domaine des frquences qui correspond
l'tude des harmoniques est gnralement compris entre 100 et 2KHz; soit de l'harmonique
de rang 2 jusqu' l'harmonique de rang 40. Les harmoniques de frquence plus leve sont
fortement attnues par l'effet de peau et par la prsence des inductances de lignes. Il est
signaler aussi que l'amplitude des harmoniques dcrot avec la frquence.
I.2.3.2. Le facteur de puissance
Budenau [AN-84] a propos quen prsence des harmoniques, la puissance apparente
monophase soit spare en 3 composantes orthogonales. Son expression est donne par
l'quation suivante :
S = P 2 + Q2 + D2
(1.2)
P
=
S
P
P2 + Q2 + D2
= cos cos
(1.3)
Ainsi donc, les harmoniques affectent aussi le facteur de puissance. Ceci peut se traduire par
le diagramme de Fresnel des puissances de la figure I.2.
S
paires
impaires
Les normes de la CEI sont regroupes dans la publication CEI-61000. On peut y retrouver
les normes qui tablissent des limites pour les missions de courants harmoniques (CEI
61000-3-2, CEI 61000- 3-4 et 61000-3-6), celles qui tablissent le niveau de compatibilit
(CEI 61000-2-4 et 61000-2-2) et qui dterminent le taux de distorsion harmonique de la
tension de rfrence sur le rseau.
En particulier, la norme CEI 61000-3-2 reprsente sur le tableau I.1 fixe la limitation des
courants injects dans le rseau public pour des quipements dont le courant par phase est
infrieur 16 A. Il s'agit l des appareils du domaine domestique. Les normes ci-dessus sont
obligatoires mais restent incompltes et ne permettent pas de garantir totalement la
compatibilit lectromagntique sur les rseaux publics. C'est la raison pour laquelle la
compagnie EDF (Electricit de France) met quelques recommandations concernant le
raccordement des utilisateurs sur le rseau. Par exemple, les limitations en tension
harmonique respecter par ses clients sont :
pour chaque rang pair, la tension harmonique est limite 0,6%,
pour chaque rang impair, la tension harmonique est limite 1%,
limitation du THD 1,6%.
Dans le cadre du contrat EMERAUDE sign avec ses abonns tarif vert, il y a un engagement
rciproque : de qualit, pour EDF, et de limitation de pollution de la part de labonn. En plus,
EDF autorise ses clients consommer de la puissance ractive, sans tre factur, jusqu' 40%
de la puissance active absorbe.
Rang harmonique
3
5
7
9
11
13
15<h<39
2
4
6
8<h<40
2,3
1,14
0,77
0,4
0,33
0,21
0,15*15 / h
1,08
0,43
0,33
0, 23*8 / h
Tab. I.1. Limites des missions de courants harmoniques (Norme CEI 61000-3-2)
(Courant appel par les appareils 16 A par phase de classe A).
Ces normes ont pour but de sensibiliser le consommateur ainsi que le fabricant dappareils
polluants pour le respect dune certaine qualit de lnergie absorbe, mais il se pose de plus
en plus la question des "petits" producteurs qui se raccordent sur le rseau. Les contraintes
pour le raccordement dune production dcentralise en HTA (Haute Tension A) sont fixes
-8-
en ce qui concerne les limites dmission en courant par larrt Franais du 17 mars 2003
relatif aux conditions techniques de raccordement au rseau public des installations de
production autonome dnergie lectrique. Il est noter que le domaine HTA est utilis en
France la place de MT (Moyenne Tension) pour dsigner les tensions U (1 < U 50 kV) en
courant alternatif. Depuis le 10 juillet 2006, un arrt fixe les conditions dachat de
llectricit produite par les installations utilisant lnergie radiative du soleil.
I.3. SOLUTIONS DE DEPOLLUTION DES RESEAUX ELECTRIQUES
Les systmes dElectronique de Puissance utiliss pour lamlioration de la qualit de
lnergie sont essentiellement des systmes de compensation. Ils travaillent en combinaison
avec le rseau, en superposant leur nergie celle de ce dernier. Ces dispositifs font partie de
la famille des actionneurs rseau, dont le but est dchanger de lnergie avec le rseau afin
damliorer la qualit de fourniture. Ils peuvent se connecter soit en srie soit en shunt avec le
rseau, et ils peuvent tre passifs ou actifs en fonction de l'application.
I.3.1. Solutions classiques
Les solutions traditionnelles de dpollution sont essentiellement des solutions passives ou
des modifications structurelles permettant de traiter directement les harmoniques. On peut
citer :
Le surdimensionnement de linstallation lectrique : Au moment de la conception d'une
installation nouvelle, l'ide consiste surdimensionner tous les lments de l'installation
susceptibles de vhiculer des courants harmoniques afin den viter les consquences. Cette
solution entrane un accroissement important du cot de l'installation.
Laugmentation de la puissance de court-circuit : La puissance harmonique augmente
lorsque la puissance de court circuit diminue si lon ne prend pas en compte les phnomnes
de rsonance. On a donc intrt connecter les sources polluantes un point du rseau o
limpdance rseau est la plus faible possible en sparant magntiquement les diffrentes
charges.
Les transformateurs couplage passif : certains couplages du type triangle-zigzag
permettent de supprimer les harmoniques de rang 3 et leurs multiples au prix de
laugmentation de limpdance de ligne, et donc dune augmentation de la distorsion de la
tension.
Les filtres passifs : Ils sont composs par des lments passifs comme des inductances, des
condensateurs et des rsistances. On distingue quatre types de filtres passifs : les filtres rgls
des frquences dtermines, les filtres passe-haut, les filtres passe-bas (FPB) et les filtres
passe-bande. Les filtres harmoniques passifs ont lavantage de pouvoir corriger le facteur de
puissance en dimensionnant correctement les condensateurs afin dchanger une quantit
dtermine de puissance ractive avec le rseau. Cependant, ces filtres prsentent quelques
inconvnients :
- Limpdance du rseau en prsence des filtres peut faire apparatre des rsonances.
- Le filtrage passif peut absorber les courants harmoniques dautres charges non
linaires et dans ce cas, le filtre passif peut tre surcharg.
- Le filtrage passif est peu flexible et, en cas de modifications dans le rseau, il peut
avoir du mal sadapter aux nouveaux besoins du filtrage.
- La conception des filtres passifs doit considrer la tolrance de fabrication et les
drives paramtriques qui apparaissent lusage.
-9-
Ainsi, avant dinstaller un filtre de ce type, une tude dtaille doit tre mene afin danalyser,
cas par cas, les risques de rsonance et de surcharge.
I.3.2. Solutions rcentes
Ces solutions sont proposes comme des solutions efficaces de dpollution des rseaux
lectriques afin de traiter les inconvnients inhrents aux solutions traditionnelles comme les
filtres passifs (non adaptatifs aux variations de la charge et du rseau, phnomnes de
rsonance). En outre, une autre raison qui a motiv le dveloppement de ce type de filtre est
lapparition de nouveaux composants semi-conducteurs comme les IGBT (Insulated Gate
Bipolar Transistor), interrupteurs haute frquence commandables en ouverture et en
fermeture. Le but de ces filtres est de gnrer soit des courants, soit des tensions harmoniques
de manire compenser les perturbations responsables de la dgradation des performances
des quipements et installations lectriques. Parmi toutes les solutions modernes, on trouve
trois structures classiquement utilises :
- Le filtre actif srie (FAS) conu pour compenser toutes les perturbations de tension
comme les harmoniques, les dsquilibres et les creux de tension,
- le filtre actif parallle : conu pour compenser toutes les perturbations de courant
comme les harmoniques, les dsquilibres et la puissance ractive,
- Le compensateur actif parallle-srie : solution universelle pour compenser toutes les
perturbations en courant et en tension.
Le filtre actif srie : Le rle dun FAS (figure I.3) est de
modifier localement limpdance du rseau. Il se
comporte comme une source de tension harmonique qui
annule les tensions perturbatrices (creux, dsquilibre,
harmonique) venant de la source et celles gnres par
la circulation de courants perturbateurs travers
limpdance du rseau. Ainsi, la tension aux bornes de
la charge peut tre rendue sinusodale. Cependant, le
FAS ne permet pas de compenser les courants
harmoniques consomms par la charge.
avantages
filtrage passif
filtrage actif
srie
filtrage actif
parallle
Combinaison
parallle-srie
actifs
inconvnients
pas d'amlioration de la
forme du courant, pas
toujours ralisable
risque de rsonance, pas
d'adaptabilit
pas d'amlioration de la
forme du courant
amlioration de la forme
de la tension pas
toujours vidente
ralisation difficile
En raison des normes sur la qualit de l'nergie (plutt porte sur la compensation des
harmoniques de courant) et les bonnes performances obtenues par le FAP, nous avons retenu
cette topologie de compensation pour notre stratgie de dpollution des perturbations
harmoniques. Malgr les contraintes de cot, le filtrage actif parallle dans les rseaux
lectriques basse tension, reste l'une des mthodes de compensation les plus tudies et les
plus dveloppes. Cette mthode qui allie rapidit et efficacit, prsente des avantages
certains et un potentiel de dveloppement important. Un FAP est dit structure courant ou
structure tension selon le type de stockage de lnergie, ralis par une inductance ou un
condensateur. Cependant, les FAPs structure tension sont plus frquemment mis en uvre
dans les applications industrielles pour la simplicit de leurs commandes, leur cot limit et
leur taille physique rduite [AK-06], [RO-07]. Par consquent, nous avons choisi de
considrer la structure tension dans ce manuscrit. Les performances des FAPs sont amliores
aujourdhui par des stratgies de contrles avances.
I.3.4. Etat de l'art sur les FAPs
Dans [ALA-02] un tat de lart des FAPs de puissance est prsent. Cette tude a t
approfondie et ensuite largie aux filtres actifs multiniveaux. La premire famille des FAPs a
t conue partir donduleurs thyristors commands en MLI [GY-76]. Ces filtres ont t
dvelopps pour liminer les harmoniques gnrs par les convertisseurs utiliss dans les
systmes de transmission de courant continu en haute tension (High-Voltage Direct Current HVDC). Toutefois, cette poque la technologie des interrupteurs dlectronique de
puissance ne leur permettait pas de fonctionner aux frquences de commutation et aux
niveaux de puissance exigs par la ralit industrielle. Cette barrire technologique sera
franchie, ds 1977, lors de la conception dun premier prototype de FAP base de thyristors
commutation naturelle pour la compensation de courant harmonique [MO77]. Cependant,
lapplication des onduleurs base de thyristors a tout de suite pos le problme de la
gnration non dsire de composantes injectes sur le rseau la frquence de commutation.
Au cours des annes 1980, de nouveaux composants de puissance associant hautes
frquences de commutation et fortes puissances ont t dvelopps. Profitant de ces avances,
et de lavnement des interrupteurs de puissance du type GTO (Gate Turn-Off) et IGBT, de
nombreux onduleurs de puissance, commands en MLI, ont pu tre conus en vue de
rpondre aux contraintes industrielles de conception des FAPs [AK-86]. Ces premiers
prototypes ne compensaient alors que les perturbations harmoniques de courant. Suite ces
premiers dveloppements, dautres types de FAPs ont pu tre raliss pour compenser la
fois la puissance ractive, et/ou les harmoniques et les dsquilibres de courant dans les sites
commerciaux et/ou industriels [LA-97], [CH-00].
Paralllement, en 1997, le premier filtre topologie multiniveaux plus de deux
composants semi-conducteur par bras fut propos dans la rfrence [AU-97]. Ce filtre actif
avec un onduleur clamp par le neutre, prsentait deux avantages en termes de limitation des
contraintes en tension subies par les interrupteurs de puissance et d'amlioration des qualits
spectrales de la tension de sortie compose ici dau moins trois niveaux. Ds lors, lintrt aux
filtres actifs multiniveaux, en vue de leur application industrielle en moyenne et forte
puissance, na cess de sintensifier. En effet, en 1998 S. Round et al. proposrent un FAP
trois niveaux susceptible de driver les harmoniques dans des sites commerciaux et industriels
[RO-98]. Ils dmontrrent que la topologie trois niveaux permet lutilisation dune inductance
de sortie de plus petite valeur en comparaison la topologie deux niveaux. Les annes qui ont
suivi ont vu de nombreuses publications sur les filtres actifs multi-niveaux avec diffrentes
topologies : dans [SN-01], lauteur propose une topologie capacit flottante avec
commutation douce; la rfrence [MI-04] utilise un convertisseur en cascade asymtrique,
- 12 -
puis dans [OR-06] une mise en cascade de quatre onduleurs de tension monophass en pont,
base dinterrupteurs trois tats diffrents permet de mettre en uvre un filtre actif 81
niveaux. Au del des avantages dune telle structure en termes de faible frquence de
commutation des composants, et d'obtention de meilleures formes donde tension/courant, il
faut signaler linconvnient du surcot. Plus rcemment, il a t propos dans [RA-10], un
FAP structure de tension avec sept niveaux d'onduleurs monophass pont complet monts
en cascade. Afin d'obtenir les courants de compensation adquats, une mthode de contrle de
courant MLI multi-porteuse a t adopte.
L'volution des FAPs, a aussi permis lextraordinaire interaction avec les nergies
renouvelables. En effet, on connat aujourd'hui des filtres actifs appliqus aux systmes
solaires [WU-05], [NE-09], et aux arognrateurs (turbines oliennes) [AB-03], [CH-08].
Dans la pratique, quelques fabricants proposent sur leurs catalogues des FAPs : ABB,
Siemens, MGE UPS, AIM Europe et Mesta Electronics, Circutor, etc. Selon le fabricant et le
modle, la puissance des filtres, triphass pour la plupart, varie entre 10 2000KVA. Ils se
connectent en basse tension (V<690V), supportent des courants entre 300-480A et donnent le
choix de se connecter avec ou sans neutre raccord. Les filtres permettent une compensation
globale des harmoniques, souvent jusqu lharmonique 50. Lutilisation de ces filtres qui se
gnralise dans diffrentes applications du gnie lectrique, produit une rduction des cots
dexploitation et une prolongation de la dure de vie des installations. Cependant, le FAP
constitu de plusieurs blocs reste une solution de dpollution complexe qui a besoin d'une
tude approfondie et minutieuse pour avoir un bon rendement. Chaque bloc remplit une tche
bien prcise et dpend fortement des performances des autres blocs. Cette dpendance rend
encore une fois la modlisation plus difficile et demande une slection rigoureuse des
techniques de commande utiliser.
I.3.5. Contrle gnrique du FAP
La figure I.6 prsente le schma bloc du contrle gnrique dun filtre actif shunt. Ce
schma est reprsentatif pour toutes les structures de contrles dans lesquelles on retrouve
gnralement des boucles imbriques telles que:
- la boucle de synchronisation avec le rseau
- la bouche didentification des courants de rfrence
- la boucle de poursuite de courant et/ou de contrle de puissance
- la boucle de rgulation de la tension du ct continu de londuleur
Va( d ) = Vd sin(t )
Vb( d ) = Vd sin(t 2 )
3
Vc( d ) = Vd sin(t + 2 )
3
(b)
Fig. I.8. Filtrage des signaux dans le domaine temporel- a) mthode directe, b) mthode
indirecte
Ces filtres doivent respecter les caractristiques suivantes :
lattnuation : les amplitudes des signaux doivent tre conserves pour que les
rfrences soient exactes.
le dphasage : cause de la mthode dinjection de courant en opposition avec les
charges, il est impratif de conserver la phase des courants.
le temps de rponse : il doit tre matris pour tre capable de faire face des
variations brutales de charge.
Tous ces paramtres dtermineront la performance de ces mthodes. La principale
diffrence entre la mthode directe et indirecte est perceptible lors des variations de charge.
Lors dun filtrage en temps rel, il apparat intrinsquement un dphasage qui agira sur la
composante active du courant (cas de la mthode indirecte) alors que le dphasage impactera
sur les composantes harmoniques pour lautre mthode (directe). Il est prfrable davoir un
dphasage sur la composante active, qui se traduira par une variation de la tension du bus
continu (lequel est rgul par une boucle de tension) que sur les courants harmoniques. Pour
conclure, ces mthodes permettent de mettre en vidence les caractristiques frquentielles
des courants mais ncessitent des filtres dordre lev qui seront coteux et difficiles mettre
en place.
b) Les mthodes d'extraction slective
Parmi les mthodes slectives qui existent pour calculer les courants de rfrence, on peut
voquer :
Lutilisation de filtre rsonnant sur les harmoniques conserver : Cette mthode
prsente des avantages car le dphasage et la qualit des filtres est plus facile
matriser que dans le cas de la mthode globale. Par contre il faut mettre autant de
filtres que dharmoniques compenser, ce qui alourdit la mthode. De plus dans le cas
du filtrage numrique, il faut avoir une frquence dchantillonnage la plus leve
possible. On diffrencie plusieurs manuscrits adoptant cette technique : le filtre Notch
[RA-95], les intgrateurs gnraliss en repre fixe [SM-97], etc.
La transforme de Fourier discrte : elle est base sur le calcul dun vecteur issu des
N points enregistrs sur une squence (dune dure au moins gale la priode
- 15 -
- 16 -
pdc
ic 0
ica
ic = CO icb
ic
icc
p v v i
q = v v i
1
2
2
o CO =
1
3
0
q = q + q , un FPB
1
2
1
2
3
2
(1.4)
(1.5)
1
2
1
est la matrice de Concordia. Sachant que p = p + p et
2
iref 1 v
i = v
ref
v p + pdc
2
2
avec = v + v
v q
(1.6)
avec l'expression (1.7), ces courants de rfrence sont retrouvs dans le repre abc.
- 17 -
i re fa
i refb = T 3 2
i refc
T32 =
1
2
2
3
1
2
i ref
i
ref
(1.7)
3
est la matrice de Concordia utilise pour le passage du repre diphas
2
2
0
iD
i D
iQ
i Q
idc
cos( )
sin( )
cos
cos
n
(
)
(
)
1
n
ica
i = I cos t 2
(1.8)
+ I n cos n t n 2
1
1
cb
3
3
n = 2 N
icc
cos t 1 + 2 3
cos n t n + 2 3
(
(
)
)
(
(
)
)
avec
- 18 -
(1.9)
P est la transforme de Park qui est le produit de la matrice de Concordia T32 et la matrice de
rotation de Park (t) pour le passage vers les repres et DQ.
cos ( ) sin ( )
o = t est la position angulaire de la
sin( ) cos ( )
tension fondamentale du rseau estime par la PLL. Les indices D et Q dsigne l'axe direct et
l'axe en quadrature du repre DQ. Dans un premier temps, la transformation vers le repre
permet d'obtenir sparment les courants fondamentaux et harmoniques (quation (1.10)
Dans ce cas,
)=
= " #$
cos (
sin(
%$ )
+ (*
%$ )
, "
#(
cos ()
sin()
%( )
%( )
(1.10)
Par la suite, la matrice de rotation de Park, avec un angle de (-t) est applique sur les
courants de l'quation (1.10) pour obtenir ceux de la relation (1.11).
= (
= " #$
cos (%$ )
+ (*
sin(%$ )
, "
#(
cos (() 1)
sin(() 1)
%( )
%( )
(1.11)
iD i D + i Q
Sachant que =
, nous identifions ainsi la composante continue et la composante
i
Q
i
+
i
Q
Q
alternative que nous prsentons travers les quations (1.12) et (1.13)
.
.
.
.
= " #$
= (*
cos (%$ )
sin(%$ )
, "
#(
(1.12)
cos (() 1)
sin(() 1)
%( )
%( )
(1.13)
Les courants de rfrence dans le repre sont retrouvs par lexpression (1.14) :
iref cos( ) sin( ) i D + idc
i =
ref sin( ) cos( ) i Q
(1.14)
Nous avons ici ajout i D , le courant idc ncessaire la rgulation de la tension continue du
systme de stockage capacitif. De plus, si l'objectif est de compenser dans le mme temps
l'nergie ractive, il suffit dans la relation (1.14) d'ajouter i Q i Q afin de retrouver les
courants de rfrences dans le repre selon la relation (1.15)
iref cos( ) sin( ) i D + idc
i =
ref sin( ) cos( ) iQ
(1.15)
Les courants de rfrences dans le repre abc sobtiennent leur tour en appliquant la
transformation de la relation (1.7)
- 19 -
iref
if
tension. Si lon slectionne les vecteurs adquats et si lon les applique dans lordre correct il
est possible dobtenir une frquence de commutation rduite au niveau des interrupteurs de
l'onduleur diminuant ainsi les pertes. La modulation vectorielle diffre, entre autres choses,
des techniques intersectives par le fait qu'elle est conduite en synchronisme sur trois phases,
ainsi les signaux de commandes sont labors en tenant compte de ltat des trois bras de
londuleur en mme temps.
I.3.5.4. Boucle de rgulation de la tension du ct continu de londuleur
Dans le filtre actif, les pertes par commutation des semi-conducteurs de l'onduleur et au
niveau du filtre de sortie, sont les principales causes de variation de la tension du bus continu
vdc. La figure I.12 montre le principe de la rgulation cette tension. Elle peut se faire soit en
ajoutant la puissance p une consigne de puissance note pdc , (voir figure I.9), soit en
ajoutant au courant i D une consigne de courant not i (voir figure I.10), afin de compenser
dc
les pertes.
vdc _ ref
idc
vdc2 _ ref
kc
pdc
1+cs
2
Cdc s
vdc2
vdc
Fig. I.12. Principe de contrle de la tension du bus continu a) contrle direct de vdc b) contrle
du carr de vdc
On peut ainsi directement contrler la tension du bus continu (figure I.12. a), mais il y a
souvent intrt, pour des raisons de linarit, de contrler plutt le carr de la tension comme
sur la figure I.12.b.
En rgime permanent, les courants de rfrence ne contiennent pas de composante
fondamentale et la puissance ncessaire pour compenser les pertes est faible. Dans ce cas, un
simple rgulateur proportionnel peut savrer suffisant. Cependant, pour filtrer les fluctuations
de vdc, un FPB du premier ordre peut tre ajout en sortie du rgulateur proportionnel. La
fonction de transfert du rgulateur est alors la suivante:
R( s ) =
kc
1+cs
(1.16)
d 1
( Cdc vdc2 )
dt 2
(1.17)
- 21 -
vdc2 ( s) =
2 pc* (s)
Cdc s
(1.18)
Ainsi, en boucle ferme la fonction de transfert est du second ordre et peut s'crire sous la
forme :
c2
H ( s) = 2
s + 2c s + c2
(1.19)
2kc
Cdc
1
et =
Cdc c
2 2 kc c
Pour raliser un bon compromis entre performances dynamique et statique doit tre
compris entre 0,5 et 0,707. Ainsi, afin d'obtenir un amortissement suffisant, le produit k c c
doit tre limit. Le choix de kc a pour objectif dobtenir un temps de rponse minimal afin de
ne pas nuire la dynamique du filtre actif. Dans la suite, nous tudierons l'apport des
techniques neuromimtiques dans l'amlioration de la commande des systmes lectriques.
avec par identification les paramtres caractristiques c =
Synapses
Axone
Dendrites
Noyau
Neurone artificiel
Poids de connexion
Signal de sortie
Signal dentre
Fonction dactivation
Le vritable essor des rseaux de neurones a dbut au cours des annes 80 avec une
variante multicouche du perceptron et la rgle d'apprentissage de rtropropagation. Une
synthse complte sur l'volution des rseaux de neurones et de leurs classifications peut tre
trouve dans le livre d'Haykin, [HA-94] ou celui de Dreyfus et al. [DR-02].
I.4.2. Architectures et apprentissage des rseaux de neurones
On peut distinguer trois types d'architectures de rseaux de neurones : les rseaux non
boucls, les rseaux boucls et les rseaux connexions complexes.
Les rseaux non boucls ou rseaux propagation avant (feedforward networks) ont
leurs neurones organiss sous la forme d'une ou de plusieurs couches successives.
L'information circule de la couche d'entre vers la couche de sortie au travers
d'ventuelles couches intermdiaires mais sans retour en arrire. Le Perceptron adopte
ce type d'architecture.
Les rseaux boucls ou les rseaux rcurrents (recurrent networks) possdent une
structure similaire celle des rseaux unidirectionnels mais complte par des
connexions entre lments de la mme couche ou vers des couches amonts . Ces
rseaux sont assez puissants car leur fonctionnement est squentiel et adopte un
comportement dynamique.
La catgorie des rseaux connexions complexes concerne tous les rseaux non
rpertoris dans les deux catgories prcdemment cites. Nous pouvons mentionner les
SOM (Self Organizing Map), LVQ (Learning Vector Quantization), ART (Adaptative
Resonance Theory), RCE (Restricted Coulomb Energy), les rseaux probabilistes, etc.
Dans [ME-03], Meireles et al. font une revue exhaustive des applications industrielles des
rseaux de neurones. Cet article a pour but de permettre aux industriels de dcider du choix du
type de topologie et d'algorithme d'apprentissage des rseaux de neurones adapts au
problme rsoudre. L'apprentissage fait appel des exemples de comportement du
processus modliser.
L'apprentissage est supervis quand il est possible de fournir une sortie dsire. Les
poids du rseau de neurones sont ajusts en fonction d'un signal d'erreur qui est la
diffrence entre la sortie fournie par le rseau et la sortie dsire.
L'apprentissage est non-supervis lorsque l'adaptation des poids ne dpend que des
critres internes au rseau. L'adaptation se fait uniquement avec les signaux d'entres.
Aucun signal d'erreur, aucune sortie dsire n'est prise en compte.
L'apprentissage est de type par renforcement lorsque le rseau de neurones interagit
avec l'environnement. L'environnement donne une rcompense pour une rponse
satisfaisante du rseau et assigne une pnalit dans le cas contraire. Le rseau doit ainsi
dcouvrir les rponses qui lui donnent un maximum de rcompenses.
Le choix d'utiliser une architecture de rseau de neurones, ou un type d'apprentissage
dpend de l'application mais aussi des capacits de traitement du systme sur lequel ces
architectures vont tre implantes. Les perceptrons se prtent bien nos applications du fait
de la simplicit de leur mise en uvre et du droulement parallle des calculs qui rendent
l'apprentissage en ligne plus efficace. Une couche cache unique avec des fonctions
d'activations non linaires peut garantir de bons rsultats [SA-89]; ce qui tablit les
perceptrons comme une classe dapproximateurs universels. Quant au nombre de neurones, il
est dtermin de manire exprimentale sans rgles particulires.
De manire gnrale, un perceptron multicouches contient une couche dentre (la rtine),
une ou plusieurs couches caches, charges des calculs suivant une fonction de transfert avec
- 24 -
un seuil, et une couche de sortie (couche de dcision). La couche dentre reprsente toujours
une couche virtuelle associe aux entres du systme. Elle ne contient aucun neurone tandis
que les couches suivantes sont des couches de neurones. Dans lexemple illustr la figure
I.14, il y a 4 entres, 3 neurones sur lunique couche cache et 2 neurones sur la couche de
sortie. Les sorties des neurones de la dernire couche correspondent toujours aux sorties du
systme.
Les neurones sont relis entre eux par des connexions pondres. Ce sont les poids de ces
connexions qui gouvernent le fonctionnement du rseau et programment une application de
lespace des entres vers lespace des sorties laide dune transformation non linaire.
Lalgorithme de rtropropagation du gradient consiste alors mesurer lerreur entre les sorties
dsires et les sorties observes rsultant de la propagation vers lavant des entres et
renvoyer cette erreur travers les couches du rseau en allant des sorties vers les entres,
jusqu ce que les poids des connexions se stabilisent.
W0 (t)
x1(t)
W1 (t )
x2 (t)
W2(t)
y(t)est
xn1(t)
Wn1(t)
xn (t )
Wn(t)
e(t )
x(t)
Encore appele rgle delta ou LMS (Least-Mean Squares), la convergence de cet algorithme
d'apprentissage supervis a t dmontre dans [WI-96]. Les principales applications de
l'Adaline se trouvent dans le filtrage adaptatif et dans la prdiction des signaux.
L'apprentissage est ralis par itration selon les tapes suivantes :
1. Initialisation du vecteur poids W T (t ) et du paramtre d'apprentissage
2. Application du vecteur X(t) en entre du rseau,
3. Calcul de la sortie y (t ) est = W (t ) T X (t )
4. Calculer de l'erreur d'estimation e(t) = y(t) y(t)est
.e(t ). X (t )
5. Mise jour du vecteur poids par lexpression W (t + 1) = W (t ) + T
, 0 < <1
X (t ). X (t )
t + 1 et retour l'tape 2.
6. t
X (t ) = [1 sin t
- 27 -
La commande floue : Cest lapplication de la logique floue qui repose sur la thorie des
ensembles flous dveloppe par Zadeh (1965). Depuis 1990, anne de sa vritable closion, la
logique floue sintroduit dans de nombreuses applications grand public notamment au
Japon. Sa mise en uvre est maintenant facilite par la disponibilit de composants ddis et
de puissants outils de dveloppement. Pour la mise en uvre de la commande floue, on
procde tout dabord la fuzzification qui consiste transformer les entres relles du
systme en un sous-ensemble flou de variables. On utilise alors ces variables floues dans un
mcanisme d'infrence qui cre et dtermine les variables floues de sortie en utilisant les
oprations sur les fonctions d'appartenance. Finalement, on effectue la dfuzzification qui
consiste extraire une valeur relle de sortie partir de la fonction d'appartenance du sousensemble flou de sortie. La logique floue, comme les rseaux de neurones, s'est largement
rpandue ces dernires annes dans les applications lectriques.
Les systmes neuro-flous : L'utilisation conjointe des rseaux de neurones et de la logique
floue permet de tirer les avantages des deux mthodes ; les capacits d'apprentissage de la
premire et la lisibilit et la souplesse de la seconde. Diverses combinaisons de ces deux
mthodes ont t dveloppes depuis 1988. Elles ont donn naissance aux systmes neuroflous, qui sont le plus souvent orientes vers la commande de systme complexes et les
problmes de classification. George Lee et al. dans [Lee, 2001] dfinissent un systme neuroflou comme tant un rseau neuronal multicouche avec des paramtres flous, ou comme un
systme flou mis en application sous une forme distribue parallle. Des applications dans le
traitement du signal et le filtrage adaptatif ont t ralises avec une catgorie darchitecture
appel ANFIS. Plusieurs ouvrages et articles montrent de bonnes performances du modle
ANFIS lorsqu'il est utilis dans la commande de moteurs [Grabowski, 2000], [Akcayol,
2004], [Melin et Castillo, 2005].
Les algorithmes gntiques : Les algorithmes gntiques, comme les rseaux de neurones,
font partie des Rseaux Adaptatifs Non-linaires [Renders, 1995]. Ils sont composs d'un
grand nombre d'units lmentaires ou agents qui traitent l'information le plus souvent de
faon parallle et distribue. Les algorithmes gntiques ont t dvelopps des fins
d'optimisation. Ils permettent la recherche d'un extremum global. Ces algorithmes s'inspirent
des mcanismes de slection naturelle (propos par Darwin) et de la gntique de l'volution.
Un algorithme gntique fait voluer une population de gnes en utilisant ces mcanismes.
Cette technique est peu utilise, par comparaison aux trois prcdentes, dans le cas des
applications lectriques. Le nombre de calculs et d'itrations que ncessite le processus de
dtermination des rgles est trs lev.
I.5. METHODOLOGIES DE CONCEPTION DES CONTROLEURS NUMERIQUES
POUR LES SYSTEMES DE CONVERSION DE L'ENERGIE ELECTRIQUE
I.5.1. Implantation des architectures de commande.
Les progrs technologiques dans le domaine de la micro-lectronique permettent
aujourdhui dintgrer des architectures complexes plusieurs millions de transistors sur un
mme substrat. Pour ce faire, il est ncessaire d'utiliser une mthode de conception l'aide de
systmes de dveloppement sur ordinateur (outils CAO). Elle consiste formaliser le cahier
des charges sous forme de descriptions fonctionnelles, de schmas, de machines d'tats,
afin d'en raliser une simulation et ainsi pouvoir valider la fonctionnalit. Le langage VHDL
(Very high speed integrated circuits Hardware Description Langage) est gnralement utilis
pour le dveloppement des applications. En fonction de celles-ci, on peut avoir recours
l'implantation analogique ou numrique. La cible gnralement programme peut tre de type
processeur (processeur, DSP pour Digital Signal Processing) ou de type logique
- 28 -
(CPLD, FPGA, ASIC) ou mixte (on parle alors de Co-design pour Concurrent Design). Les
CPLD (Complex Programmable Logic Device) qui intgrent plusieurs circuits logiques
programmables, sont considrs comme des composants rapides tandis que les FPGA (Field
Programmable Logic Array) offrent une forte densit dintgration. Les ASICs (Application
Specific Integrated Circuit) quant eux sont des circuits utiliss pour des applications
spcifiques.
I.5.1.1. Modlisation analogique ou Numrique ?
a) Modlisation Analogique
Cette approche offre un avantage certain du fait que les grandeurs traites sont des grandeurs
continues, ce qui permet de raliser un contrle avec une haute rsolution. Toutefois, les
composants analogiques sont soumis aux contraintes thermiques et de vieillissement qui
conduisent des variations comportementales nfastes impliquant un rajustement rgulier
des paramtres du systme lectronique. Ainsi, bien que la conception dune commande
analogique soit simple, sa ralisation est dautant plus dlicate que le nombre de composants
augmente. De nos jours, la description comportementale des circuits analogiques peut se faire
grce des langages comme VHDL-AMS (VHDL-Analog and Mixed Signal) [PE-05]. Il est
alors concevable de modliser des systmes lectriques (interrupteurs de puissance, etc.) et
mme non lectriques (lments hydrauliques, thermiques, etc.). Cette modlisation qui
correspond une cible ASIC est tout de mme peu utilise contrairement la modlisation
numrique.
b) Modlisation numrique
Cette approche peu sensible au vieillissement et aux perturbations diverses, permet une
grande flexibilit de modification des structures de contrle. En outre, grce la ralisation
simple des fonctions de mmorisation et de retards, utiles pour l'laboration de certaines
fonctions trigonomtriques, il est possible de raliser des algorithmes ayant un niveau de
complexit plus haut que celui obtenu avec des contrles analogiques. Les avantages des
circuits intgrs numriques en termes de puissance, de rapidit de traitement et de
communication ainsi que de cot sont intressants. Toutefois, le monde rel tant analogique,
les circuits numriques sont lis un environnement analogique par des Convertisseurs
Numrique Analogique (CNA) et des Convertisseurs Analogique Numrique (CAN) format
binaire dont la prcision est relative aux performances dchantillonnage et de quantification.
Dune manire gnrale cette modlisation offre plus datouts que la modlisation analogique.
I.5.1.2. Solution dimplantation type processeur ou mixte
De nos jours, limplantation des fonctionnalits de commande nest plus seulement
envisage de manire logicielle partir des processeurs programmables, microcontrleurs ou
cibles ddies DSP conues pour des applications prcises telles que la MLI. On soriente de
plus en plus vers des solutions dites de conception conjointe logicielle-matrielle ou mme
entirement matrielle [KE-02]. La solution dimplantation logicielle offre lavantage dtre
gnralement base sur la programmation avec des langages de haut niveau tel que le langage
C; ce qui diminue le temps de conception. Pour la mise en uvre, des logiciels tels que
Matlab/SimulinkTM permettent partir dune interface graphique, de gnrer un code
implantable dans des DSPs en utilisant lutilitaire dSPACE.
Limplantation sur cible conjointe logicielle-matrielle ou Co-design a pour but de choisir
pour chaque fonctionnalit d'un systme, entre une solution type processeur
(microcontrleur, DSP) et une solution intgre (ASIC, FPGA). Cela consiste choisir
- 29 -
Fig. I.16. Rapport performances / flexibilit pour les principales technologies [JO-09]
- 30 -
Fig. I.17. Structure interne dun FPGA Altera Stratix II de technologie 90nm
Les structures de calcul grain fin prsentes dans les FPGA conviennent bien la ralisation
matrielle d'algorithmes pouvant exploiter un paralllisme massif au niveau du bit ou
s'adaptant bien des architectures hautement pipelines.
c) Modes de reconfiguration des FPGA
En plus du nombre de cellules disponibles (taille du circuit) et la frquence maximale
laquelle peut fonctionner un circuit, les FPGA peuvent tre caractriss par le mode et la
- 31 -
- 32 -
Technologie
EPROM
(UVPROM)
Inconvnients
Circuits annexes et
Reconfigurable in situ
procdure
dinitialisation
Reprogrammable
aprs Botier cher (fentre
effacement aux ultra-violets optique)
Antifusible
Rapide
SRAM
Avantages
Programmable une
seule fois
Principaux fabricants
Altera,
Xillinx,
Atmel, Latice
tous
Cypress,
Actel,
Quicklogic et Texas
Instruments
Fig. I.19
19
99
19
97
La figure I.19 prsente lvolution entre 1997 et 2005 des cots de fabrication des circuits
raliss avec des ASIC en comparaison avec ceux utilisant les FPGA par rapport au volume
de production.
On peut aisment remarquer que sil tait prfrable de choisir les ASICs partir dun volume
de 200 000 pices fabriquer en 2001, ce seuil est port une quantit de 1.000.000 de pices
ds 2003. On peut ainsi imaginer aujourdhui que le choix du FPGA reste judicieux pour des
volumes de fabrication de quelques millions de pices, ceci grce aux progrs techniques et
technologiques.
I.5.2. Mthodologies de conception
Afin de satisfaire les avances technologiques actuelles : densit dintgration de plus en
plus leve, conception de circuits toujours plus complexes, les concepteurs proposent
dutiliser des approches mthodiques pour matriser le flot de dveloppement. Une
mthodologie peut se considrer comme une boite outils dans laquelle le concepteur
trouve une varit doutils : modles, solutions, mthodes. Reste au concepteur trouver pour
chaque situation loutil appropri pour une rsolution efficace de son problme. Nous allons
dans la suite faire une prsentation de quelques modes de conceptions de contrleurs
numriques.
I.5.2.1. La mthode descendante Top-Down
Lapproche descendante part du systme en circuits puis sous-circuits et volue jusquau
schma compos de transistors [SJ-97]. A chaque niveau dabstraction correspond un modle
adquat comme le montre la figure I.20
- 34 -
Au niveau "comportemental", le circuit est spcifi en terme de pas de calcul spar par
des points de synchronisation ou de lecture/criture des entres/sorties. On parle ici de
synthse comportementale dont lobjectif est de dcouper ces pas en ensemble de cycles
dhorloge pour fournir une architecture synchrone. Le langage de description utilis est le
VHDL comportemental.
Au niveau "transfert de registre" (Register transfert level ou RTL) les oprateurs sont
associs aux modules de bibliothques et les variables aux points mmoires pour obtenir
une reprsentation en transfert de registre. Larchitecture de la fonctionnalit et la
synthse RTL transforme le circuit spcifi pour chaque cycle dhorloge en un ensemble
dquations boolennes. Le langage de description utilis est le VHDL synthtisable.
Le niveau "Physique" prend en considration les informations lectriques du systme. Il
possde le plus haut degr de prcision dans le modle. Cest le niveau le plus bas.
I.5.2.2. La mthode base sur des Blocs Rutilisables
Nous entendons par bloc un lment fonctionnel dune bibliothque dont le concepteur
dispose et quil peut directement infrer ou instancier. Ils sont de type matriel (bloc dj
physiquement implant, dpendant de la technologie, trs optimis) et logiciel (bloc dcrit en
langage de haut niveau VHDL ou Verilog souvent paramtrable et synthtisable).
Lun des problmes majeurs concernant la rduction du temps de conception rside dans la
bonne ou la mauvaise utilisation des blocs existants. Lefficacit dune mthode de
rutilisabilit se mesure par des critres intuitifs que sont la slection, la spcialisation et
lintgration. La figure I.21 montre graphiquement lenchanement logiques des trois critres
prcdents dans le cas dune intgration dans un mme systme (SoC - System on Chip) de
blocs IP.
nombreux critres, souvent antagonistes. Ainsi, nous devons rpondre des questions comme
la dlimitation de l'activit du concepteur et celle de l'outil, ou encore de dterminer quel est
le langage de modlisation/programmation le plus appropri.
La mthode A3 consiste en l'tude de l'intgration sur silicium (ASIC ou FPGA)
d'algorithmes non triviaux se prtant a priori difficilement une ralisation matrielle
efficace. L'originalit de cette approche rside dans le fait que les algorithmes initiaux sont
systmatiquement analyss et remis en cause pour respecter les contraintes de conception :
temps de calcul, surface du circuit, L'optimisation est donc la fois algorithmique et
architecturale [GR-99]
I.5.2.4. La mthode de conception modulaire
Elle consiste partitionner un problme de conception en le dcomposant en une somme
de fonctions suffisamment indpendantes et gnriques pour constituer des modules
fonctionnels si possible rutilisables. Ltape de partitionnement utilise les spcifications du
systme (type dentres/sorties, protocole de communication, format de donnes changes
entres les diffrents modules) dans le but de produire une dcomposition modulaire
hirarchique. Cette approche est facilite par lutilisation de langages de modlisation de haut
niveau dabstraction tel que VHDL.
I.5.2.5. Le cycle de dveloppement traditionnel en V
La reprsentation du cycle de dveloppement la plus couramment utilise par les quipes
de dveloppement est celle du cycle en V. A l'intrieur d'un tel cycle de dveloppement, la
conception peut tre vue de manire descendante et ascendante. Ce cycle est reprsent par le
schma de la figure I.22. Ce graphique comporte deux zones distinctes :
La premire zone reprsente par l'aile gauche du cycle en V est un travail d'analyse en
descendant. Il permet de dterminer partir du cahier des charges, le dcoupage d'un systme
en blocs fonctionnels. Ces analyses correspondent aux diffrentes tches que le systme doit
accomplir sans tenir compte des composants lectroniques qui les raliseront. Ce dcoupage
donne ensuite lieu une exploration architecturale dont l'objectif est de dfinir l'architecture,
le nombre et le type de composants (d'excution, de communication ou de mmorisation) pour
excuter l'ensemble des fonctionnalits du systme tout en respectant les contraintes dictes
par le contexte d'utilisation (performances, taille mmoire, . . .). Une fois ce travail accompli,
les composants des couches les plus basses du circuit sont alors dfinis.
La seconde partie du cycle de dveloppement en V permet de valider le prototype en cours
de dveloppement. On dtermine alors par un test systmatique si chaque composant remplit
bien sa tche. Dans le cas contraire, un retour l'analyse des fonctions de base est ncessaire
afin de modifier ses comportements ou de dfinir une nouvelle palette de composants et de
crer un nouveau prototype. La phase de vrification des sous-systmes du dispositif fait alors
suite la validation de l'tape prcdente. Cette tape de vrification peut galement
dboucher sur des erreurs et un retour sur l'analyse fonctionnelle permettra de crer un
nouveau prototype suivi des diffrentes phases de correction d'erreurs et un autre retour
ventuel sur l'tape d'analyse fonctionnelle si tous les sous-systmes ne sont pas valids.
Dans le cas chant, viennent les tests du systme complet, qui s'ils russissent, dbouchent
sur l'ultime phase de test paramtrique encore appel test grande chelle prcdant la mise
sur le march.
- 36 -
de 2, chacune d'entre elles est accorde sur une harmonique. Le vecteur de la couche d'entres
possde 90 lments traduisant l'amplitude d'une seule priode du courant harmonique. La
couche cache contient 20 neurones diviss en deux groupes partiellement connects. Les
deux sorties du rseau sont ensuite compares avec deux signaux de mmes frquences que
les deux harmoniques estimer. Une fois l'apprentissage accompli, les amplitudes des
harmoniques 3 et 5 sont identifies avec une erreur qui se situe autour de 0.2%.
Des mthodes qui combinent la transforme de Park avec des rseaux de neurones ont t
explores. L'identification des harmoniques s'effectue alors dans l'espace des puissances
instantanes actives et ractives. Dans cet espace deux dimensions, une grandeur triphase
est reprsente par deux composantes. Ce principe est mis en uvre dans [VA-02] par
exemple o pour chaque phase, un rseau Adaline estime l'amplitude de la frquence
fondamentale du signal. Cela permet d'isoler les composantes harmoniques et de dterminer
les courants de rfrences injecter dans le rseau lectrique pour compenser les
harmoniques. Un second rseau de neurones, du type multicouche, associ l'algorithme
d'apprentissage de rtropropagation, ralise la loi de commande de l'onduleur.
Des tudes plus rcentes [MA-04] combinent deux structures de rseaux Adaline
plusieurs sorties afin d'identifier prcisment les composantes harmoniques et symtriques du
courant.
Toutes les mthodes cites prcdemment se rvlent insuffisantes lorsque la frquence
fondamentale varie dans des proportions importantes. Bien que cet aspect soit pris en compte
avec des rsultats probants dans des travaux actuels, nous pouvons noter qu'en pratique, les
variations de frquence ne sont pas excessives.
I.6.1.3. Mthodes de rgulation et commande de londuleur
L'objectif de la mthode de compensation est de rinjecter les courants de rfrence dans le
rseau lectrique. Cette opration se fait par une loi de commande travers la partie puissance
(l'onduleur de tension, l'lment de stockage d'nergie et le filtre de sortie reprsents sur la
figure I.1). On recense dans la littrature des commandes par hystrsis, et la commande MLI.
A linstar de la partie identification des courants du FAP, les rseaux de neurones peuvent
galement tre utiliss dans la partie commande. La commande d'un onduleur monophas par
un rseau de neurones est ralise dans [DE-03]. Un rseau de type Adaline est conu avec un
vecteur d'entre form de 5 lments correspondant au signal de rfrence et de commande
retards respectivement 2 et 3 fois. Cette architecture trs simple ncessite peu de calculs et
travaille en ligne en tenant compte des variations dans les charges linaires et non linaires.
Les auteurs ont dmontr la stabilit de cette analyse. Dans [SH-04] les auteurs utilisent deux
rseaux Adaline en cascade pour estimer les courants harmoniques et commander un onduleur
monophas.
Un rseau de neurones multicouche avec deux couches caches est utilis pour apprendre
une commande par hystrsis [VA-03]. Ce mme rseau de neurones est plac dans la boucle
de rgulation et fonctionne hors ligne. L'inconvnient de cette approche est que le rseau de
neurones n'est pas adaptatif et de ce fait, il ne tiendra pas compte des changements pouvant
intervenir dans le rseau lectrique. Plusieurs travaux antrieurs comme celui de S. Round et
al. dans [RO-93] permettaient dj de raliser une commande par des rseaux de neurones
adaptatifs.
Les performances lies limplication des techniques neuronales aux fonctionnalits de
commande des systmes lectriques ont motiv O. Abdeslam et al, dans [DJ-07] proposer
une approche unifie sanctionnant la gnralisation des rseaux de neurones dans
l'architecture de contrle-commande du FAP. Cette stratgie du tout-neuromimtique
permet ainsi damliorer les performances de filtrage. Lobtention dune structure modulaire
- 39 -
filtrage de courants harmoniques. Cest pourquoi, nous avons retenu lapplication au filtrage
actif parallle. Cette application est considre comme trs exigeante car elle implique des
bandes passantes trs leves, ce qui influence considrablement la stabilit du systme. Dans
ce contexte, la boucle de contrle interne de courant devient critique. De plus la modlisation
d'un FAP est rendu plus complexe du fait que les performances de chaque bloc constitutif sont
interdpendantes d'o la ncessit avre d'une slection rigoureuse des techniques de
commande utiliser. Aprs un tat de l'art sur les mthodes classiques et modernes de
commande, le choix a t port sur les techniques base de rseaux de neurones du fait de
leur capacit d'apprentissage qui permet de concevoir des structures suffisamment
adaptatives. C'est ainsi qu'une telle stratgie de commande applique aux FAPs, devrait
conduire des dispositifs de filtrage robustes aux variations de la charge non linaire, aux
situations de dsquilibres de la tension du rseau, ainsi qu'aux variations de ses paramtres
(frquence, amplitude, phase), etc. En outre, la gnralisation de cette technique intelligente
toute la commande du FAP permet d'avoir une structure homogne et bnficiant du
paralllisme inhrent aux rseaux de neurones.
C'est alors que l'utilisation des circuits logiques reconfigurables tels que les FPGAs, du fait
de leur structure parallle, revt un avantage particulier pour l'implmentation de la
commande neuronale du FAP. Ceci passe par le choix d'un outil de synthse logique adquat
offrant des facilits de conception permettant un bon compromis entre un temps de
dveloppement acceptable et une possibilit d'optimisation de l'intgration sur le composant
en fonction des contraintes de surface.
- 42 -
CHAPITRE II
APPROCHE MODULAIRE EN VUE
DE LA CONSTITUTION D'UNE
BIBLIOTHEQUE DEDIEE AU
DEVELOPPEMENT SUR FPGA DE LA
COMMANDE DES FAPS
- 44 -
- 45 -
Modlisation
et validation
fonctionnelle
Exploration
conjointe
algorithme/
architecture
Qualit de
larchitecture
rsultante
Conception
dapplications
drives
(flexibilit)
++
++
++
++
+++
++
Fig II.3. Un multiplieur parallle pour raliser le produit une entre 16 bits dcompose en 2
groupes et un coefficient de 10bits [Altera]
Il n'existe dans la bibliothque du synthtiseur que nous avons utilis qu'un multiplieur
deux entres et un bloc "gain" correspondant un multiplieur deux entres dont l'une
recevant un coefficient constant. C'est ainsi que la ralisation d'un multiplieur entre
multiples et variables ne peut se faire qu' partir de multiplieurs deux entres. A titre
dexemple, un multiplieur trois entres e1, e2 et e3 comme celui de la figure II.4, intgre
deux multiplieurs deux entres. Toutefois, ceci nest pas sans consquence sur la taille des
bus de donnes qui augmente considrablement au niveau du rsultat R. On peut ainsi
paramtrer la structure obtenue de manire limiter la taille des donnes en sortie. La
philosophie tant ici de ne jamais calculer avec plus de prcision que ncessaire.
Fig. II.5. Diviseur amlior : a) Diviseur de Dsp BuilderTM - b) Modle du diviseur amlior
Le facteur k permet de contrler la prcision de la division, dans ce sens que, plus k est lev,
plus grande est la prcision. Toutefois la prcision sera toujours limite une valeur
satisfaisante cause de la contrainte sur la taille des bus de donnes dans loutil de synthse
choisi et celle lie aux ressources disponibles.
II.3.1.3. Les blocs trigonomtriques
Dans la commande du FAP et la fonction d'identification des harmoniques en particulier, il
faut faire face plusieurs difficults afin de gnrer les sinusodes qui constitueront dans la
plupart des cas les entres des Adalines. Le premier cueil se trouve dans le calcul des cosinus
et sinus de la phase de lchantillon considr, le second dans la multiplication par le
coefficient damplitude.
- 51 -
N 1
avec i {0, 2 }
(2.1)
Dans le domaine numrique, la prcision des chantillons stocks en ROM est forcment
limite, aussi les valeurs des Ei calcules prcdemment sont limites l bits en pratique. Le
nombre de bits de la ROM rsultante est donc de 2N.l. Plus le nombre dchantillons stocks
dans la ROM est important, plus l'intervalle de phase entre deux chantillons successifs est
faible. De mme, plus l est grand, plus lerreur de quantification sur l'amplitude est faible.
Pour obtenir une bonne prcision, la fois en phase et en amplitude, il est souhaitable
dutiliser une ROM aussi importante que possible. Cela a cependant des consquences
nfastes sur la frquence dhorloge maximale que peut atteindre le circuit cible et sur la
surface occupe.
Il est possible en pratique d'utiliser des techniques de compressions de ROM pour rduire
la surface occupe par les ROM charges de produire les chantillons de sinusode. La
mthode la plus directe consiste ne pr-calculer dchantillons que pour un seul cadrant du
cercle trigonomtrique, et exploiter les symtries de la fonction cosinus pour valuer les
angles situs dans les autres quadrants, grce des oprations combinatoires simples [NI-98].
D'autres architectures de gnration des sinusodes reposent sur des filtres ou des systmes
dinterpolation [SO-04]. Une nouvelle architecture parallle utilisant un processeur CORDIC
modifi a t prsente dans [AR-06]. Larchitecture rsultante autorise lutilisation efficace
dun pipeline avec recodage de langle, qui permet dobtenir un chemin critique court et donc
une frquence de fonctionnement du circuit FPGA plus importante. A prcision gale, un
processeur ainsi modifi occupe beaucoup moins de surface quune architecture base de
ROM quivalente, il peut donc tre dupliqu pour autoriser le traitement en parallle de
plusieurs chantillons.
Le FPGA Stratix II utilis dans nos travaux peut tre considr aujourd'hui comme un
circuit de densit moyenne. C'est ainsi que nous faisons le choix d'adopter une architecture
base de ROM pour la modlisation des blocs trigonomtriques, mais avec un choix judicieux
du nombre d'chantillons et du format de donnes gnres. Des blocs comme le cosinus et le
sinus seront alors crs grce une LUT qui contiendra les valeurs des cosinus et sinus prcalcules sur une priode. La figure II.6 prsente l'volution de la fonction acos ralise aussi
selon cette approche dans laquelle un nombre fini d'arguments en radians de la fonction
cosinus est stock dans une LUT, pour des valeurs du cosinus comprises dans l'intervalle
[0,1]. Une technique de compression du contenu de la ROM pourra en cas de besoin nous
permettre de minimiser les ressources dimplmentation.
- 52 -
3
X0
Xa
X = 2 ( X 1 X 1 X ) =
X
=
C
O
b 3 a 2 b 2 c
X
X c
1
(Xb Xc )
1
1
1
Xa +
Xb +
Xc
3
3
3
2
1
1
Xa
Xb
Xc
3
6
6
1
1
Xb
Xc
2
2
(2.2)
- 53 -
X b (k )
X c (k )
1 3
X 0 (k )
Xa (k)
X b (k )
1 3
1 2
23
X (k )
X (k )
X c (k )
1 3
1 3
X 0 (k )
2 3
1 6
1 6
X (k )
1 2
1 2
X (k )
Fig. II.7. Architecture de la transformation de Concordia (a) Modle avec 3 phases de calcul
et 6 multiplieurs (b) Modle quivalent avec 2 phases et 8 multiplieurs
II.3.2.2. La Matrice de rotation de Park
La matrice de rotation de Park, est utilise afin de raliser un changement de repre dans
un systme d'axe diphas ou triphas. Elle est gnralement exploite pour passer d'un repre
fixe li au stator d'une machine lectrique un repre tournant DQ li son rotor ou au
champ magntique. Elle sera aussi utile dans notre application de filtrage actif pour modliser
certaines mthodes d'identification d'harmoniques de courant. Si nous appliquons la relation
de transformation de Concordia sur un signal X permettant le passage au repre , la matrice
de rotation de Park note nous permettra d'obtenir par la suite ce signal dans le repre DQ
selon la relation 2.3.
XD
X X cos( ) + X sin( )
X = ( ) X =
Q
X sin( ) + X c os( )
(2.3)
A partir des expressions de la relation 2.3, on peut dduire l'algorithme de rotation de Park
selon la structure de la figure II.8.
Il est noter que les multiplieurs deux entres et le gain de valeur -1 sont des blocs de la
bibliothque de loutil de synthse tandis que les signaux cos et sin sont issus des blocs
trigonomtriques grains fins labors par nos soins selon le principe prsent la soussection II.3.1.3.
- 54 -
X (k ) cos X (k ) sin
X Q (k )
X D (k )
R ( p) =
K
Y ( p)
= Kp + I
X ( p)
p
(2.4)
R(Z ) =
K p + K ' Z 1
1 Z 1
(2.5)
avec K ' = K I Te K p
L'expression de ce rgulateur PI, qui lie sortie Y lentre X dans le domaine en Z, nous
permet de proposer la structure algorithmique de la figure II.9.
- 55 -
Z 1
Y
Z 1
Z 1
e(k )
X (k )
W(k)
Z 1
W(k+1)
XT (k)
f ( x) =
1
1 + e x
(2.6)
Fond sur cette expression, on peut simple raliser la fonction sigmode laide dune
fonction exponentielle, dun additionneur deux entres et dun diviseur. La fonction
exponentielle peut tre simplement ralise base d'une ROM de type LUT dans laquelle sont
stocks des chantillons pr-calculs sur une plage bien choisie. On peut obtenir un modle
simplifi de la fonction sigmode en mettant dans la LUT directement les valeurs
correspondant au dnominateur de la fonction. Ce qui nous permettrait d'avoir la structure de
calcul de la figure II.13 a). Il est tout aussi possible de raliser cette fontion uniquement
partir dune LUT, faisant ainsi abstraction de lutilisation du diviseur, dans la perspective
dune implantation sur FPGA plus efficiente. Dans tous les cas de figure, la simulation
prsente la figure II.13 b) permet de retrouver le comportement de la fonction sigmode
pour une variable d'entre quelconque.
- 57 -
(a)
(b)
f (x)
x
Fig. II.13. Fonction sigmode (a) Structure fonctionnelle, (b) Rsultat de simulation
Cest donc une fonction seuil car, lobservation de la courbe correspondante, les droites y=0
et y=1 sont asymptotes horizontales. Par ailleurs, la fonction dactivation linaire est la plus
utilise dautant plus quelle caractrise les Adalines, structure neuronale systmatiquement
privilgie dans nos travaux du fait de sa simplicit et par ricochet son taux rduit de
consommation de ressources de calcul. Etant donne que cette fonction rpond gnralement
la relation suivante f(x) = x, elle sera modlise tout simplement par un bloc gain unitaire.
Z 1
u
Z 1
Z 1
- 61 -
- 62 -
Fig. II.16. Structure modulaire de commande du FAP avec identification p-q et SRF
II.4.4. Analyse temporelle
Le diagramme temporel caractrisant le mode de fonctionnement de cette architecture est
donn par les figures II.17 et II.18. Lunit gnrale de contrle de larchitecture de
commande du FAP assure le contrle des diffrents modules parmi lesquels quatre sont
indpendants de la mthode d'identification choisie. Il s'agit :
- du module de dtection de la phase instantane
- du module de rgulation de la tension continue
- du module de calcul des courants de rfrence
- du module de contrle des courants
Dans le cas o l'identification du courant de rfrence se fait par la mthode p-q, on
retrouvera en plus :
- un module d'extraction des composantes symtriques de tension
- un module de calcul des puissances instantanes
- un module de calcul de composantes continues de puissances
Dans une mthode d'identification SRF, le calcul des courants de rfrence se fait tout
simplement par une transformation de Park inverse (DQ - abc). Dautre part, les modules
supplmentaires sont plutt :
- un module de transformation de Park directe (abc - DQ)
- un module de calcul de composantes continues de courants
Le diagramme temporel prsente les diffrentes oprations ncessaires pour la gnration
des signaux de commande via larchitecture de commande donne par la figure II.16. A
linstant tk, qui marque le dbut de la priode dchantillonnage k, les courants de charge et
ceux injects au rseau par le filtre ainsi que les tensions source et celui mesur ct continu
de l'onduleur sont chantillonns et le processus de conversion analogique numrique est
activ. Au mme instant tk, les blocs MUX et DEMUX sont slectionns pour permettre le
choix de la mthode d'identification. En plus, les modules "Dtection de la phase instantane"
et "Rgulation de la tension continue", commands par leur propre unit de contrle sont
activs.
Aprs un temps de calcul gal t, la phase instantane estime est gnre et le module
d'extraction des composantes symtriques de tension est activ pour ce qui concerne
l'identification par la mthode p-q. Ces composantes disponibles aprs un temps de calcul gal
tvd permettent le calcul des puissances instantanes qui se fait pendant un temps tpq. Ds cet
- 63 -
t pq
T1,2,3 ( k )
tk 1
vs ( a ,b ) ( k 1)
ic ( a ,b ) (k 1)
i f ( a ,b ) (k 1)
vdc ( k 1)
t pq
T1,2,3 ( k + 1)
tk
t pq
vs ( a , b ) ( k )
ic ( a ,b ) ( k )
i f ( a ,b ) (k )
vdc (k )
tk +1
TCT
vs ( a ,b ) ( k + 1)
ic ( a ,b ) ( k + 1)
i f ( a ,b ) (k + 1)
vdc ( k + 1)
Fig. II.17. Diagramme temporel de l'architecture de commande d'un FAP (identification p-q)
T1,2,3 ( k 1)
ti DQ
T1,2,3 ( k )
tk 1
vs ( a ,b ) ( k 1)
ic ( a ,b ) ( k 1)
i f ( a ,b ) (k 1)
vdc ( k 1)
T1,2,3 (k + 1)
t (i DQ )
tk
vs ( a ,b ) ( k )
ic ( a ,b ) ( k )
i f ( a ,b ) (k )
vdc ( k )
t (i DQ )
tk +1
TCT
vs ( a ,b ) (k + 1)
ic ( a ,b ) (k + 1)
i f ( a ,b ) (k + 1)
vdc (k + 1)
Fig. II.18. Diagramme temporel de l'architecture de commande d'un FAP (identification SRF)
Le temps de calcul total du module algorithmique de commande du FAP TCT sera ainsi obtenu
par la relation (2.7).
(2.7)
TET = t A/ N + TCT
(2.8)
- 64 -
- 65 -
CHAPITRE III
MODELISATION NEURONALE DE
LA COMMANDE DU FAP,
EVALUATION DES
PERFORMANCES DE FILTRAGE
III.1 INTRODUCTION
Comme prsent dans [DJ-07], il sagira ici dadopter une approche unifie de
modlisation neuronale de la commande du FAP qui va concerner quasiment tous les blocs
constitutifs. Lintrt de cette approche est dobtenir une architecture homogne base
essentiellement sur les rseaux de neurones de type Adaline reconnus pour leur flexibilit et
surtout leur relative simplicit dans loptique dune implmentation matrielle efficace.
De manire gnrale, la commande du FAP est dautant plus efficace que le systme de
synchronisation est robuste et fidle. Cest ainsi que nous tenterons de mettre les rseaux de
neurones artificiels au cur de la PLL utilise dune part pour lextraction des composantes
symtriques de tension et dautre part pour la dtection de la phase et de la frquence
instantanes du rseau. Il convient de rendre ce module prcis, robuste et adaptatif afin de
synchroniser au mieux le module dextraction des courants de rfrence.
Cette partie essentielle de la commande du FAP sera aussi ralise base dAdalines de
manire assurer une compensation slective et une identification correcte dharmonique
quelle que soient les conditions de fonctionnement. Il sagira dtre apte fournir les bonnes
rfrences de courant mme en prsence de dissymtrie ou de pollution harmonique la
source de tension, ainsi que lors de la variation dun paramtre quelconque du systme
lectrique. Cest ainsi que plusieurs mthodes didentification seront proposes, analyses et
compares en simulation.
Par ailleurs, nous nous intresserons aussi au module de contrle de courant dont
limportance est suffisamment exprime dans la littrature. A ce sujet, la modlisation
concernera essentiellement le rgulateur de la boucle de contrle destin injecter au point de
raccordement rseau un courant identique au courant de rfrence lui servant de consigne. En
sortie de la boucle, ce courant injecter est obtenu travers les branches du filtre passif
connect en aval de londuleur qui dans le mme temps reoit des impulsions MLI de
commande au niveau de ses IGBTs. Pour assurer une bonne conversion dnergie, la tension
ct continu de londuleur doit rester fixe. Une boucle de rgulation se chargera de la
maintenir fixe sans toutefois ncessiter un apport de techniques neuromimtiques.
Ce chapitre sera constitu de six parties. Tout dabord, la modlisation neuronale de la PLL
fera lobjet de notre attention. Ensuite suivra la proposition de quelques mthodes dextraction
des courants de rfrences base dAdalines avant une valuation comparative en simulation.
Dans la troisime partie, nous proposerons une mthode appele p-qm base sur la thorie des
puissances instantanes et exploitant une technique de multiplexage pour rduire le nombre
dAdalines travers larchitecture de commande du FAP dans le but de minimiser la surface
ncessaire une implantation sur FPGA. La quatrime partie nous permettra de discuter des
stratgies de poursuite de courant. Nous valuerons limplication dun contrleur PI neuronal
et dun rgulateur base de perceptrons multicouches dans la boucle de contrle de courant
par rapport un rgulateur PI classique. La rgulation de la tension ct continu de londuleur
par un rgulateur PI classique fera lobjet de la cinquime partie. On verra ainsi que ce
rgulateur est satisfaisant mme en prsence de la variation de la charge non linaire. Dans la
dernire partie, nous prsenterons les rsultats de simulation du systme de filtrage global
constitu de la source, de la charge et du FAP, pour diffrents schmas de commande.
III.2. BLOC DE SYNCHRONISATION
Une dtection prcise et rapide de la phase instantane de la tension du rseau est
essentielle pour assurer la gnration correcte des courants de rfrence. De plus, la PLL
utilise dans une application de filtrage actif doit prendre en compte des tensions dformes
tant par des harmoniques que par le bruit et exige de ce fait un algorithme de contrle robuste,
- 66 -
rapide et efficace. Une PLL triphase est dveloppe pour valuer la frquence et la phase
instantanes de la composante directe de la tension. Comme on peut le voir la figure III.1,
elle peut se construire autour de deux blocs fonctionnels avec dune part lextraction des
composantes symtriques et dautre part la dtection de la phase instantane de la tension du
rseau
(i )
vsfabc
(d )
vsfabc
Fig. III.1. Structure de base dune PLL avec deux blocs fonctionnels
III.2.1 Extraction des composantes symtriques de tension
Le principe de lextraction des composantes symtriques est bas sur la thorie des
puissances instantanes [RE-07], [RE-09], [AK-83]. Selon cette thorie, des puissances
actives et ractives sont calcules et leurs composantes continues sont instantanment
spares des composantes alternatives. Les puissances continues sont alors utilises pour
obtenir les composantes directes de tension dans le repre abc.
Nous avons vu au chapitre I que la relation (1.5) nous permettait dobtenir les puissances
instantanes partir du repre . De cette relation, la tension source dans ce repre peut tre
dduite et exprime selon la formulation gnrale (3.1) :
vs i
v = i
s
i p
1
=
i q i 2 + i 2
i
i
i p
i q
(3.1)
Cette expression peut tre utilise pour dterminer la composante fondamentale de la tension
directe partir de la composante fondamentale dun systme direct de courants et des
composantes continues des puissances associes.
v (fd)
1
(d ) = 2
2
v f iu + iu
iu
i
u
iu pu
iu qu
(3.2)
Les courants iu et iu exprims par (3.3) ont une amplitude unitaire et une phase nulle. Ils
peuvent tre utiliss en association avec le vecteur de tension source vs dans le repre
pour calculer les puissances fictives pu et q u selon la relation (3.4)
iu cos t
i =
u sin t
(3.3)
pu vs iu + vs iu
q = v i v i
s u
u s u
(3.4)
avec vs vs = 2 3C32T vsabc = T32T vsabc . La relation (3.5) permet dexprimer de manire dtaille
la puissance active fictive pu .
- 67 -
pu = vs iu + vs iu
N
3V cos nd
= [ cos(n 1)t sin(n 1)t ] nd
n =1
3Vnd sin nd
N
3Vni cos ni
+ [ cos(n + 1)t sin(n + 1)t ]
n =1
3Vni sin ni
(3.5)
Lexpression (3.5) est une somme de composantes harmoniques qui peut adopter lquation
linairement sparable (3.6)
y = X TW
(3.6)
avec
3Vnd cos nd
cos( n 1) t
3V sin
sin( n 1) t
nd
nd
X =
; W =
3Vni cos ni
cos( n + 1) t
sin( n + 1) t
3Vni sin ni
Ainsi, lapprentissage de lexpression (3.5) est ralisable par un rseau de neurones de type
Adaline. En considrant y dans (3.6) comme la sortie de lAdaline, son vecteur dentre X est
constitu de signaux sinusodaux de frquence multiple de celle de la composante
fondamentale. Cette structure neuronale rpond un apprentissage supervis, telle que sa
sortie yk est compare une valeur dsire pu obtenue partir des courants fictifs et la tension
source mesure vsabc. Lerreur e = pu y est utilise par un algorithme dapprentissage de type
LMS pour mettre jour les poids wk de lAdaline pour litration suivante. De cette manire,
ces poids convergent automatiquement. Aprs la phase dapprentissage, les lments du
vecteur W reprsentent les amplitudes des puissances issues des tensions directes de
frquence n et des courants de lexpression (3.3). La figure III.2 permet dillustrer la
mthode neuronale propose pour lextraction de la composante directe de tension.
pu
cos(n 1)kT
iu
iu
qu
vs vs
vsa
vsb
vsc
pu
T32T
iu
W1 (k )
sin(n 1)kT
cos(n + 1) kT
Wm1(k)
sin(n + 1) kT
Wm (k)
W2 (k )
cos(n 1)kT
iu
e( k )
X (k )
qu
W1 (k )
sin(n 1)kT
cos(n + 1)kT
Wm1(k)
sin(n + 1) kT
Wm (k)
vf
W2 (k )
e( k )
X (k )
vf
T32
va( d )
vb( d )
vc( d )
- 68 -
iu co s t
i =
u s in t
(3.7)
(d )
(i )
A partir des composantes fondamentales de tension directe et inverse vsfabc
et vsfabc
, on peut
(0)
dduire la composante homopolaire vsfabc
. Elles peuvent tre galement utilises par le
dtecteur de phase pour estimer la frquence instantane du rseau.
Tension dsquilibre
Vd_abc (V)
Vs_abc (V)
Vs_abc (V)
Vd_abc (V)
Vd_abc (V)
Vs_abc (V)
Cas idal
Fig. III.3. Rsultats de lextraction des composantes directes de la tension pour 3 conditions
III.2.2 Dtection de la phase instantane
La solution propose introduit une mthode alternative et avance de dtection de la phase
instantane qui peut tre applique tous les systmes triphass et dsquilibrs de type
courant ou tension. Comme un oscillateur contrl en tension (VCO) monophase, cette
approche essaie de maintenir le terme sin( ) proche de zro avec la phase du rseau et
sa valeur estime. Le dveloppement de ce terme permet dobtenir la relation (3.8).
sin( ) = sin cos cos sin
cos
(3.8)
la phase a, et sin peut tre associ la tension vsfbc 3 entre les phases b et c. En prsence
dun systme triphas dsquilibr avec des distorsions, les composantes haute frquence
sont filtres par le filtre passe-bas. Le VCO utilise un rgulateur PI et est base sur une
- 69 -
vsa
vsb
vsc
vsa( d )
3
vqf
vq
fn
d
s
vsb( d )
vsc( d )
Z 1
1
w (k) 1
acos 1
Te
s
2
W1(k)
Z 1
W2(k)
e(k )
(3.9)
(d )
(d )
En exprimant vsfa (t 1) et vsfa (t 2) , nous obtenons la forme itrative suivante de la tension
(d )
vsfa
(t ) :
(d )
(d )
(d )
vsfa
(t ) = (2cos Te )vsfa
(t 1) vsfa
(t 2)
(3.10)
- 70 -
1
w (k )
a cos 1
Te
2
(3.11)
Sur la figure III.5, est extrait du premier poids w1 (k ) de lAdaline aprs une intgration de
. dpendant Te, la performance de cette approche est influence par le choix de Te et par la
prsence des harmoniques. Toutefois, ce dsagrment est limin lorsque la mthode
neuronale dextraction des composantes de tension est associe cette stratgie simple et
rapide de dtection de phase base de rseaux de neurones. La figure III.6 prsente une
mesure de la frquence instantane du rseau effectue en utilisant la PLL neuronale
propose.
NEURONALE
DE
LIDENTIFICATION
DES
ic ( t ) = icf ( t ) + ich ( t )
(3.12)
Dans cette relation, icf et ich qui reprsentent respectivement le courant fondamental et le
courant harmonique peuvent s'exprimer de manire dtaille selon les relations (3.13) et
(3.14).
icf = I11 cos( kT ) + I12 sin( kT )
et ich (t ) =
{I
n = 2,..., N
n1
cos [ n( kT ) ] + I n 2 sin [ n( kT ) ]}
- 71 -
(3.13)
(3.14)
o est la pulsation fondamentale du rseau, un dphasage quelconque, I11 et I12 sont les
amplitudes associes au cosinus et au sinus du fondamental tandis que In1 et In2 sont les
coefficients des termes en cosinus et sinus du courant harmonique. n est l'ordre des
harmoniques gnres par la charge non-linaire. Le courant de charge peut alors s'crire sous
la forme matricielle selon l'expression 3.15.
ic ( t ) = W T ( t ) . X (t )
(3.15)
avec W le vecteur des coefficients Iij et X le vecteur des termes en cosinus et sinus
W T ( t ) = [ I11 I12
I 21 I 22 I n1 I n 2 ] et
W ( k + 1) = W ( k ) + .e ( k ) . X (k )
(3.16)
De cette faon,
sera le vecteur poids de l'Adaline dont les entres seront les termes du
vecteur X ( l'exception d'un terme constant correspondant un biais). La figure III.7 permet
d'illustrer l'utilisation de l'Adaline pour l'identification des harmoniques sur la phase a.
ica ( k )
W0 (k)
cos(kT )
Wa1(k)
sin( kT )
Wb1(k)
I11 cos(kT )
icaf (k)
ica h (k )
I12 sin(kT )
cos [ n( kT ) ]
Wan(k)
sin [ n( kT ) ]
Wbn(k)
ica ( k ) est
e(k )
X (k )
Fig. III.7. Utilisation de lAdaline pour l'identification des harmoniques de la 1re phase
Le courant fondamental estim est alors valu par l'expression 3.17 dans laquelle est
considr nul.
=
(3.17)
Par consquent, le courant harmonique se dduit de l'expression 3.12 par la relation 3.18.
- 72 -
(3.18)
Pour la plupart des applications, le paramtre d'apprentissage peut tre dtermin de faon
empirique sans porter prjudice la rigueur scientifique du travail
En outre, la mthode directe permet d'identifier individuellement les harmoniques afin de
raliser une compensation slective. A ce titre, il suffit de dterminer les amplitudes partir
des poids de l'Adaline correspondant aux composantes cosinus et sinus des harmoniques
concernes. Pour une harmonique d'ordre N, son amplitude sera obtenue par la relation 3.19.
(3.19)
Amplitude
100
20
14,28
Frquence(Hz)
50
250
350
x10-4
a)
b)
Somme des courants harmoniques 5 et 7 ordre
c)
Erreur (A)
Erreur destimation
d)
- 74 -
Fig. III.10. Les signaux gnrs par lalgorithme didentification des harmoniques
En rgime permanent, la figure III.11 a) nous montre une erreur destimation quasiment
nulle sous Matlab/SimulinkTM entre 0.27s et 0.3s. Dans lenvironnement de dveloppement
FPGA, cette erreur est de 0,15% (figure III.11 b). Cet cart qui peut tre justifi par les
contraintes du calcul numrique (format de donnes, etc.) effectu dans le FPGA, et par la
taille des donnes impose par les CNA de sortie de la carte de dveloppement est somme
toute ngligeable.
Erreur destimation en rgime statique sous Matlab/SimulinkTM
(a)
Erreur destimation en rgime statique sous Dsp Builder
(b)
Fig. III.11. Erreurs destimation sous (a) MatlabTM et (b) Dsp Builder
III.3.1.3. Rsultats du prototypage FPGA
Nous avons dabord utilis dans nos travaux une carte FPGA Stratix I pour limplantation
de lextraction des harmoniques. Selon le synthtiseur Quartus II, la consommation des
ressources du FPGA en phase de prototypage correspond un taux moyen de 34,2%. Il est
important de noter ici que les principales ressources de calcul sont utilises 100% en ce qui
concerne les blocs DSP et 40% pour les lments logiques, soit en moyenne 70%. Ce qui nous
permet dentrevoir limpossibilit de raliser limplmentation en triphas. Par consquent,
nous avons envisag dutiliser une nouvelle carte de dveloppement plus forte densit
dintgration comme la carte FPGA Stratix II acquise par la suite au laboratoire InESS, tout
en mettant en uvre une stratgie de rduction des ressources pour lidentification sur un
systme triphas de courants pollus.
Les rsultats de prototypage FPGA de lidentification des harmoniques de courants
prsents dans le tableau III.2, nous confirment que limplmentation dans un Stratix I
(EP1S80B956C5) fabriqu en technologie 130 nm, est impossible car le modle a besoin de
104.678 soit 132% dlments logiques de ce FPGA qui nen compte que 79.040. En utilisant
un Stratix II de rfrence EP2S180F1020C3 et fabriqu en technologie 90 nm,
limplmentation du modle est maintenant possible avec une consommation moyenne de
22,6% de ressources disponibles.
De manire gnrale, une valuation valable de la surface occupe dans un FPGA devrait
tenir compte essentiellement des ressources internes mobilises pour les calculs. Nous
pouvons citer les blocs DSP utiliss pour limplmentation des multiplieurs, les ALUTs qui
sont les cellules de base utilises dans le logiciel Quartus II pour la synthse logique, et dans
- 75 -
Disponibles
Stratix I
Stratix II
Elments logiques/ALUTs
Bits mmoire (RAM)
79.040
7.427.52
1760
143,520
9.383.040
104.678
0
8611
0
132
0
6
0
768
176
676
100
88
692
783
79
86
11
11
12
12
RAS
22,6%
RAS
31,33%
Blocs DSP
Broches d'E/S
PLL
Utilises
Stratix I
Stratix II
Consommation en %
Stratix I Stratix II
Tab. III.2. Rsultats comparatifs du prototypage de la mthode directe dans 2 cibles FPGA
III.3.2. Mthode Tri-Monophase Modifie
III.3.2.1. Rappel sur la mthode tri-monophase
De mme que la mthode directe, la mthode tri-monophase permet de traiter les trois
phases de faon indpendante, et de ce fait, s'applique aux systmes triphass et monophass.
Elle est base sur l'estimation de la composante fondamentale active et ractive du courant de
charge [DJ-07]. En multipliant le courant de charge de l'quation (3.12) respectivement par
sint et cost nous obtenons les expressions (3.20) et (3.21)
1
1
ica sin t = (I12 I12 cos2t + I11 sin 2t ) + ( I n 2 cos [ (n 1)t ] I n 2 cos [ (n + 1)t ])
2
2 n = 2... N
+
1
(I n1 sin [(n+ 1)t ] In1 sin [(n1)t ])
2 n=2... N
(3.20)
1
1
ica cos t = (I11 + I12 sin 2t + I11 cos2t ) + ( I n1 cos [ (n 1)t ] + I n1 cos [ (n + 1)t ])
2
2 n = 2... N
+
1
(I n2 sin [(n + 1)t ] + In 2 sin [(n 1)t ])
2 n =2... N
(3.21)
Les quations (3.20) et (3.21) peuvent se prsenter en notation vectorielle avec les relations
(3.22).
ica (t ) sin t = WsinT X sin (t )
(3.22)
T
ica (t ) cos t = Wcos
X cos (t )
T
avec Wsin = [ I12
- 76 -
1 cos 2 t
2{
T
Wcos
= [ I11 I12 I11 ... In2 In2 In1 In1 ...]
T
Xcos
(t ) = 1 {1 sin 2t cos2t ... sin [ (n +1)t ] sin [ (n 1)t ] cos [ (n 1)t ] cos [(n +1)t ] ...}
2
ic (t )sin t
I12
I12 sint
ic (t)sintest
icf (t )
ic (t )
ic (t ) cos t
I 11
I11 cost
ic (t )cos test
cos t
(3.23)
Pour chaque phase, le courant harmonique se dtermine par la relation (3.18). De plus, la
mthode tri-monophase rend possible l'identification slective des harmoniques.
III.3.2.2. Elaboration de la mthode Tri-Monophase Modifie
Une nouvelle approche a permis de modifier la mthode tri-monophase pour obtenir la
mthode Tri-Monophase Modifie (TMM) base sur un seul rseau de neurone. Cette
mthode propose dans [DZ-09] et [DZ-11a] est illustre par la figure III.13. Elle consiste
exploiter l'une des expressions (3.20) et (3.21) pour constituer l'Adaline correspondant afin
d'obtenir directement les deux amplitudes I11 et I12. Comme dans la mthode tri-monophase,
l'Adaline issu de l'expression (3.20) nous permet d'obtenir l'amplitude I12 de la composante
continue du courant fondamental ractif par le poids W0(k). Dans la mme expression, on
- 77 -
1
sin 2 t . Etant donn que ce terme reprsente la
2
troisime entre du mme Adaline, lamplitude I11 de la composante continue du courant actif
est par consquent le poids W2(k) correspondant cette entre. La dtermination des deux
amplitudes permet de retrouver la composante fondamentale du courant de charge, et de ce
fait le courant harmonique.
sin kT
ic(k)
W1 (t )
I11
W2 (t )
ic ( k )sin kT
1
sin(n + 1)kT
2
Wm1(t)
1
sin( n 1)kT
2
Wm(t)
icf (k)
I 11 cos kT
1
cos 2kT
2
1
sin 2kT
2
I 12 sin kT
I12
W0 (t)
ic (k)sinkTest
1
2
cos kT
Selon la figure III.14, le temps dtablissement des mthodes tri-monophases est denviron
50ms pour un THD de la composante fondamentale du courant de charge de 0,1%. On
constate ainsi que la dtermination conjointe du coefficient I11 dont lentre correspondante
nest pas un biais et de I12 partir du mme Adaline, naltre pas lefficacit de la mthode
didentification. Malgr un besoin de 92,8% dALUTs, la mthode tri-monophase ne peut
tre implmente sur un FPGA Stratix II EP2S180 car, selon le synthtiseur, le modle
ncessite 12 275 LABs, un nombre suprieur au nombre total disponible (8 970 LABs). Par
contre, la mthode TMM sintgre aisment en consommant 52% de ressources FPGA et
permet davoir des performances similaires celles obtenues avec la mthode trimonophase. Le tableau III.3 restitue le taux doccupation des ressources lors de
limplantation des deux mthodes.
Ressources de calcul Quantit disponible
ALUT
Bits mmoire (RAM)
143 520
9 383 040
768
Taux dutilisation en %
Tri-Monophas TMM
32
92,8
24
24
100
100
RAS
52%
Tab. III.3. Consommation des ressources FPGA pour les mthodes Tri-monophas et TMM
III.3.3. Mthode synchrone modifie
III.3.3.1. Mthode SRF neuronale
Selon la mthode SRF classique illustre la figure I.10, lextraction de la composante
continue des courants de charge dans le repre en quadrature DQ se fait par des FPB. Ces
filtres peuvent tre modliss par des rseaux de neurones de type Adaline afin de bnficier
de leur slectivit et de leur adaptabilit. Cette approche SRF neuronale aussi connue sous le
nom de Mthode des Courants Diphass (MCD) a t dveloppe par Djaffar Ould Abdeslam
en collaboration avec Damien Flieller de l'INSA de Strasbourg [DJ-05]. Le principe de cette
mthode est prsent la figure III.15.
- 79 -
iD
W0 (k)
cos 4 kT
W1 (k)
sin 4 kT
W2 (k)
cos [ ( n 1) kT ]
Wm1(k)
sin [ ( n 1) kT ]
Wm(k)
i D
f
e(k )
X (k )
ica
icb
icc
i D
iref
ic
T
T
32
( ) i
ref
ic ( )
1
iQ
W0 (k)
cos 4 kT
W1 (k)
sin 4 kT
W2 (k)
T32
irefa
irefb
irefc
i Q
cos [ ( n 1) kT ]
Wm1(k)
sin [ ( n 1) kT ]
Wm(k)
i Q
f
e(k )
X (k )
iD =
3
3
I1 cos ( 1 ) +
I n [cos ( ( n 1) t )cos ( n ) ) + sin ( ( n 1) t ) sin( n ) )]
2
n = 2N 2
iQ =
(3.24)
3
3
I1 sin ( 1 ) +
I n sin ( ( n 1) t n )
2
n = 2N 2
(3.25)
3
3
I1 sin ( 1 ) +
I n [sin ( ( n 1) t )cos ( n ) ) cos ( ( n 1) t ) sin( n ) )]
2
n = 2N 2
En notation vectorielle,
avec
iD =WDT X D (t )
(3.26)
iQ =WQT X Q (t )
(3.27)
3
WDT = I1 cos ( 1 )
2
3
I 5 cos ( 5 )
2
X D (t ) = [1 cos 4 t sin( n 1) t ]
- 80 -
3
I n cos ( n )
2
3
WQT = I1 sin ( 1 )
2
3
I 5 cos ( 5 )
2
3
I n cos ( n )
2
X Q (t ) = [1 sin 4 t cos( n 1) t ]
Les vecteurs
et
et
sont les vecteurs poids correspondants. La composante continue du courant diphas i D selon
l'axe D est reprsente par le poids W0(k) du premier Adaline tandis que le poids W0(k) du
second Adaline reprsente la composante continue du courant diphas i Q suivant l'axe Q. Les
composantes alternatives i D et i Q reprsentant respectivement les harmoniques selon les axes
D et Q seront calcules par :
i D iD i D
=
iQ iQ iQ
(3.28)
Les transformations T32 et P(t) appliques ces courants permettent l'obtention des courants
de rfrence irefa, irefb et irefc dans le repre triphas abc.
III.3.3.2. Modification de la mthode SRF neuronale
Une approche appele SRFM (SRF Modifie) dveloppe par nos soins a aussi t
prsente dans [DZ-09] et [DZ-11a] sous le label TPF (Two-Phase Flow). C'est une variante
de la mthode SRF neuronale utilise pour identifier les courants harmoniques, mais avec
cette fois un seul rseau de neurone de type Adaline. Cette approche reprend la transformation
du courant de charge du systme triphas successivement vers le repre puis vers le repre
en quadrature DQ grce respectivement la matrice de Concordia et la matrice de rotation de
Park. L'espace DQ permet la dcomposition du courant de charge en expression linaire puis
sa sparation en une composante alternative lie au courant harmonique et une composante
continue lie au courant fondamental. Le principe de la mthode SRFM est illustr par la
figure III.16.
Cette fois-ci, dans le repre DQ, nous retenons une seule expression de courant que nous
prsentons en notation matricielle. A titre d'exemple et selon l'axe D, nous avons dj observ
par partir de l'expression (3.26) que le courant iD pouvait s'crire en fonction du vecteur
poids et de l'entre de l'Adaline. Selon lexpression (3.24) du courant iD , son apprentissage par
un Adaline permet de dterminer le poids W0(k) qui estime la composante continue dont la
valeur est :
iD =
3
I1 cos ( 1 )
2
(3.29)
sin
qui correspond la
on peut dterminer
" =#
%&
'(
(3.30).
iQ =
3
I1 sin acos
2
iD
W0 (k)
cos 4 kT
W1(k )
sin 4 kT
W2 (k)
cos [ ( n 1) kT ]
Wm1(k)
sin [ ( n 1) kT ]
Wm(k)
iQ =
(3.30)
3
2 i D
I1 sin acos
3 I1
2
iQ
i D
f
i D
e(k )
X (k )
ica
icb
icc
2 i D
3 I1
T
32
i c
i Q
iref
( ) i
ref
( )
T3 2
ic
irefa
irefb
irefc
a)
- 82 -
b)
c)
Fig. III.17. Cas idal : Rsultats pour les mthodes SRF et SRFM
Ressources de calcul
Quantit disponible
ALUT
Bits mmoire (RAM)
Blocs DSP de 9-bits
143,520
9.383.040
768
Surface occupe
Taux dutilisation en %
SRF
SRFM
4
6
4
8
57
83
32,33%
21,67%
Tab. III.4. Rsultats comparatifs du prototypage FPGA pour les mthodes SRF et SRFM
III.3.4. Mthode des puissances active et ractive instantanes (p-q)
A titre dexemple, nous considrons une charge constitue dun pont redresseur thyristor
triphas (Pont de Graetz). Le courant ic consomm par ce pont redresseur peut tre dcompos
en srie de Fourier, comme le dcrit lquation suivante :
1
1
1
17
19
avec langle dallumage des thyristors et I1 la valeur efficace du fondamental du courant.
Nous remarquons que les courants harmoniques sont de rang (6K-1) (K =1, 2, 3, ....etc.) et
que la valeur efficace de chaque courant harmonique Ih est inversement proportionnelle au
rang correspondant (Ih = I1/h).
III.3.4.1. Rappel sur la mthode p-q
a) Cas idal : courants harmoniques quilibrs et tensions sinusodales quilibres
sin(t )
vsa
v = 2V sin(t 2 )
s
sb
3
vsc
sin(t + 2 )
3
vs
sin(t )
v = 3Vs
cos(t )
s
- 83 -
(3.32)
(3.33)
ic
+
...
i = 3I1
c
cos(t ) 5 cos [5(t )] 7 cos [ 7(t ) ]
(3.34)
La puissance active instantane, p, peut tre calcule partir des quations (1.5), (3.33) et
(3.34) et est dfinie par la relation (3.35):
3Vs I1
3V I
cos(6t 5 ) s 1 cos(6t 7 ) ...
5
7
(3.35)
p
p
Le premier terme (continu) de cette relation reprsente la puissance active moyenne, note p ,
lie au fondamental tandis que les autres termes reprsentent la puissance alternative, note
p cause par les courants harmoniques. A partir de la relation 3.35, le trac de la figure
III.18 reprsente la transformation du spectre de la puissance active instantane.
sin(t )
sin(t )
vsa
vsc
sin(t + 2 )
sin(t 2 )
3
3
(3.36)
( inv )
reprsentent respectivement les composantes efficaces directe et inverse de la
Vs( d ) et Vs
( d ) sin(t )
vs
sin(t )
+ Vs(inv )
v = 3 Vs
cos(t )
cos(t )
s
(3.37)
- 84 -
(d )
(inv )
3V I
3V I
(inv)
5
5
p(t ) = 3Vs(d ) I1 cos +
(3.38)
(d )
(inv )
3Vs I1
3Vs I1
p
cos(6t 7 ) +
cos(8t 7 ) + ...
7
7
Le premier terme de cette relation reprsente la puissance active moyenne, tandis que la
somme des autres termes reprsente une puissance alternative ayant pour origine la
composition des courants harmoniques et des tensions directes et inverses du rseau
lectrique. A partir de cette relation, nous obtenons les composantes harmoniques de la
puissance active instantane. La figure III.19 prsente ces composantes harmoniques ainsi que
leurs origines. Nous retrouvons (en vert) la contribution des courants harmoniques de la
charge, composs avec les tensions directes du rseau. Par ailleurs, la composition de la
composante inverse de la tension avec le fondamental du courant de la charge gnre une
puissance alternative de pulsation 2. De plus, cette mme tension inverse compose avec les
courants harmoniques induit des puissances alternatives de pulsations (4, 8, 10, 14,
16 ). Un rsultat identique peut tre obtenu pour la puissance ractive instantane.
A partir de ces analyses, il apparat que les tensions dsquilibres sont lorigine de la
composante harmonique de rang 2 des puissances instantanes. Ceci peut conduire une
valeur errone lors de lidentification des courants de rfrence, car un simple FPB (utilis de
manire classique dans la mthode p-q) nest pas efficace pour liminer cette composante
harmonique proche de sa frquence de coupure et prsente un rsidu important. Cest ainsi
que la modlisation neuronale du FPB prsente un atout particulier dans ce sens quelle
permet de cibler efficacement cette composante harmonique en vue de son limination.
(3.39)
+
B
sin(
n
t
(
n
1)
+
B
sin((
n
2)
t
(
n
1)
))
n=1,..., N
n1
n2
- 85 -
o A0 est la composante continue, A2 et les Ani dune part; B2 et Bnj dautre part sont les
amplitudes des sinus et cosinus. Lexpression (3.39) peut se mettre en notation vectorielle
sous la forme de l'quation (3.40):
f (t ) = W T . X (t )
(3.40)
T
avec W = [ A0 A2 B 2 A11 A12 A13 A14 B11 B12 B13 B14 ... AN 1 AN 2 AN 3 AN 4 B N 1 B N 2 B N 3 B N 4 ] et
co s( 2 t )
sin ( 2 t )
co s(6 t 5 )
sin (6 t 5 )
co s( 4 t 5 )
sin ( 4 t 5 )
cos(6 t 7 )
sin
(6
7
)
t
co s(8 t 7 )
X (t ) =
sin
(8
7
)
t
...
co s( n t ( n 1) )
sin( n t ( n 1) )
cos(( n 2) t ( n 1) )
sin (( n 2 ) t ( n 1) )
co s( n t ( n + 1) )
sin ( n t ( n + 1) )
co s(( n + 2) t ( n + 1) )
sin (( n + 2 ) t ( n + 1) )
(3.41)
Lquation (3.40) est linairement sparable et peut alors tre implment par un unique
neurone, o W est le vecteur poids du rseau et X(t) son entre. La figure III.20 montre cette
topologie. Pour estimer conjointement les deux puissances, deux rseaux Adaline similaires
sont ncessaires.
- 86 -
W0(k)
cos 2 kT
W1(k )
sin 2 kT
W2(k)
Wm7(k)
sin [ nkT (n 1) )]
Wm6(k)
Wm5(k)
cos [ n kT ( n + 1) ) ]
sin [ n kT ( n + 1) ) ]
cos[ (n + 2)kT (n +1))]
sin[ (n + 2)kT (n +1) )]
f (k )
fest (k)
Wm4(k)
e( k )
Wm3(k)
Wm2(k)
Wm1(k)
Wm(k)
X (k )
Fig. III.20. Structure du rseau Adaline pour l'estimation des harmoniques par la mthode p-q
dans sa formulation gnralise
f(k) est le signal identifier par ces composantes (puissance active ou puissance ractive du
rseau), fest(k) est le signal estim par le rseau de neurones (la puissance instantane prdite
par le rseau Adaline). L'erreur e(k) est la diffrence entre le signal f(k) l'instant k et le signal
estim fest(k). Elle est utilise par l'algorithme d'apprentissage, version modifie de
l'algorithme Widrow-Hoff, pour la mise jour des poids du rseau. Pour raliser une bonne
prdiction du signal, l'algorithme cherche soit annuler l'erreur e(k), soit atteindre une
valeur fixe au pralable. Dans notre application, les amplitudes des composantes continues
de la puissance active et de la puissance ractive instantanes sont dtermines chaque fois
par le premier poids des deux rseaux Adaline. La diffrence entre la puissance active ou
ractive et sa composante continue estime permet de dterminer la composante alternative.
Les composantes alternatives des puissances active et ractive tablissent les courants de
rfrences injecter en opposition de phase sur le rseau lectrique. La mthode autorise
galement de rcuprer les puissances alternatives individuellement, et ceci en considrant la
somme de deux poids conscutifs multiplis par les cosinus et sinus quivalents. De cette
faon, la mthode p-q neuronale permet didentifier individuellement les courants
harmoniques. Pour cela, il suffit d'identifier dans le repre diphas les composantes des
puissances quivalentes. Pour une harmonique d'ordre n, on peut crire :
A pn1 cos( n t ( n 1) ) + A pn 3 cos( n t ( n + 1) ) +
(d )
p n (t ) =
pn
B pn1 sin( n t ( n 1) + B pn 3 sin( n t ( n + 1) )
A pn 2 cos(( n 2) t ( n 1) ) + A pn 4 cos(( n + 2) t ( n + 1) ) +
( inv )
+
pn
B pn 2 sin(( n 2) t ( n 1) )) + B pn 4 sin(( n + 2) t ( n + 1) )
(3.42)
avec p nd la puissance active issue de la composante directe de la tension source et pninv celle
issue de la composante inverse. De mme la composante ractive sexprimera sous la forme
qn (t ) = qnd + qninv .
- 87 -
Le courant harmonique quivalent ich (t) sera retrouv par la transformation de Concordia
inverse. Considrons la figure III.21 le courant de charge sur une phase ainsi que son spectre
harmonique, lequel courant est prlev partir d'un systme lectrique prsentant des tensions
source quilibres alimentant une charge non linaire quilibre.
(a)
(a)
(b)
- 88 -
Wo ( k + 1) = Wo ( k ) + .e ' ( k ) .X (k )
(3.43)
est le paramtre dapprentissage, X(k) = 1 est lentre de lAdaline et lerreur e(k) obtenue
selon la relation (3.44) correspond la partie alternative de la puissance instantane.
e '( k ) = p ( k ) p ( k ) = p ( k )
(3.44)
p(k )
W0(k)
p(k )
e'(k)
p(k )
Fig. III.24. Extraction de puissance alternative par la mthode p-qs
Non seulement lerreur est plus grande, de plus elle nest pas constante en rgime permanent,
ce qui rend priori lapprentissage moins efficace. Le principal avantage de cette mthode par
rapport mthode p-q est sans nul doute la simplicit sa structure dans la perspective
dimplmentation matrielle.
- 89 -
(3.43)
(3.44)
Sachant que la valeur de ( ) est faible, lexpression (3.44) peut tre approxime par
vsd =
(3.45)
sin(5t )
sin(7t )
sin(t )
vsa
s
sb
3 5
3 7
3
vsc
sin(t + 2 3 )
sin 5(t + 2 3 )
sin 7(t + 2 3 )
vs
+
+
+ ...
v = 3Vs
s
cos(t ) 5 cos(5t ) 7 cos(7t )
(3.47)
(3.48)
Nous constatons que les harmoniques de tension induisent des composantes alternatives qui
affectent ici encore les performances de la PLL.
- 90 -
oui
oui
non
non
non
Nombre
dAdalines
(Identification
+ PLL)
3
3
1
4
4
Nombre
Besoin de
dentres
la tension
par Adaline directe?
7
11
5
11
1
non
non
non
oui
oui
Tous ces paramtres ainsi que le taux de remplissage du FPGA lissue de la phase de
prototypage devront tre les plus petits possibles.
III.3.6.3. Rsultats de simulation
Avant de prsenter les rsultats de simulation, nous allons dabord discuter du choix des
paramtres du FAP. Pour la simulation, nous avons choisi une tension source entre phases de
100V. Etant donn que la tension de rfrence du bus continu doit tre suprieure ou gale
la tension redresse maximale, sa valeur minimale vaut donc Vdc refmin = 6Vs = 141V. Elle
doit galement tre infrieure la tension nominale impose par la limitation physique des
semi-conducteurs de puissance. De plus, afin de satisfaire la contrainte de contrlabilit en
courant, la condition (3.49) doit tre respecte [KA-09]:
2
Vdc ref (vs max ) + L f
3
diref
dt max
(3.49)
Il existe donc une relation entre la valeur minimale de vdc-ref et la valeur de linductance de
dcouplage. Nous avons ainsi fix la tension de rfrence vdc-ref 200 V. Puis en prlevant la
pente maximale en rgime permanent du courant de rfrence obtenu la figure III.25, nous
avons choisi Lf = 7 mH pour avoir une marge de contrlabilit du courant afin de garantir le
bon fonctionnement du systme lors de variations de charge. La valeur du condensateur du
bus continu de londuleur Cdc est fixe 1100 F selon la maquette exprimentale. En
rsum, nous prsentons au tableau III.6., les caractristiques des lments du rseau
lectrique ainsi que les paramtres de simulation.
Source de tension
Charge perturbatrice
Filtre de sortie
Bus continu de londuleur
Priode dchantillonnage
tensions quilibres
Courants
fondamentaux (A)
Le courant absorb par la charge, sur lequel nous appliquons les mthodes d'identification
prsentes ci-dessus, sera caractris par un THD de 27,3%. A la figure III.25, sont restitues
les composantes fondamentales (figure III.25 a) et les courants harmoniques (figure III.25 b)
sur une phase en situation idale. Les figures III.26 et III.27 concernent respectivement les
rsultats d'identification en prsence d'une tension source contenant une harmonique d'ordre 3
et les rsultats pour une variation brusque de la charge 0.1s. Dans tous les cas, on remarque
que les signaux sont identiques en rgime statique, mais varient diffremment pendant la
phase d'apprentissage. En effet, nous constatons que la mthode directe est la plus lente
converger.
- 92 -
Courants
harmoniques (A)
PERFORMANCES DE FILTRAGE
Courants
harmoniques (A)
Courants
fondamentaux (A)
Fig. III.25. Cas idal: Comparaison des rsultats de simulation de lidentification des
harmoniques sur une phase a) les composantes fondamentales ; b) les courants harmoniques
Courants
harmoniques (A)
Courants
fondamentaux (A)
Fig. III.26. Tension source pollue d'une harmonique dordre 3: Comparaison des rsultats de
simulation de lidentification des harmoniques sur une phase a) les composantes
fondamentales ; b) les courants harmoniques
- 93 -
vs
dsquilibre
vs pollue
harmonique 3
55
60
0,1
1,8
0,35
0.96
2,4
2,4
TMM
SRFM
p-q
p-qs
30
35
20
20
30
33
30
21
30
40
17
26
0,1
0,26
0,14
0,59
0.1
0,83
0,55
2,52
0.93
0,25
0,13
0,51
1
1.78
1.7
1.95
2,05
2,7
1,92
3,2
2,7
2,2
1,75
1,98
Cas idal
50
Cas idal
Directe
Cas idal
vs pollue
harmonique 3
vs
dsquilibre
THD de la composante
fondamentale (%)
vs pollue
harmonique 3
Temps de rponse
(ms)
vs
dsquilibre
Mthode de dtection
des harmoniques
3,2% ne confirme pas les bons rsultats de la mthode originale (1,92%). Les autres
mthodes, donnent des rsultats plutt satisfaisants en attendant dtre valids
exprimentalement.
Directe
6
0
88
31,33
Taux dutilisation en %
TMM
SRFM
p-q
32
4
48
24
4
0
57
99
100
52%
21,67%
49%
p-q-s
16
0
95
37%
Tab. III.8. Comparaison des taux doccupation du FPGA pour les 5 mthodes
- 95 -
lalgorithme LMS pour la mise jour des poids wkj . Cette mise jour des poids wkj relatifs aux
entres x j de lAdaline se fait selon lexpression suivante :
w( k + 4) j = wkj +
.ek .x j
xTj .x j
; j = 1, , N
(3.50)
b)
pu
pu
qu
qu
pu
qu
pu
zk
zk
qu
- 97 -
e1 / w1j
e9 / w9 j
e5 / w5 j
e2 / w2 j
e10 / w10 j
e6 / w6 j
e3 / w3 j
e7 / w7 j
e8 / w8 j
e4 / w4 j
p u1
pu 2
q u1
qu 2
p1
p2
q1
(zk )
Fig. III.31. Flot de donnes transitant par les cellules mmoire, et puissances en sortie de
lAdaline par l'approche p-qm
III.4.2. Evaluation de la mthode p-qm
- 98 -
Des simulations ont t effectues afin d'valuer la mthode p-qm et les rsultats sont
prsents en comparaison la mthode p-q dans cinq conditions diffrentes (figure III.32).
Le tableau III.9 fait quant lui une valuation comparative des performances de ces mthodes
selon des indicateurs bien choisis. On constate que lapprentissage squentiel des puissances
instantanes n'augmente pas le temps de rponse de la mthode p-qm, il est mme plus court
dans certaines conditions. Ceci se justifie par l'ajustement opr sur le coefficient
d'apprentissage de l'Adaline. En fait, dans les conditions de simulations adoptes, on est pass
une valeur de =0.002 pour la mthode p-q =0.009 pour la mthode p-qm, soit un
coefficient environ quatre fois plus grand. De manire gnrale, une valeur plus grande de
acclre l'apprentissage d'un Adaline parfois au dtriment de la stabilit. Il faut donc trouver
le juste milieu, en faisant un compromis entre rapidit et stabilit.
a) Cas idal
b) Source dsquilibre
Fig. III.32. Composantes fondamentales aprs extraction des harmoniques dans cinq
conditions de simulation avec les mthodes p-qm et p-q
- 99 -
1.7
1,95
vs pollue
harmonique 3
0,13
0,08
Cas idal
0,55
0,16
0,14
0,08
vs pollue
harmonique 3
17
26
vs
dsquilibre
30
21
THD de la composante
fondamentale (%)
Cas idal
vs pollue
harmonique 3
20
17
vs
dsquilibre
p-q
p-qm
Temps de rponse
(ms)
Cas idal
Mthode de dtection
des harmoniques
PERFORMANCES DE FILTRAGE
1,92
1,96
1,75
1,98
Tab. III.9. Evaluation comparative des performances des mthodes p-qm et p-q
Dautre part, les besoins en ressources matrielles pour limplmentation sur FPGA du
systme neuronal de gnration des courants de rfrence par la mthode p-qm ont t valus
et compars ceux de mthode p-q. Selon le tableau comparatif III.10, la technique de
multiplexage des Adalines la base de la mthode p-qm permet de consommer 41,33% de
ressources contre 49% pour la mthode p-q. Pour les deux mthodes, les blocs DSP sont
entirement utiliss et les RAMs trs peu occupes. Cest ainsi que la comparaison concernera
essentiellement les ALUTs. Comme nous pouvons remarquer dans le tableau III.10, 24 398
blocs, c'est--dire 17% des ALUTs sont utiliss pour limplmentation de la mthode p-qm
contre 68 890 blocs c'est--dire 48% pour la mthode p-q. Ce rsultat montre que la technique
de multiplexage employe permet un gain de 44 492 blocs, soit 31% des ALUTs du FPGA
sans dgradation sur les performances didentification des harmoniques.
Ressources de calcul
Quantit
disponible
ALUT
Bits mmoire (RAM)
Blocs DSP de 9-bits
143,520
9.383.040
768
Taux dutilisation en %
p-q
p-qm
48
17
0
8
99
99
Surface occupe
49%
41,33%
Tab. III.10. Taux doccupation du FPGA pour les mthodes p-q et p-qm
III.5. POURSUITE DES COURANTS DE REFERENCE
La finalit de la commande dun FAP est de contrler les courants sa sortie, destins
tre injects au rseau lectrique, afin quils suivent au plus prs leurs rfrences gnres par
le bloc identification. Le principe de cette poursuite est bas sur la comparaison entre le
courant ifk gnr par le FAP et le courant de rfrence, irefk, afin den dduire les ordres de
commande de londuleur. En effet ce dernier comporte des thyristors ou transistors dont il
convient de piloter l'ouverture et la fermeture.
III.5.1. Modlisation de londuleur et du filtre de sortie
Londuleur utilis par le FAP est un convertisseur statique structure de tension qui
permet, de manire rversible, la conversion de tension continue en tension alternative. Vu du
- 100 -
rseau, il agit comme une source de tension alternative variable. La capacit dchange de
puissance active de cette source dpend des caractristiques du systme de gnration et/ou de
stockage dnergie de la partie continue de londuleur. Il peut aussi changer de lnergie
ractive, la limite tant cette fois-ci fixe par la puissance apparente du convertisseur et la
frquence de commutation des interrupteurs (si lon veut aussi changer de lnergie via les
harmoniques). Londuleur reprsent la figure III.33 se compose de trois bras interrupteurs
rversibles en courant, commands la fermeture et louverture. Dans la pratique, chaque
interrupteur est constitu d'un transistor IGBT et dune diode monte en antiparallle. Le
stockage de lnergie du ct continu se fait par lintermdiaire dun condensateur Cdc de
tension Vdc. Le filtre de sortie est un filtre passif habituellement du premier ordre ( Lf , Rf ) qui
permet de connecter londuleur de tension au rseau lectrique.
Dans lhypothse dun systme quilibr, les tensions du ct alternatif sont dfinies par la
relation (3.49).
2
(3.49)
vsi = Vm sin t (i 1)
, i=1,2,3
3
di f i
dt
= vsi R fi i fi + v fi , i=1,2,3
vs 3 ] , v fi = v f 1 v f 2
T
(3.50)
point neutre n de la figure III.33, et i fi = i f 1 i f 2 i f 3 qui sont les courants injects par
londuleur dans le rseau triphas.
Le lien entre le ct alternatif et le ct continu de lalternateur se fait travers les
interrupteurs uk et u k . Ces interrupteurs tant complmentaires, leur tat peut tre dfini par
la fonction suivante :
+1, u k = 1
uk =
pour k=1,2,3
(3.51)
1, u k = +1
Lexpression reliant les tensions vfi la tension continue Vdc en fonction de la position des
interrupteurs (u1, u2, u3) scrit :
vf 1
Vdc
v f 2 = 6
v f 3
2 1 1 u1
1 2 1 u
2
1 1 2 u3
(3.52)
La tension continue dans londuleur peut alors tre calcule partir des courants injects par
le FAP et en fonction de la commutation des interrupteurs comme suit :
Cdc
dvdc 1
= ( u1i f 1 + u2i f 2 + u3i f 3 )
dt
2
- 101 -
(3.53)
iinj
Fig. III.34. Principe du contrle par hystrsis
Cependant, la frquence de commutation obtenue est variable, ce qui permet certes dtaler le
spectre du signal de sortie, mais sans contrle sur ce dernier. En effet, lors de perturbations ou
de variations de la rfrence, des commutations frquences plus leves peuvent alors tre
provoques. La bande est gnralement calcule pour limiter cette frquence sans toutefois
tenir compte de ce type de problme [CH-07]. Afin de rsoudre ce problme de matrise des
frquences de commutation, diffrentes solutions ont t proposes. On peut notamment citer
les mthodes dites "hystrsis bande variable" [KA-05] ou "hystrsis module"[SH-07].
Cette mthode permet dune part de fixer la frquence de commutation des interrupteurs et
garantit dautre part une bonne dynamique en rgime transitoire. De plus, lerreur de poursuite
peut tre minimise si les paramtres du contrleur comme lamplitude du signal triangulaire
(At) et la largeur de la bande d'hystrsis (BH) sont correctement dimensionnes et optimises.
LHystrsis numrique prsente un avantage en termes de minimisation des ressources
matrielles. Cependant, son principe de fonctionnement de la figure III.35 a) rvle que les
- 102 -
Fig. III.35. Evolution du courant produit par l'onduleur a) par un contrle par hystrsis
numrique b) par un contrle par hystrsis bande nulle
Plus rcemment, la mthode HBZ propose dans [RA-09], est un cas particulier dhystrsis
numrique avec une bande nulle, pour le contrle de courant dans un FAP travers des
capacits connects des interrupteurs bidirectionnels. La figure 3.35 b) prsente le principe
de cette mthode qui, teste pour la structure du FAP adopte dans nos travaux donne des
rsultats trs encourageants. Ici, linterrupteur change dtat au point dchantillonnage ds
que if est plus grand ou plus petit que iref. Lalgorithme peut tre expliqu de la manire
suivante :
Avec lapplication dune telle mthode de poursuite de courant, associe une inductance du
filtre de sortie convenablement choisie, les oscillations sont alors rduites. La commutation
ainsi que les pertes sont optimises et la poursuite des courants de rfrence est meilleure.
Bien que la frquence de commutation des interrupteurs de londuleur varie, elle est limite
une valeur maximale que lon peut dterminer. Si Te est la priode dchantillonnage, la
priode de commutation est au moins le double de cette valeur. Par consquent, la frquence
maximale de commutation sobtient par la relation suivante :
1
(3.54)
f c (max) =
2Te
Ainsi, la priode ou la frquence dchantillonnage doit tre convenablement choisie lors de
llaboration du modle de poursuite de courant sur linterface de dveloppement FPGA. A
chaque priode dchantillonnage, la cible de prototypage devra avoir suffisamment de temps
pour acqurir les donnes courants/tensions issues des capteurs, raliser les calculs relevant de
la dtection des harmoniques et comparer le courant gnr par le filtre au courant de
rfrence dans lalgorithme hystrsis. Une grande frquence dchantillonnage permet au
contrleur dtre trs sensible aux variations du courant de rfrence, mais limite le temps
allou aux oprations de calcul. On peut observer la figure III.36 des rsultats quasi-parfaits
de poursuite de courant de rfrence obtenus par la mthode HBZ fe=1MHz.
- 103 -
iinj
iref
u
if
- 104 -
les sorties du rseau, le type et la connectivit des neurones peuvent tre fixs par le
concepteur.
La modlisation dun contrleur base de perceptron une seule couche cache avec un
nombre suffisant de neurones se fait par un processus empirique. Une fois l'architecture fixe
selon une procdure itrative, l'apprentissage tente de remplir au mieux la tche laquelle le
rseau est destin.
Certains contrleurs sont de type PI, ils exploitent la facult d'apprentissage des Adalines
pour dterminer les gains proportionnel et intgral. Ceux-ci peuvent tre estims selon le
schma de principe de la figure III.39. Le vecteur d'entre de l'Adaline possde deux
composantes : l'erreur et son intgral. Le poids W1(k) pondrant l'entre erreur correspondra
au facteur P et le poids W2(k) pondrant l'intgral de l'erreur sera quand lui associ au
facteur I. L'erreur d'apprentissage e = iref - if est utilise par l'algorithme de mise jour des
poids de type Widrow-Hoff modifie.
Lorsque le signal inject arrive suivre la rfrence selon les critres fixs par l'utilisateur,
alors l'apprentissage peut tre arrt. L'Adaline joue ensuite le rle d'un PI non adaptatif. Si
des variations importantes surviennent au niveau du systme commander, l'apprentissage
peut reprendre. Il faut noter aussi que le filtre de sortie doit tre du premier ordre afin de
permettre l'Adaline de se comporter comme un PI. Le but de cette approche est de concevoir
un rgulateur PI adaptatif et d'exploiter la simplicit de rglage des rseaux Adaline.
iref
W1(k)
1
1 Z 1
if
W2(k)
Fig. III.40. Rsultats de la poursuite d'un courant de rfrence l'aide d'un PI neuronal.
Parmi les autres rgulateurs employs pour le contrle de courant, on peut citer le
rgulateur RST, moins sensible aux problmes rencontrs avec le rgulateur PI classique
concernant le respect du compromis rapidit et filtrage. Il est compos de trois polynmes
R(s), S(s) et T(s) dfinis de manire atteindre les objectifs de rgulation. L'inconvnient
- 106 -
majeur de cette mthode est l'introduction d'un dphasage entre l'entre et la sortie de la
boucle de rgulation, lequel dphasage crot avec l'augmentation de la frquence [AL-02].
L'auteur propose ainsi dans ce manuscrit un rgulateur RST amlior permettant de minimiser
lerreur entre la rfrence et la sortie en boucle ferme. Pour ce faire, le polynme T(s) est du
quatrime ordre tout en satisfaisant le critre de causalit de T(s)/R(s).
III.5.4. Etude comparative des mthodes de poursuite de courant
En adoptant la mthode p-qm pour l'identification des courants de rfrence, plusieurs
techniques de poursuite ont t testes et values aux fins de comparaison. Pour un courant
de rfrence constitu d'harmoniques 5, 7, 11, 13, 17, 19, etc., la figure III.41 prsente
l'volution du courant inject, obtenu en sortie du systme de contrle de courant par la
mthode PI neuronale (figure III.41 a) et la mthode HBZ (figure III.41 b). En superposant les
erreurs de poursuite sur la figure III.41 c), nous constatons que l'erreur est lgrement plus
importante pour la mthode PI neuronale. Une drive plus grande apparait aux instants de
commutations des interrupteurs de l'onduleur pour la mthode HBZ. Pour traduire de faon
prcise les performances des mthodes utilises, le tableau comparatif III.11 fait une
valuation selon les critres suivants:
- temps de rponse
- valeur rms de l'erreur statique
- THD du courant ct source aprs compensation
a)
b)
c)
Fig. III.41. Poursuite des courants de rfrence - a) rsultats pour un contrleur PI neuronal
b) rsultats pour un contrle HBZ c) Comparaison des erreurs de poursuite
Technique de contrle
de courant
PI Classique
HBZ
PI neuronal
Neuronal inverse (PMC)
Temps de
Erreur statique
rponse (ms)
RMS (%)
13
10
10
24
21
8.5
9.9
18
- 107 -
ALUT
Bits mmoire (RAM)
Blocs DSP de 9-bits
Quantit
disponible
143,520
9.383.040
768
Surface occupe
Taux dutilisation en %
HBZ
PI neuronal
PMC
17
21
8
8
99
99
41,33%
42,67%
Impossible
Ressources de calcul
Tab. III.12. Impact des diffrents contrleurs dans la consommation des ressources du FPGA
On constate que pour une mthode dextraction des harmoniques p-qm, la mthode de
contrle de courant PI neuronal en lieu et place du contrleur HBZ, entrane une
augmentation de 4 points en % des ALUTs.
III.6 SIMULATION DE LENSEMBLE DU SYSTEME DE COMPENSATION
Le systme de filtrage global est constitu de la source de tension alimentant la charge
non-linaire ainsi que du FAP. Nous justifierons dans un premier temps le choix des
paramtres du FAP, puis nous analyserons les rsultats de simulation en ce qui concerne la
rgulation de la tension ct continu de londuleur et le courant ct source aprs
compensation.
III.6.1. Rgulation de tension continue
La compensation harmonique base de FAP structure shunt influe sur la tension ct
continu de l'onduleur. Par consquent, il est ncessaire de maintenir celle-ci constante afin de
ne pas dgrader la qualit du filtrage ni dpasser la limite en tension des semi-conducteurs. La
variation de la tension continue est principalement due aux variations de la charge polluante
qui crent un change de puissance active avec le rseau, faisant varier brusquement la
composante fondamentale du courant de charge. La source de tension continue qui alimente
l'onduleur est en pratique ralise laide dun systme de stockage capacitif, reprsent par
un condensateur Cdc. Le choix des paramtres du systme de stockage (Vdc et Cdc) se rpercute
sur la dynamique et sur la qualit de compensation du FAP. En effet, une tension Vdc leve
amliore la dynamique du filtre actif. De plus, les ondulations de la tension continue Vdc,
causes par les courants engendrs par le filtre actif et limites par le choix de Cdc, peuvent
dgrader la qualit de compensation du FAP [AL-02]. La rduction des ondulations de Vdc
lie au choix dune valeur leve de Cdc, se fait au dtriment de laugmentation de la taille et
du cot du FAP.
Afin de contrler la tension aux bornes de Cdc, un contrleur classique de type PI est
suffisant pour obtenir des performances acceptables. Dans [BH-09], un rgulateur PI base de
rseau de neurones, est utilis pour les mme besoins mais avec des performances
- 108 -
- 109 -
neuromimtiques, les mthodes proposes tiennent compte des contraintes de limitation des
ressources du FPGA.
Dans la troisime partie, la mthode p-qm qui utilise une technique de multiplexage pour
simplifier larchitecture autour dun unique Adaline, contrairement aux trois Adalines de la
mthode p-q, est particulirement dtaille.
La prsentation des mthodes de poursuite de courant utilises ainsi quune valuation
comparative fait lobjet de la quatrime partie. Pour ce faire, nous avons fix une mthode
didentification des harmoniques de courant afin dobserver linfluence des diffrents
modules de contrle de courant sur la compensation du courant cot source.
Dans la dernire partie de ce chapitre, des rsultats prsentant ce courant ct source aprs
compensation dans diverses conditions de simulation nous ont permis dvaluer la mthode
dextraction des harmoniques de type p-qm. Les bons rsultats obtenus par cette approche
sexpriment principalement en termes de rduction significative du THD, temps de rponse
court et amlioration du facteur de puissance vers lunit. Ces rsultats sont aussi justifis par
la qualit de la rgulation de la tension du bus continu de londuleur.
Nous allons dans le dernier chapitre tenter de valider ces diffrentes stratgies de
compensation sur une plate-forme exprimentale.
a) Cas idal
b) Source dsquilibre
- 110 -
Fig. III.43. Comparaison des courants cot source aprs compensation dans cinq conditions de
simulation.
- 111 -
CHAPITRE IV
PROTOTYPAGE FPGA ET
VALIDATION EXPERIMENTALE DE
LA COMMANDE DU FAP
- 111 -
FPGA
sous le
ventilateur
- 115 -
i_charge (A)
a)
b)
c)
Temps (s)
Fig. IV.5 Mthode p-qm - Filtrage des harmoniques partir de mesures exprimentales du
courant pollu : a) tension de source, b) courant de charge c) composante fondamentale aprs
filtrage des harmoniques
Par la suite, les performances didentification ont t values partir dun signal pollu
par des harmoniques 5 et 7, et cr loccasion de manire algorithmique puis implant dans
un FPGA Stratix I (EP1S80B956C5). Pour une phase arbitrairement choisie, la dtection
dharmoniques par la mthode directe a permis dobtenir la figure IV.6, le signal
harmonique somme des harmoniques 5 et 7. A la figure IV.7 sont prsents le signal pollu
estim par lAdaline et la composante fondamentale qui en est extraite. Aprs adaptation de
signaux au format de donnes des deux CANs de la carte FPGA Stratix I, lamplitude du
signal pollu est 585mV crte crte. Lestimation de ce signal donne un signal similaire
damplitude releve de 581mV, puis la dtection harmonique gnre un signal de rfrence de
194mV crte crte. La forme rgulire et sinusodale du courant fondamental est un
indicateur valable de la bonne performance dextraction dharmonique de la mthode
propose. Des rsultats similaires ont t obtenus avec les autres mthodes.
- 117 -
Fig. IV.6. Obtention dun signal harmonique partir dun signal pollu
- 118 -
Fig. IV.11. Rsultats avant compensation - 1) courant charge, 2) courant source, 3) tension
source
- 121 -
Fig. IV.14. Rsultats exprimentaux en boucle ouverte Mthode ITM a) tension source,
b) courant charge, c) courant de rfrence, d) courant prvu cot source aprs compensation
Fig. IV.15. Rsultats exprimentaux en boucle ouverte - Mthode SRFM 1) courant charge,
2) courant prvu cot source aprs compensation 3) tension source, 4) courant de rfrence
- 122 -
Fig. IV.17. Rsultats exprimentaux en boucle ferme - Mthode ITM : 1) tension source, 2)
courant charge, 3) courant de rfrence, 4) courant cot source
Fig. IV.18. Mthode ITM : Spectre harmonique du courant de source avant et aprs
compensation
Les performances de cette compensation sont aussi justifies par une commande adquate
de londuleur dans la boucle de contrle de courant. Cette fonctionnalit est illustre par les
impulsions MLI de la figure IV.19, recueillies lentre de lun des six interrupteurs IGBT de
londuleur. On peut observer quelles sont bien dun niveau de tension de 15V aprs
amplification travers la carte dinterface des impulsions initiales de 3.3V gnres par le
FPGA. De plus, elles rvlent bien une frquence moyenne de 12,5 KHz pour la commutation
des IGBTs.
- 124 -
Fig. IV.20. Rsultats exprimentaux en boucle ferme - Mthode SRFM : 1) tension source,
2) courant charge, 3) courant de rfrence, 4) courant cot source
Fig. IV.21. Mthode SRFM : Spectre harmonique du courant de source avant et aprs
compensation
- 125 -
Fig. IV.22. Rsultats exprimentaux en boucle ferme - Mthode p-qm : a) tension source,
b) courant charge triphas, c) courant de rfrence, d) courant cot source
A la figure IV.23 sont reprsents le courant et la tension la source pour la phase a avec une
chelle identique. Malgr la faible amplitude du courant par rapport celle de la tension on
peut quand mme observer quil nexiste pas de dphasage entre ces deux formes dondes.
Ceci est la preuve que le filtrage des harmoniques sest fait en mme temps que la
compensation de la puissance ractive.
- 126 -
- 127 -
Origine du retard
Retard (ns)
Phase dacquisition (carte dinterface)
Temps de monte (slew rate)
Amplificateur Oprationnel AMP02E
1458
Convertisseur Analogique Numrique ADS7810 Temps minimal entre deux
1400
(12-Bit, frquence dchantillonnage 800kHz)
conversions
Bascules D, SN74HC174N (VCC=3,3V)
Dlai propagation (E/S)
200
Phase de Traitement (FPGA)
FPGA, EP2S180F1020C3
Priode dchantillonnage
10000
Acheminement des signaux de commande de londuleur (carte dinterface+onduleur)
Adaptateur de tension (Buffer), ULN 2003
Dlai dE/S
1000
Temps mort
4300
Driver, SKHI 22A
Temps de la propagation
1150
Dlai de fermeture (ton=130 ns)
445
Module IGBTs, SKM50GB123D
Dlai douverture (toff=445 ns)
Total
19953 ns
Tab. IV.1. Retard maximum introduit par chaque composant utilis entre lacquisition des
signaux et la commande de londuleur
Puisque le temps minimum ncessaire entre deux conversions pour les CANs de type
ADS7810U est de 1,25 s, la conversion sera effectue aprs sept coups dhorloge (c'est-dire 70,2 s = 1,4 s). Aliments 3,3V, les bascules SN74HC174N, sont caractrises par
un dlai maximal de propagation dune valeur de 200 ns. Le temps dchantillonnage des
- 128 -
Latence
27
49
16
10
25
7
Temps de calcul
t = 0,27 s
tvd = 0,49 s
tpq = 0,16 s
t pq = 0,1 s
tref = 0,25 s
tCONT = 0,07 s
TCT = 1,34 s
TEX = 2,74 s
Tab. IV.2. Evaluation temporelle de larchitecture de commande du FAP par la mthode p-q
Le temps de calcul total TCT de larchitecture de commande du FAP qui adopte la mthode pq pour lextraction des courants de rfrence est gal 1,34 s. En ajoutant le temps de
conversion analogique numrique tA/N qui est de 1,4 s, le temps dexcution total TEX pour
cette architecture est gal 2,74 s. De la mme faon, quand lextraction des harmoniques se
- 129 -
Latence
27
16
12
Temps de calcul
t = 0,27 s
tabc-DQ = 0,16 s
14
7
tDQ-abc = 0,14 s
tCONT = 0,07 s
TCT = 0,76 s
TEX = 2,16 s
ti DQ = 0,12 s
RAM (bits)
40
DSP 9-bits
9
20
Surface moyenne
occupe
0
Directe
TMM
SRFM
P-Q
P-QS
P-QM
(Mthode
didentification)
Fig. IV.24. Etat des ressources consommes dans le FPGA pour diffrentes mthodes
didentification des harmoniques (contrle HBZ)
De manire gnrale, la surface du composant FPGA est loin dtre occupe son
maximum car le taux moyen de consommation de ressources de calcul nexcde pas 52%.
52% Au
regard du tableau III.12, sur limpact des diffrents contrleurs dans la consommation des
ressources du FPGA, la mthode de contrle de courant PI neuronal en lieu et place du
contrleur HBZ,
BZ, entrane une augmentation moyenne de 1,33 points en %, soit une
consommation maximale de 53,33%, quelque que soit la commande du FAP choisie.
IV.3.3.3 Comparaison entre la solution dimplantation FPGA et la solution DSP
Les principales solutions actuelles
act
dimplantation de contrleurs numriques sont le DSP,
DSP
le FPGA et lASIC. Parmi ceux-ci,
ceux ci, le DSP et le FPGA offrent un bon compromis entre
puissance de calcul et flexibilit. En outre, ces technologies programmables permettent des
phases de dveloppement
ent et de prototypage rapides par rapport la conception dun circuit
personnalis de type ASIC,, qui est essentiellement utilis pour la production des circuits en
grande srie. Cest ainsi que nous baserons notre tude comparative sur les composants DSP
et FPGA. Enn fonction de la nature des algorithmes implmenter (son GFD), le concepteur
aura choisir entre ces deux possibilits. La figure IV.25 rappelle les critres de choix entre
une cible FPGA et une cible DSP pour le contrle des systmes lectriques.
lectriques.
Laxe des abscisses reprsente les contraintes temporelles. Ces contraintes sont relatives au
type de dpendance aux donnes. En fait, plus cette dpendance est importante, plus
lalgorithme est squentiel. Il est alors vident que la solution logicielle
logicielle DSP est la plus
adapte. Par contre, si le graphe flot de donnes rvle plusieurs possibilits de paralllisme
(faible dpendance aux donnes) comme cest le cas pour les algorithmes base de rseaux de
neurones, la solution FPGA devient la plus intressante.
intressante. La complexit de lalgorithme
- 131 -
- 132 -
DSP TMS320C31
squentiel
3500 (carte dSPACE
Cot des cartes de dveloppement 3000 (carte FPGA) + 1800
DS1104) + 1000
+ logiciels et/ou drivers associs
(carte dinterface)
(botier de connectique)
Adapt aux algorithmes complexes
avec calculs intensifs et/ou non
oui
instructions conditionnelles
Adapt
aux
algorithmes
massivement parallles (ex : base oui
non
de rseaux de neurones)
Frquence caractristique
100MHz
40MHz
Taille du bus de donnes, impose 51 bits max (virgule fixe 32 bits (virgule flottante
par loutil de conception
sous Dsp Builder)
sous Simulink/dSPACE)
Beaucoup plus lev
Nombre dinstructions par seconde surtout si paralllisme de 20 millions (MIPS)
larchitecture de calcul
- 100MHz maximum.
- Limite 20KHz
Echantillonnage de lalgorithme - 6 horloges disponibles
environ
pour une application de filtrage
issues de la PLL intgre.
- Une seule horloge
actif
- 100KHz adopte pour le
disponible
contrle de courant
- littrale en VHDL ou - littrale en C, C++ ou
Mode
de
description
des
Vrilog
Assembleur
contrleurs implmenter
- graphique (Exemple avec - graphique avec blocs
blocs Dsp BuilderTM )
SimulinkTM
Temps dexcution dalgorithmes
rapide
moins rapide
bases de rseaux de neurones
Adapt aux applications temps rel oui
Pas autant
Gestion des donnes en virgule
moins bon
meilleure
flottante
Gestion des donnes en virgule fixe meilleure
moins rput
Frquence de mise jour par les
leve
moins leve
fabricants suite des bugs
Fabricant
Altera
Texas Instrument
Tab. IV.4. Comparaison entre les solutions dimplantations FPGA et DSP
Cette tendance vers le FPGA serait accentue si dans nos travaux on utilisait un filtre
passif de troisime ordre plutt quun filtre R-L du premier ordre dans le FAP. Cette tude
- 133 -
cot Type
commande
PID classique
7,2%
Commande inverse
4,92%
Commande
inverse
4,87%
directe
PI neuronal
6,8%
Hystrsis
(bande =0,05)
Commande inverse
5,51%
PI neuronal
Directe
SRF
(SRFM sur FPGA)
Tri-monophas
(TMM sur FPGA)
Hystrsis
(bande =0,05)
Commande
inverse
Commande
inverse
directe
directe
3,84%
4,3%
Hystrsis
(bande =0,05)
Hystrsis
(bande =0,05)
de THD cot
rseau
3,3%
6%
7%
6%
- 135 -
CONCLUSION
GENERALE
CONCLUSION GENERALE
Ce travail de thse sinscrit dans le projet CPER intitul Conception Intgre de
Systmes Electriques de Commande men lInESS en collaboration avec lquipe TROP
du laboratoire MIPS de lUniversit Haute Alsace de Mulhouse et lquipe GREEN-ERGE de
lINSA de Strasbourg. Les premiers rsultats obtenus dans le cadre de ce projet ont ouvert des
perspectives novatrices sur la commande neuromimtique de systmes lectriques dans des
applications de filtrage actif et de commande de moteurs. Cest ainsi que notre travail sest
positionn sur lvaluation de lapport dune solution matrielle de type FPGA pour
limplmentation darchitectures de commande du FAP base de rseaux de neurones. Avant
de prsenter quelques perspectives, nous allons tirer les principales conclusions de cette tude.
Un tat de lart sur les FAPs, qui sont lune des solutions actuelles de dpollution des
perturbations rseau, a permis de rendre compte de lapport des techniques neuromimtiques
la commande de ces dispositifs. Compte tenu du paralllisme inhrent aux rseaux de
neurones, nous avons naturellement opt pour un composant structure parallle de type
FPGA, afin de bnficier des performances relatives limplantation sur cette cible des
contrleurs neuronaux pour les systmes de filtrage actif. A cet effet, une dmarche
mthodologique fonde sur la conception modulaire des architectures travers loutil de
dveloppement Altera Dsp BuilderTM a t propose. Dans le souci doptimiser les ressources
consommes lors de lintgration sur FPGA, nous avons combin cette stratgie avec une
adquation algorithme architecture base sur la gnralisation du Graphe Flot de Donnes
Factorises, sur llimination des blocs redondants et le choix personnalis du format de
donnes travers lalgorithme de commande. En outre, cette approche a pris en compte
lutilisation du synthtiseur pour effectuer la compilation des algorithmes en vue de la
programmation du FPGA selon le critre de surface pour un taux de remplissage limit.
Nous avons mentionn que les performances globales de la commande du FAP
dpendaient en grande partie de la fonction dextraction des courants de rfrence. Cest ainsi
que de nouvelles approches neuronales ont t dveloppes pour assurer cette fonctionnalit.
Il sagit essentiellement de la mthode Tri-Monophase Modifie (TMM), de la mthode
synchrone modifie (SRFM) et de la mthode des puissances instantanes multiplexes (pqm). Pour synchroniser ce module didentification, une PLL neuronale base sur la thorie des
puissances instantanes, nous a rendu satisfaction de part son caractre adaptatif et sa
robustesse dans diverses conditions de fonctionnement. Le contrle du courant a t possible
grce une mthode Hystrsis bande variable et un rgulateur PI neuronal. Dans le cas du
contrle par Hystrsis, nous avons obtenu de bons rsultats pour le cas particulier dune
largeur de bande nulle que nous avons appel Hystrsis bande Zro.
De manire gnrale, si on considre le cas le plus dfavorable correspondant une tension
source dsquilibre, en simulation le temps de rponse des mthodes dextraction des
courants de rfrence varie entre 17ms et 60 ms tandis le THD du courant ct source aprs
compensation varie entre 1,75% et 2,7%. Les mesures exprimentales sur le mme courant
permettent dobtenir un THD qui varie entre 3,3 et 7%. Les mthodes p-q en gnral et la
mthode p-qm en particulier apparaissent comme les plus satisfaisantes, et ce dans diverses
conditions exprimentales.
Lanalyse temporelle des principaux algorithmes de commande du FAP nous rvle un
temps dexcution maximal de 2,75 s pour un FPGA Stratix EP2S180F1020C3 fonctionnant
100 MHz, faisant ainsi de cette cible une solution dimplantation rapide avec un temps de
- 136 -
CONCLUSION GENERALE
traitement matris, ncessaire pour des applications temps rel. Par ailleurs, lintgration des
architectures de commande du FAP correspond un taux dutilisation des ressources de calcul
du FPGA qui varie entre 21,67% et 52%. De cette faon, lintgration du module dextraction
des courants de rfrence par la mthode Tri-Monophase dans sa version modifie est
maintenant possible, et les autres approches proposes offrent un gain considrable en
ressources matrielles. Cette caractrisation de limplantation sur cible FPGA a prcd une
tude comparative entre cette solution de type logique adopte dans nos travaux, et une
solution de type DSP de manire justifier les orientations de cette thse vers lutilisation des
composants de type FPGA.
A lissue de ce travail de thse, plusieurs perspectives se dgagent :
Il est ncessaire de poursuivre les tests exprimentaux pour approfondir lapport de la
solution FPGA pour limplmentation de la commande neuronale du FAP dans une situation
de dsquilibre au niveau de la tension de source. A lissue de cette phase, les rsultats
obtenus dans des conditions exprimentales identiques nous permettront denvisager une
valuation comparative complte entre les solutions DSP et FPGA.
Lutilisation limite des filtres actifs est due en partie aux cots structurels mais aussi la
limitation des interrupteurs de puissance travailler en haute tension. Les onduleurs
multiniveaux prsentent comme principal avantage la rduction des contraintes en tension sur
les interrupteurs de puissance. Cest ainsi que la recherche devrait voluer vers la mise
contribution des aptitudes de reconfigurabilit du FPGA pour lintgration de la commande
intelligente de type neuro-floue dun FAP muni dun convertisseur multiniveaux avec prise en
compte des dfauts.
- 137 -
ANNEXE
ANNEXES
ANNEXE I :
TRANSFORMATION VECTORIELLE A lAIDE DES
MATRICES DE PASSAGE
On dit quun systme X de grandeurs (Xa , Xb , Xc) dfinies dans le repre abc est triphas
2
lorsque celles-ci sont dphases de
. Ce systme est en plus quilibr lorsque
3
Xa + Xb + Xc = 0
(A.1)
va
ia
= vb , un courant iabc = ib ou un
vc
ic
a
dphasage abc = b
c
Un systme triphas et quilibr est donc un systme li par la relation
Xc = - Xa - Xb
(A.2)
TRANSFORMEE DE CONCORDIA
- 138 -
ANNEXES
X0
X =
X
2
3
1
2
1
2 X
a
Xa
1
X b = CO X b
2
X c
X c
3
1
2
1
2
3
2
1
0
(A.3)
p v v i v .i + v .i
q = v v i = v .i + v .i
(A.4)
Xa
X =
b
X c
1
2
2 1
3 2
1
T32
1
1
2
1
2
X
X0
0
3
1
X = CO X
2
X
X
2
0
(A.5)
CO 1 = COT
(A.6)
De plus, dans lhypothse dun systme quilibr, la composante homopolaire est nulle. Dans
ce cas, pour le passage entre repres diphas et triphas, la matrice de Concordia suivante est
0
1
1
3
2
utilise : T32 =
2 2
3
1 3
2
2
Proprits :
ANNEXES
I.2.
MATRICE DE ROTATION
X 0 1
0
X d = 0 cos
X q 0 sin
X0
0 X0
sin X = ( ) X
X
cos X
(A.7)
X0
0 X0
sin X d = ( ) 1 X d
Xq
cos X q
(A.8)
X 0 1
0
X = 0 cos
X 0 sin
Proprits :
TRANSFORMEE DE PARK
1
2
2
cos
3
sin
Xa
Xa
2
2
cos (
) cos ( +
) X b = P ( ) X b
3
3
X
X c
2
2 c
sin(
) sin( +
)
3
3
1
2
1
2
(A.9)
Xa
X = 2
b
3
X c
1
2
1
2
1
2
X0
X0
2
2
cos (
) sin(
) X d = P ( ) 1 X d
3
3
Xq
X
2
2 q
cos ( +
) sin( +
)
3
3
cos
sin
Proprits :
(A.10)
ANNEXES
ANNEXE II
PLATE-FORME EXPERIMENTALE
9
8
10
11
13
12
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
Micro-ordinateur
Carte FPGA
Carte dinterface
Boitier de capteurs
Onduleur triphas
Redresseur
Multimtre
Osciloscope SCOPIX 7104
Alimentation triphase (Source de tension)
Point de raccordement
Charge auxiliaire de type moteur
Charge principale de type R-L
Alimentation secondaire
Fig. A.1 : Apperu gnral de la plate-forme exprimentale
- 141 -
ANNEXES
ANNEXE III
PLANS DE LA CARTE DINTERFACE
Communications :
[DZ-07a] S. R. Dzond, C H. Kom, H. Berviller, F Braun, Implantation de rseaux
neuromimtiques sur cible FPGA : Application l'intgration d'algorithmes d'identification
des courants harmoniques par les rseaux Adaline, 1st International Conference on Entreprise
and Scientific Computing Systems, April 9th-12th, 2007, Douala, Cameroon
[DZ-07b] S. R. Dzond, C. H. Kom, J-P Blond, E. B. Tanyi, Mise en uvre dune solution
dImplantation sur FPGA pour intgration darchitecture de commande de Rseaux
Electriques, 1st International Conference on Entreprise and Scientific Computing Systems,
April 9th-12th, 2007, Douala, Cameroon
[DZ-08] S. R. Dzond, H. Berviller, J-P. Blond, F Braun, C H. Kom, FPGA Implementation
of Harmonic Currents Identification Algorithms using Neural Networks, In proceeding of the
Conference on Design and Architectures for Signal and Image Processing (DASIP'08), Nov.
24-26th, 2008, p. 270-276, Brussels, Belgium.
[DZ-09] S. R. Dzond, H. Berviller, J-P. Blond, F Braun, C H. Kom, M. Kom, FPGA
Implementation of Harmonic Currents detection methods using Neural Networks, In
proceeding of the 13th European Conference on Power Electronics and Applications
(EPE'09), Sept. 8-10th, 2009, Barcelona, Spain, CD-ROM
[DZ-10] S. R. Dzond, N. K. Nguyen, H. Berviller, C.-H. Kom, J.-P. Blond, M. Kom, F.
Braun, FPGA resources reduction with multiplexing technique for implementation of ANNbased harmonics extraction by mp-q method, In proceeding of the 36th Annual Conference of
the IEEE Industrial Electronics Society (IECON10), Nov. 7-10th, 2010, AZ, USA, pp. 20432048
- 143 -
Bibliographie
[AB-03] M. Abolhassani, H. A. Toliyat, and P. Enjeti, Stator flux oriented control of an
integrated alternator/active filter for wind power applications, in Proc. International
Electrical Machines & Drives Conference, pp. 461-467, Madison, Wisconsin USA, 2003.
[AK-83] H. Akagi, Y. Kanazawa, A. Nabae, "Generalized theory of the instantaneous reactive
power in three-phase circuits", International Power Electronics Conference, pp. 1375-1386,
Japan, 1983.
[AK-86] H. Akagi, A. Nabae, S. Atoh, Control strategy of active power filters using
multiple voltage-source PWM converters , IEEE Trans. on Industry applications, vol. IA-22,
pp. 460-465, 1986.
[AK-06] H. Akagi, "Modern active filters and traditional passive filters", Bulletin of the
Polish Academy of Sciences, Technical Sciences, vol. 54, no. 3, 2006.
[AL-02] M. A. E. Alali, Contribution l'Etude des Compensateurs Actifs des Rseaux
Electriques Basse Tension (Automatisation des systmes de puissance lectriques). Thse de
doctorat, Universit Louis Pasteur, 2002.
[Altera] Implementing Multipliers in FPGA
http://www.altera.com/literature/an/an306.pdf
Devices,
[Online].
Available
- 144 -
BIBLIOGRAPHIE
[BO-00] M. H. J. Bollen, Understanding Power Quality Problems: Voltage Sags and
Interruptions, IEEE Press Series on Power Engineering, 2000.
[BO-01] B. Bose, Artificial neural network applications in power electronics, In IEEE
Industrial Electronics Society, IECON '01, volume 3, pages 1631-1638, Denver, CO, USA,
2001.
[BU-95] B. Burton, F. Kamran, R. Harley, T. Habetler, M. Brooke, R. Poddar, Identification
and control of induction motor stator currents using fast on-line random training of a neural
network. In IEEE Industry Applications Conference, volume 2, pages 1781-1787, Orlando,
FL, USA, 1995.
[BU-98] S. Buso, L. Malesani, P. Mattavelli, "Comparison of current control techniques for
active filter applications", IEEE Transactions on Industrial Electronics, vol. 45, no. 5, pp.
722- 729, October 1998
[CH00] A. Chandra, B. Zingh, B.N. Zingh, K. Al-Haddad, An improved control algorithm
of shunt active filter for voltage regulation, harmonic elimination, power factor correction and
balancing of nonlinear loads , IEEE Trans. on power electronics, vol.15, No. 3, pp. 495-507,
May 2000.
[CH-07] V. Chereau, "Modulation de largeur dimpulsion et rgulation numrique des
courants" Thse de Doctorat, Universit de Nantes, France, 2007.
[CH-08] H. Cheung, A. Hamlyn, F. Chen, L. Wang, W. Liu, R. Cheung, Adaptive Active
Power Line Filter for Interfacing Wind-Power DGs to Distribution System, in proc. of Power
and Energy Society General Meeting - Conversion and Delivery of Electrical Energy in the
21st Century, 2008, pp 1 7
[CP-02] S. L. Capitaneau. Optimisation de la fonction MLI dun onduleur de tension deux
niveaux Thse de lInstitut National Polytechnique de Toulouse, Laboratoire
dElectrotechnique et dElectronique Industrielle de Toulouse, 2002.
[DA-97] P. Dash, D. Swain, A. Routray, A. Liew, "An adaptive neural network approach for
the estimation of power system frequency, Electric Power Systems Research, vol. 41 p. 203210, 1997.
[DE-02] D. De Caro, E. Napoli, A. G. M. Strollo, "ROM-less direct digital frequency
synthesizers exploiting polynomial approximation", in Proc. 9th Int. Conf. on Electronics,
Circuits and Systems (ICECS 2002), Sept. 2002, pp. 481484.
[DE-03] H. Deng, R. Oruganti, D. Srinivasan, A neural network-based adaptive controller of
single-phase inverters for critical applications, in proc. of the fifth International Conference
on Power Electronics and Drive Systems, 2003, p-p 915 - 920 Vol.2
[DE-07] J. Detrey, Arithmtiques relles sur FPGA-virgule fixe, flottante et systme
logarithmique, Thse de Doctorat de lEcole Normale Suprieure de Lyon, 2007
- 145 -
BIBLIOGRAPHIE
[DE-08] Franois Defa, Commande Prdictive Directe dun Convertisseur Multicellulaire
Triphas Pour Une Application de Filtrage Actif, Thse de Doctorat de lInstitut National
Polytechnique de Toulouse, France, 2008
[DE-10] J.-P. Deschamps, G. Sutter, Decimal division: Algorithms and FPGA
implementations, in proc. of Programmable Logic Conference (SPL), 2010 VI Southern,
2010, pp. 67 - 72
[DJ-07] D. Ould Abdeslam, P. Wira, J. Merckl, D. Flieller, and Y.-A. Chapuis, A unified
artificial neural network architecture for active power filters, IEEE Transaction on Industrial
Electronics, vol 54, no.01, pp 61-76, 2007.
[DR-02] G. Dreyfus, J. Martinez, M. Samuelides, M. Gordon, F. Badran, S. Thiria, L.
Hrault. Rseaux de neurones : mthodologie et applications, Eyrolles, Paris, 2002.
[DZ-07a] S. R. Dzond, C H. Kom, H. Berviller, F Braun, Implantation de rseaux
neuromimtiques sur cible FPGA : Application l'intgration d'algorithmes d'identification
des courants harmoniques par les rseaux Adaline, 1st International Conference on Entreprise
and Scientific Computing Systems, April 9th-12th, 2007, Douala, Cameroon
[DZ-07b] S. R. Dzond, C. H. Kom, J-P Blond, E. B. Tanyi, Mise en uvre dune solution
dImplantation sur FPGA pour intgration darchitecture de commande de Rseaux
Electriques, 1st International Conference on Entreprise and Scientific Computing Systems,
April 9th-12th, 2007, Douala, Cameroon
[DZ-08] S. R. Dzond, H. Berviller, J-P. Blond, F Braun, C H. Kom, FPGA Implementation
of Harmonic Currents Identification Algorithms using Neural Networks, In proceeding of the
Conference on Design and Architectures for Signal and Image Processing (DASIP'08), Nov.
24-26th, 2008, p. 270-276, Brussels, Belgium.
[DZ-09] S. R. Dzond, H. Berviller, J-P. Blond, F Braun, C H. Kom, M. Kom, FPGA
Implementation of Harmonic Currents detection methods using Neural Networks, In
proceeding of the 13th European Conference on Power Electronics and Applications
(EPE'09), Sept. 8-10th, 2009, Barcelona, Spain, CD-ROM
[DZ-10] S. R. Dzond, N. K. Nguyen, H. Berviller, C.-H. Kom, J.-P. Blond, M. Kom, F.
Braun, FPGA resources reduction with multiplexing technique for implementation of ANNbased harmonics extraction by mp-q method, In proceeding of the 36th Annual Conference of
the IEEE Industrial Electronics Society (IECON10), Nov. 7-10th, 2010, AZ, USA, pp. 20372042
[DZ-11a] S. R. N. Dzond, C-H. Kom, H. Berviller, J-P. Blond, D. Flieller, M. Kom, and F.
Braun, Neural Harmonic Detection approaches for FPGA Area efficient Implementation,
European Physical Journal Applied Physics, 56, 30901 (2011)
[DZ-11b] S. R. Dzond, N. K. Nguyen, H. Berviller, C.-H. Kom, J.-P. Blond, M. Kom, F.
Braun, FPGA resources reduction by a multiplexing technique applied on ANN-based
harmonics extraction algorithms, Journal of Energy and Power Engineering, USA, 2011,
accepted paper, in press
- 146 -
BIBLIOGRAPHIE
[FL-09] D. Flieller, D. Ould Abdeslam, P. Wira, J. Merckl, Distortions identification and
compensation based on artificial neural networks using symmetrical components of the
voltages and the currents, Electric Power Systems Research, vol 79, pp 11451154, 2009
[GA-97] X. M. Gao, X. Z. Gao, J. M. A. Tanskanen, S. J. Ovaska, Power Prediction in
Mobile Communication Systems Using an Optimal Neural-Network Structure, IEEE
Transactions on Neural Networks, vol. 8, pp. 1446-1455, Nov. 1997
[GO-05] C. Gombert, Simulation Temps-Rel des Dispositifs dElectronique de Puissance
Ddis aux Rseaux dEnergie Electrique. Thse de lInstitut Polytechnique de Grenoble,
Septembre 2005.
[GR-99] G. Grandpierre, C. Lavarenne, Y. Sorel, Optimized rapid prototyping for real-time
embedded heterogeneous multiprocessor, In Proc. of CODES99, Rome, Italy, CD-ROM,
May 1999
[GY-76] L. Gyugyi, E. C. Strycula, Active AC Power Filters. in proc. of IEEE-IAS Annual
Meeting, pp. 529-535, 1976.
[HA-94] S. Haykin, Neural Networks - A Comprehension Foundation, Prentice Hall, Upper
Saddle River, New Jersey, USA, 1994.
[HA-10] Y. Han, L. Xu, M. M. Khan, G. Yao, L.-D. Zhou, C. Chen, "Study on a novel
approach to active power filter control using neural network-based harmonic identification
scheme", Electrical Engineering (Archiv fur Elektrotechnik), Springer-Verlag, vol.91 p.313325, 2010
[HE-03] Y. HERVE, Langages de haut niveau et flot de conception des systmes complexes :
vers le prototypage virtuel ? , Thse de HDR, 1er juillet 2003, ULP, numro d'ordre 481,
2003.
[HO-03] D. G. Holmes, T. A. Lipo. Pulse Width Modulation for Power Converters.
Principles and Practice. IEEE Wiley Inter-Science, 2003. ISBN 0-471-20814-0.
[HS-96] G. C. Hsieh, J. C. Hung, Phase-Locked Loop Techniques A Survey. IEEE
Trans. on Industrial Electronics, vol. 43, n 6, Dcembre 1996.
[IE-01] IEEE Eds., IEEE Standard Description Language Based on the Verilog: Hardware
Description Language, American National Standards Institute, 2001.
[JE-97] A. A. Jerraya, H. Ding, P. Kission, M. Rahmouni, Behavioral synthesis and
component reuse with VHDL, Kluwer Academic Publishers, 1997.
[JO-09] S. Jovanovi, Architecture reconfigurable de systme embarqu auto-organis ,
Thse de Doctorat de lUniversit Henri Poincar de Nancy-I, 2009
[KA-97] V. Kaura, V. Blasko, operation of a phase locked loop system under distorted utility
conditions. IEEE Tran. on industry application p. 58-63, 1997.
- 147 -
BIBLIOGRAPHIE
[KA-05] M. Kale, E. Ozdemir, "An adaptive hysteresis band current controller for shunt
active power filter", Electric Power Systems Research, vol. 73, no. 2, pp. 113-119, February
2005.
[KA-07] C. W. Kang, A. Iranli, M. Pedram, A synthesis approach for coarse-grained
antifuse-base FPGAs," IEEE Transactions on computer-Aided design of integrated circuits
and systems, vol. 26, pp. 1564-1575, 2007.
[KA-09] S. Karimi, Continuit de service des convertisseurs triphass de puissance et
prototypage "FPGA in the loop": application au filtre actif parallle, Thse de Doctorat de
l'Universit Henri Poincar, Nancy-I, 2009
[KE-02] Y. Kebatti, Dveloppement dune Mthodologie de Conception Matriel Base de
Modules Gnriques VHDL/VHDL-AMS en Vue dune Intgration de Systmes de
Commande Electriques, Thse de Doctorat de l'Universit Louis Pasteur de Strasbourg, 2002
[LA-96] J. S. Lai, F. Z. Peng. Multilevel Converters A new Breed of Power Converters.
IEEE Trans. on Industrial Applications, vol. 32, n 3, Mai 1996.
[LA-97] J.-S. Lai, T. S. Key, Effectiveness of Harmonic Mitigation Equipement for
Commercial Office Buildings, IEEE Trans. on Industry Applications, vol. 33, n 4, p. 11041110, Juillet-Aot 1997
[LA-09] E. Lavopa, P. Zanchetta, M. Sumner, F. Cupertino, Real-Time Estimation of
Fundamental Frequency and Harmonics for Active Shunt Power Filters in Aircraft Electrical
Systems, IEEE Transactions On Industrial Electronics, Vol. 56, No. 8, pp. 2875-2884, August
2009
[LA-09] C. Latino, M. A. Moreno-Armendariz, M. Hagan, Realizing General MLP Networks
with Minimal FPGA Resources, in Proc. of International Joint Conference on Neural
Networks, Atlanta, Georgia, USA, June 14-19, 2009, pp 1722-1729
[LI-87] R. P. Lippman, An introduction to Computing with Neural Nets, IEEE ASSP
Magazine, 1987, pp. 4-22.
[MA-99] S. Mariethoz, A. Rufer, Vers le traitement numrique de lnergie , Bulletin
ASE/AES, vol. 25, pp. 2832, 1999.
[MA-04] M. Marei, E. El-Saadany, M. Salama, A processing unit for symmetrical components
and harmonics estimation based on a new adaptive linear combiner structure, IEEE
Transactions on Power Delivery p. 1245-1252, 2004.
[MA-09] A. A. Mahdi, A. J. Hussain, and D. Al-Jumeily, Adaptive Neural Network Model
Using the Immune System for Financial Time Series Forecasting, International Conference on
Computational Intelligence, Modelling and Simulation, pp 104-109, 2009
[ME-80] C. A. Mead, L. A. Conway, Introduction to VLSI Systems, Ouvrage AddisonWesley Publishing Company, 1980.
- 148 -
BIBLIOGRAPHIE
[ME-03] M. R. G. Meireles, P. E. M. Almeida, M. G. Simes, A Comprehensive Review for
Industrial Applicability of Artificial Neural Networks, IEEE Transactions On Industrial
Electronics, Vol. 50, No. 3, June 2003, pp. 585-601
[MI-04] H. Miranda, V. Cardenas, J. Prez, C. Nuez. A Hybrid Multilevel Inverter for
Shunt Active Filter Using Space Vector Control, in proc. of PESC04, Aachen (Allemagne),
2004.
[MO-02] S. K. Mondal, J. O. Pinto, B. K. Bose, A neural network based space vector PWM
controller for a three level voltage fed inverter induction motor drive, IEEE transaction on
Industry application, 2002.
[MO-07] E. Monmasson, and Marcian N. Cirstea, "FPGA Design Methodology for Industrial
Control Systems-A Review", IEEE Transactions on Industrial Electronics, Vol. 54, No. 4,
pp.1824-1842, 2007.
[NA-08] M. W. Naouar, . Monmasson, I. Slama-Belkhodja, A. Ammar Naassani,
Commande numrique base de composants FPGA dune machine synchrone, Techniques de
l'Ingnieur, Nov 2008, D 2 902 pp 1-22
[NE-09] P. Neves, D. Goncalves, J. G. Pinto, R. Alves, J. L. Afonso, Single-phase Shunt
Active Filter interfacing renewable energy sources with the power grid, in proc. of 35th
Annual Conference of IEEE Industrial Electronics (IECON '09), 2009 , pp 3264 - 3269
[NG-09] N. K. Nguyen, D. Flieller, P. Wira, D. Ould Abdeslam, "Neural networks for phase
and symmetrical components estimation in power systems," 35th Annual Conference of the
IEEE Industrial Electronics Society (IECON09), Porto, Portugal, November 3-5, 2009, CDROM.
[NI-98] H. T. Nicholas, H. Samueli, B. Kim, "The optimization of direct digital frequency
synthesizer performance in the presence of finite word length effects", in Proc. 42nd Annual
Frequency Control Symposium, 1998, pp. 357363.
[OM-96] S. Omatu, M. Khalid, R. Yusof. Neuro-control and its Applications Advances in
Industrial Control. Springer-Verlag, London, 1996.
[OM-06] A. R. Omondi, J. C. Rajapakse, "FPGA Implementations of Neural Networks",
Springer, 2006
[OR-06] M. E. Ortzar, R. E. Carmi, J. W. Dixon, L. Morn, Voltage-Source Active Power
Filter Based on Multilevel Converter and Ultracapacitor DC Link, IEEE Trans. Ind.
Electron., vol. 53, No. 2, pp. 477485, April 2006.
[OS-92] S. Osowski, Neural network for estimation of harmonic components in a
powersystem, IEE Proceedings-Generation, Transmission and Distribution pp. 129-135, 1992.
[PA-10] F. Pacifici, F. Del Frate, Automatic Change Detection in Very High Resolution
Images With Pulse-Coupled Neural Networks, IEEE Geoscience and Remote Sensing Letters,
Vol. 7, No. 1, January 2010, pp. 58-62
- 149 -
BIBLIOGRAPHIE
[PE-95] N. Pecharanin, H. Mitsui, M. Sone, Harmonic detection by using neural network, In
EEE International Conference on Neural Networks, volume 2, pp. 923-926, Perth, WA,
Australia, 1995.
[PE-05] F. Pcheux, C. Lallement, A. Vachoux, VHDL-AMS and Verilog-AMS as
Alternative Hardware Description Languages for Efficient Modeling of Multi-Discipline
Systems, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,
Vol. 24, Issue 2, 2005, pp 204 - 225
[RA-95] M. Rastogi, N. Mohan, A. A. Edris. Filtering of Harmonic Current and Damping of
Resonances in Power Systems with a Hybrid-Active Filter. Confrence APEC95, p. 607612, 1995.
[RA-09] M. A. M. Radz, N. A. Rahim, Neural Network And Bandless Hysteresis Approach
To Control Switched Capacitor Active Power Filter For Reduction Of Harmonics, IEEE
Transactions On Industrial Electronics, Vol. 56, No. 5, pp 1477- 1484, May 2009
[RA-10] K. S. Rani, K. Porkumaran, "Multilevel shunt active filter based on sinusoidal
subtraction methods under different load conditions", IEEE Region 8 International
Conference on Computational Technologies in Electrical and Electronics Engineering
(SIBIRCON), 2010, pp 692 697
[RE-03] S. Rechka, E. Ngandui, X. Jianhong, P. Sicard, Analysis of harmonic detection
algorithms and their application to active power filters for harmonics compensation and
resonance damping , Can. J. Elect. Comput. Eng., vol. 28, pp. 4151, 2003.
[RE-07] R. S. Herrera, P. Salmern, Instantaneous Reactive Power Theory: A Comparative
Evaluation of Different Formulations, IEEE Transactions On Power Delivery, Vol. 22, No. 1,
pp 595-604, January 2007
[RE-09] R. S. Herrera, P. Salmern, Instantaneous Reactive Power Theory: A Reference in
the Nonlinear Loads Compensation, IEEE Transactions on Industrial Electronics, vol. 56, no.
6, pp 2015-2022, June 2009
[RO-58] F. Rosenblatt, The perceptron : probabilstic model for information storage and
organisation in the brain. Psychological Review 65, pp 386408 (1958).
[RO-93] S. Round, N. Mohan, Comparison of frequency and time domain neural network
controllers for an active power filter, In Proceedings of the IECON93, vol. 2, pp. 1099-1104,
Maui, HI, USA,1993.
[RO-98] S. Round, H. Laird, R. Duke, C. Tuck, An improved three-level shunt active filter,
Proc. Intern. Conf. Power Electronic Drives & Energy Systems for Industrial Growth, vol. 1,
pp. 8792, 1-3 December 1998
[RO-02] A. Routray, A. K. Pradhan, K. P. Rao, A novel kalman filter for frequency
estimation of distorted signals in power systems , IEEE Transactions on Instrumentation and
Measurement, vol. 51, pp. 469479, 2002.
- 150 -
BIBLIOGRAPHIE
[RO-07] M. Routimo, M. Salo, H. Tuusa, "Comparison of voltage-source and current source
shunt active power filters", IEEE Transactions on Power Electronics, vol. 22, no.2, pp. 636643, March 2007.
[SA-89] M. Saerens, A. Soquet, A neural controller based on backpropagation algorithm. In
First IEE int. Conf. on Artificial Neural Network, pages 211-215, London, 1989
[SA-02] G. Sassatelli, P. Benoit, L. Torres, G. Cambon, J. Galy, M. Robert, C. Diou,
"Systolic Ring : une nouvelle approche pour les architectures reconfigurables
dynamiquement", Traitement du Signal, vol.19, n4, 2002, pp. 293-313.
[SE-07] W. Sen, T. Bin, Z. Jun, Distributed Arithmetic for FIR Filter Design on FPGA, in
proc. of, ICCCAS, 2007, pp. 620 - 623
[SH-02] R. El Shatshat, M. Kazerani, M. Salama. Power quality improvement in 3-phase 3wire distribution systems using modular active power filter, Electric Power Systems
Research, vol. 64 p. 185-194, 2002.
[SH-04] R. Shatshat, M. Salama et M. Kazerani. Artificial intelligent controller for current
source converter-based modular active power filters, IEEE Transactions on Power Delivery
p. 1314-1320, 2004.
[SH-07] M. A. Shamsi-Nejad, S. Pierfederici, J. P. Martin, F. Meibody-Tabar, "Study of an
hybrid current controller suitable for DCDC or DCAC applications", IEEE Transactions on
Power Electronics, vol. 22, no. 6, pp. 2176-2186, Nov. 2007.
[SH-08] Z. Shu, Y.Guo, J. Lian, Steady-State and Dynamic Study of Active Power Filter with
Efficient FPGA-Based Control Algorithm, IEEE Transactions on Industrial Electronics, vol
55, no.04, pp 1527-1536, 2008.
[SI-08] C. H. Da Silva, R. R. Pereira, L. E. B. Da Silva, G. Lambert-Torres, B. K. Bose,
Improving the dynamic response of shunt active power filter using modified Synchronous
Reference Frame PLL, in proc. of 34th Annual Conference of IEEE Industrial Electronics
(IECON), 2008 , pp 790 - 795
[SJ-97] S. Sjoholm, L. Lindh, VHDL for Designers, Prentice Hall, 1997, pp. 261-263.
[SN-01] B. M. Song, Voltage Balancing Techniques for Flying Capacitors used in SoftSwitching Multilevel Active Power Filters, Thse de la Facult de lInstitut Polytechnique de
Virginia (Etats Unis), 2004.
[SO-97] P. Soderquist, M. Leeser , "Division and Square Root: Choosing the Right
Implementation", IEEE Micro, Vol.17 No.4, pp.5666, July/August 1997
[SO-01] A. M. Sodagar, G. R. Lahiji, "A pipelined ROM-less architecture for sine-output
direct digital frequency synthesizers using the second-order parabolic approximation", IEEE
Trans. Circuits and Systems, Part II : Analog and Digital Signal Processing, vol. 48, no. 9, pp.
850857, Sept. 2001.
- 151 -
BIBLIOGRAPHIE
[SO-04] Y. Song and B. Kim, "Quadrature direct digital frequency synthesizers using
interpolation-based angle rotation", IEEE Trans. VLSI Syst., vol. 12, pp. 701710, July 2004.
[ST-10] M. Stoica, G.A. Calangiu, F. Sisak, I. Sarkany, A Method Proposed for Training An
Artificial Neural Network used for Industrial Robot Programming by Demonstration, in proc.
of 12th International Conference on Optimization of Electrical and Electronic Equipment,
OPTIM 2010, pp 831-836.
[SU-08] B. Susluoglu, V. M. Karsli, Improved Current Control Strategy for Shunt Active
Power Filter 2nd IEEE International Conference on Power and Energy (PECon 08),
December 1-3, 2008, Johor Baharu, Malaysia
[VA-01] F. R. Vazquez, P. R. Salmeron, J. Prieto, A new technique for unbalance current and
voltage measurement with neural networks. In EPE'2001, Graz, Austria, 2001.
[VA-02] J. R. Vazquez, P. Salmeron, J. Prieto, A. Perez. A practical implementation of a
three-phase active power line conditioner with ANNs technology. In 28th Annual Conference
of the IEEE Industrial Electronics Society (IECON'02), pages 739-744, Sevilla, Spain, 2002.
[VA-03] J. Vazquez, P. Salmeron, Active power filter control using neural network
technologies, IEE Proceedings-Electric Power Applications p. 139-145, 2003.
[WI-60] B. Widrow, M. T. Hoff. Adaptive switching circuits. IRE WESCON Convention
Record pp. 96104 (1960).
[TI-97] P. Tichavsky, A. Nehorai, Comparative study of four adaptive frequency trackers,
IEEE Transactions on Signal Processing, pp. 1473 1484, 1997.
[VI-04] M. G. Villalva, F. E. Ruppert, Current controller with artificial neural network for 3phase 4-wire active filter, IEEE 35th Annual Power Electronics Specialists Conference
(PESC) pp. 993998, 2004
[VO-09] O. Vodyakho, T. Kim; S. Kwak, C.S. Edrington, Comparison of the space vector
current controls for shunt active power filters, IET Power Electronics, Vol. 2, Iss. 6, pp. 653
664 2009
[ZE-04] Q. Zeng, L. Chang, P. Song, "SVPM-based current controller with grid harmonic
compensation for three-phase grid-connected VSI", IEEE Power Electronics Specialists
Conference, pp. 2494-2500, 2004.
[SM-97] O. Simon, H. Spaeth, K.P. Juengst, P. Komarek, Experimental Setup of a Shunt
Active Filter Using a Superconducting Magnetic Energy Storage Device, in proc. of EPE97,
Trondheim (Norvge), 1997.
[TA-03] L. Tambour, Mthodologie et flow semi-automatique daide la conception et la
validation de macro-cellules ASIC ddies au traitement numrique du signal, Thse de
Doctorat de lINPG, 2003
- 152 -
BIBLIOGRAPHIE
[TR-81] S. Trimberger, J.A. Rowson, C. R. Lang, J. P. Gray, A Structured Design
Methodology and Associated Software Tools, IECS, 28(7), July 1981.
[TR-03] N. Tredennick, S. Shimamoto, The Rise of Reconfigurable Systems, ERSA 2003,
Keynotes pp. 3-12
[WE-91] S. Weerasooriya, M. A. El-Sharkawi, Identification and control of a dc motor using
back-propagation neural networks, IEEE Transactions on Energy Conversion, pages 663669, 1991.
[WI-96] B. Widrow, E. Walach, Adaptive inverse control, ser. Information and System
Science Series. Upper Saddle River, NJ: Prentice Hall Press, 1996
[WO-07] E. Won, A hardware implementation of artificial neural networks using field
programmable gate arrays, Nuclear Instruments and Methods in Physics Research, A 581, pp
816-820, 2007
[WU-05] T.-F.Wu, H.-S. Nien, C.-L. Shen, C.-H. Chang, and J.-Y. Chiu, A Single-Phase
Inverter System for PV Power Injection and Active Power Filtering With Nonlinear Inductor
Consideration, IEEE Trans. Ind. Appl., vol. 41, No. 4, pp. 10751083, July/August 2005.
- 153 -
RESUME
La thse a trait limplmentation darchitectures neuronales sur cible FPGA pour la
commande de systmes de llectronique de puissance ddis lamlioration de la qualit de
lnergie dans un rseau de distribution lectrique. Pour rpondre cette problmatique
qualit, le filtre actif parallle (FAP) a t retenu notamment cause des contraintes
normatives plus exigeantes sur la compensation des harmoniques de courants. Dans une
perspective doptimisation des ressources ncessaires pour une implantation numrique sur
FPGA, nous avons adopt une approche mthodologique associant conception modulaire et
adquation algorithme architecture. Limplication des techniques neuromimtiques pour la
constitution dune architecture de commande adaptative, a permis damliorer les
performances du FAP dans diverses conditions de fonctionnement des sources dnergie et
des charges du rseau lectrique. De nouvelles approches labores pour lidentification des
perturbations et la compensation dnergie ractive ont ainsi t testes en simulation et
analyses. Les bons rsultats obtenus se traduisent en termes de rduction du temps
dexcution des algorithmes et de la surface occupe dans le FPGA, utilis comme cible
unique dimplantation. La validation exprimentale de cette approche que nous avons baptise
FPGA alone nous a permis de caractriser cette solution dimplantation dans loptique
dune comparaison avec des solutions de type DSP ou mixte DSP/FPGA habituellement
utilises pour cette application.
MOTS-CLES :
Qualit de lnergie, Filtre actif parallle, identification et compensation des harmoniques,
FPGA, optimisation de ressources dimplantation
ABSTRACT
The present PhD thesis deals with FPGA implementation of neural architectures to control
power electronics systems dedicated to power quality improvement in a distribution grid. For
this purpose, the active power filter (APF) was retained in particular because of the more
demanding normative constraints on the compensation of harmonics currents. For area
efficient implementation, we adopted a methodological approach associating modular design
and algorithm architecture matching. Neural networks techniques have been applied to build
an adaptive control in order to improve AFP performances under various utility conditions.
New approaches for harmonics identification and reactive power compensation were tested in
simulation and analyzed. As results, execution time of the algorithms and hardware
requirements in the FPGA, used as single implementation target, have been significantly
reduced. The experimental validation of this approach that we baptized "FPGA alone",
enabled us to characterize this implementation solution for a purpose of a comparison with
other solutions such as DSP or DSP/FPGA, usually used for this application.
KEYWORDS:
Power quality, Active power filter, Harmonics identification and compensation, FPGA, area
efficient implementation.