Академический Документы
Профессиональный Документы
Культура Документы
LATACUNGA
Chiliquinga Bustos Jos Luis.
Ingeniera Automotriz, Quinto Nivel A, Escuela Politcnica del Ejrcito Extensin Latacunga,
Mrquez de Maenza S/N Latacunga, Ecuador.
Email: pepe91@hotmail.com.es
Fecha de presentacin: 22 de abril de 2013
PALABRA CLAVE
DESARROLLO
1.
INTRODUCCIN
Circuitos Aritmticos.- Una funcin
esencial de muchas computadoras y
calculadoras es la realizacin de
operaciones
aritmticas.
Estas
operaciones se efectan en la unidad
aritmtica-lgica
de
una
computadora, donde se combinan
compuertas lgicas y flip-flops de
manera que puedan sumar, restar,
multiplicar y dividir nmeros binarios.
Estos circuitos efectan operaciones
aritmticas a velocidades que son
humanamente
imposibles.
Comnmente, una operacin de
adicin se llevar menos de 1s.
Cout=acarreo de salida
A y B= variables de
(operandos)
entrada
A
B
Cout
0
0
0
0
1
0
1
0
0
1
1
1
Tabla 1. Tabla de verdad de un
semisumador.
SUMADORES BASICOS
Los sumadores son necesarios en
cualquier tipo de sistemas digitales
que manejan datos numricos, a
continuacin se detallaran los tipos
de sumadores.
El semisumador.- Un semisumador
admite dos dgitos binarios en sus
entradas y genera dos dgitos
binarios en sus salidas: un bit de
suma y un bit de acarreo.
C out = AB
= A B
=( A B) C
C out = AB+( A B)C
Dnde:
Dnde:
=suma
=suma
0
1
1
0
0
1
1
0
1
0
0
1
A2
B2
A1
B1
Cn 1
An
Bn
Cn
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Tabla 4. Tabla de verdad para cada
etapa de un sumador en paralelo
de 4 bits.
0
0
1
0
1
1
1
Figura 9. Diagrama de
circuito integrado 74LS83
pines
Diagrama
lgico
del
sumador
en
O2
0
0
1
0
de
O1
0
1
0
0
verdad
O0
1
0
0
0
E1
E0
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
SALIDA
ACTIVA
O0
O1
O2
O3
O4
O5
1
1
0
O6
1
1
1
O7
Tabla 6. Tabla de verdad abreviada
decodificador 3 a 8.
Decodificadores de 7 segmentos.Un decodificador muy comn es el
de siete segmentos, este circuito
combinacional
activa
simultneamente
varias
salidas,
decodifica la informacin de entrada
en BCD a un cdigo de siete
segmentos adecuado para que se
muestre en un display de siete
segmentos, es el procedimiento
empleado en todas las calculadoras,
los relojes digitales, etc.
Figura 20. Smbolo lgico 74LS47
Figura
19.
Ejemplos
de
funcionamiento decodificador de 7
segmentos.
74LS47
Decodificador de 7 segmentos
Figura
22.
74LS47.
Diagrama
lgico
74LS46
Decodificador BCD a 7 segmentos
74LS49
Decodificador BCD a 7 segmentos
Figura
24.
74LS46.
Diagrama
74LS48
lgico
Figura
27.
74LS49.
Diagrama
lgico
CONCLUSIONES
ducativa.catedu.es/44700165/aula/archivos/repositorio//4750/4923/html/2_decodificadores.html
http://www.datasheetcatalog.org/datasheet/motorola/SN74LS83D.pdf
http://www.datasheetcatalog.org/datasheets/70/375646_DS.pdf
http://freedatasheets.com/downloads/74LS46.pdf
http://www.datasheetcatalog.org/datasheets/120/375650_DS.pdf
http://www.datasheetcatalog.org/datasheets/70/375651_DS.pdf