Академический Документы
Профессиональный Документы
Культура Документы
Anlisis y Sntesis
INGENIERA ELECTROMECNICA
Curso de Electrnica II Enero de 2010
INTRODUCCIN A LA
LGICA COMBINACIONAL
SISTEMAS COMBINACIONALES
Definicin:
y
SISTEMAS COMBINACIONALES
Tpicos de estudio:
Para el estudio de los sistemas combinacionales, se van a tener en
cuenta los siguientes tpicos:
y
y
y
y
y
y
y
y
y
Sistemas de numeracin.
Cdigos numricos.
Lgica de conmutadores.
Modelos lgicos.
Tablas de verdad.
Formas cannicas.
Sistemas modulares (MSI y LSI)
Anlisis y sntesis de los sistemas combinacionales.
Diseo con multiplexores y codificadores.
SISTEMAS DE NUMERACIN
QU ES UN SISTEMA DE NUMERACIN?
Cualquier sistema consta fundamentalmente de una serie de
elementos que lo conforman, una serie de reglas que permite
establecer operaciones y relaciones entre tales elementos. Por ello,
puede decirse que un sistema de numeracin es el conjunto de
elementos (smbolos o nmeros), operaciones y relaciones que por
intermedio de reglas propias permite establecer el papel de tales
relaciones y operaciones.
Existen un sinnmero de sistemas numricos, los ms comunes son:
Sistema
Sistema
Sistema
Sistema
Decimal.
Binario.
Octal.
Hexadecimal.
SISTEMAS BSICOS
Sistema decimal
Es el ms utilizado, cuenta con diez elementos: 0, 1, 2, 3, 4, 5, 6, 7, 8 y 9.
Las operaciones que en el se pueden dar son las aritmticas (suma, resta,
multiplicacin, divisin, potenciacin, etc.) y lgicas (Unin - disyuncin,
Interseccin - conjuncin, negacin, Diferencia, Complemento, etc.). Las
relaciones entre los nmeros del sistema decimal son mayor que, menor
que, igual y a nivel lgico son pertenencia y contenencia.
Un nmero del sistema decimal tiene la siguiente representacin:
( N )10 = an 10 n + an1 10 n1 + an 2 10 n 2 + + a0 10 0 + a1 10 1 + ak 10 k
Siendo:
N Nmero decimal.
ai Nmero relativo que ocupa la i-esima posicin
n Nmero de dgitos que ocupa la parte entera menos uno
k Nmero de dgitos de la parte fraccionaria.
SISTEMAS BSICOS
Sistema binario
Definicin: El sistema de numeracin Binario es el conjunto de elementos
formado por el 0 y el 1, con operaciones aritmticas (suma, resta,
multiplicacin) y lgicas (OR, AND y NOT)
NOT y adems sus propias relaciones
que por intermedio de reglas propias permite establecer el papel de tales
relaciones y operaciones entre sus dos elementos.
Suma: Se realiza exactamente igual que en el sistema de numeracin
decimal teniendo en cuenta que si se excede la base se lleva en la siguiente
cifra una unidad de orden superior. Veamos el siguiente ejemplo:
Ejemplo: Realizar la suma aritmtica de los siguientes nmeros binarios:
0110
1011
0011
1110
Carry
Resultado
SISTEMAS BSICOS
Sistema binario
Resta: Se realiza exactamente igual que en el sistema de numeracin
decimal teniendo en cuenta que si se excede la base se lleva en la siguiente
cifra una unidad de orden superior. Veamos algunos ejemplos:
Ejemplos: Resolver la resta entre los siguientes nmeros binarios:
(111101)2
- (110010)2
(001011)2
Restar los siguientes nmeros binarios fraccionarios:
(1011,111)2
-(0010,010)2
(1001,101)2
SISTEMAS BSICOS
Sistema binario
La Multiplicacin y la divisin: Se realizan de forma idntica que en el
sistema decimal, por ejemplo la multiplicacin se realiza multiplicando cada
uno de los bits del multiplicando por el bit menos significativo del
multiplicador, luego por el siguiente y as sucesivamente, teniendo en cuenta
que el cada resultado se va corriendo una posicin hacia la izquierda para
finalmente realizar la suma entre ellos.
Existen algoritmos para desarrollar las operaciones de multiplicacin y
divisin que sern vistos ms adelante.
Ejemplos: Resolver la multiplicacin entre los siguientes nmeros binarios:
101
x 011
101
101
000
01111
SISTEMAS BSICOS
Sistema binario
El complemento a uno y a dos: Para desarrollar apropiadamente la
SISTEMAS BSICOS
Sistema binario
Complemento a dos: Se realiza el complemento a uno del nmero y
se le suma uno al bit menos significativo.
Este complemento solo se emplea en los nmeros negativos. Para
los nmeros positivos el complemento a dos es el mismo nmero.
Ejemplos:
Obtener el complemento a dos del siguiente nmero (110111)2
El complemento a uno ser 001000,
001000 ahora 001000 + 1 = 01001
Luego el complemento a dos del nmero dado es: 001001
LGICA COMBINACIONAL
Sistema binario en electrnica digital
Un sistema binario se caracteriza por tener dos valores posibles
que, en trminos de voltaje, se corresponden a dos valores de
tensin, los que se representan numricamente con 1 para Vcc y
0 para GND.
GND
Generalmente, la lgica positiva hace corresponder un valor de
tensin alto al 1 y un valor de tensin bajo al 0 (y viceversa para
la lgica negativa):
negativa
0 VL (voltaje bajo)
1 VH (voltaje alto)
Lgica Positiva
LGICA COMBINACIONAL
Nmeros binarios
La correspondencia entre los
primeros 16 nmeros decimales
y binarios se muestra en la
siguiente tabla:
00 00
00 01
00 10
00 11
01 00
01 01
01 10
01 11
8
9
10
11
12
13
14
15
10 00
10 01
10 10
10 11
11 00
11 01
11 10
11 11
LGICA COMBINACIONAL
Nmeros binarios
Por qu usar la representacin binaria
Las principales razones por las cuales utilizar sistemas de
representacin binaria son:
Los sistemas de procesamiento de informacin se
construyen en base a conmutadores;
conmutadores
Los procesos de toma de decisin, en un sistema
digital, son binarios; y
Las seales binarias son ms confiables que las que
tienen ms niveles de cuantificacin.
LGICA COMBINACIONAL
Conmutadores
Supngase un sistema de
iluminacin basado en dos
interruptores o conmutadores
(como el que existe en la
parte inferior y superior de
una escalera):
S1 = 1 (conmutador 1 en posicin 1)
S1 = 0 (conmutador 1 en posicin 0)
A = 0 (Lmpara apagada)
S2 = 1 (conmutador 2 en posicin 1)
A = 1 (Lmpara encendida)
S2 = 0 (conmutador 2 en posicin 0)
Condiciones o premisas
Acciones o Conclusiones
LGICA COMBINACIONAL
Toma de decisiones
Gran parte de los procesos de decisin tienen carcter binario
SI VERDADERO CORRECTO
Respuestas =
etc.
FALSO
INCORRECTO
NO
Un sistema puede
caracterizarse
lingsticamente como:
Si (S1=1 y S2=0)
S2=0 o (S1=0 y S2=1),
S2=1
entonces B=1;
B=1 caso contrario, B=0.
B=0
Confiabilidad
Las seales binarias son mucho ms confiables para ser
transmitidas entre dos puntos distantes. Al usar slo dos niveles de
voltaje para representar un dgito, el sistema es ms inmune a la
presencia de ruidos.
LGICA COMBINACIONAL
Definicin de modelos lgicos
Una descripcin abstracta de un sistema digital, expresado con
enunciados lgicos formales, se denomina DISEO LGICO.
GICO
Los smbolos ms
comunes son:
[(S 1
[(S 1
= 0 ) (S 2 = 1 )]
= 1 ) (S 2
[(S 1
= 1 ) (S 2 = 0 )]
(B
= 1)
= 1 )] [(S 1 = 0 ) (S 2 = 0 )]
(B
= 0)
LGICA COMBINACIONAL
Definicin de modelos lgicos
Usando este tipo de representacin, podra definirse la operacin de
un sumador binario como:
[(x
= 0 ) ( y = 1 )]
[(x
= 1 ) ( y = 0 )]
(Suma
= 1)
[(x = 1 ) ( y = 1 )] [(x = 0 ) ( y = 0 )]
(Suma
= 0)
LGICA COMBINACIONAL
Definicin de modelos lgicos
LGICA COMBINACIONAL
Definicin de modelos lgicos
Para el caso del circuito de la lmpara:
f (0,0) = 0
f (0,1) = 1
f (1,0) = 1
f (1,1) = 1
B = f ( S1 , S 2 )
TABLA DE VERDAD
S1
S2
0
0
1
1
0
1
0
1
0
1
1
0
Decimal
Hexadec
Binario
Decimal
Hexadec
0000
1000
0001
1001
0010
1010
10
0011
1011
11
0100
1100
12
0101
1101
13
0110
1110
14
0111
1111
15
DEFINICIONES BSICAS
Trminos cannicos: Se llama trmino cannico de una funcin lgica a
todo producto o suma en el cual aparecen todas las variables de que
depende esa funcin. A los trminos productos se les llama productos
cannicos y a los trminos sumas, se les llama sumas cannicas.
Formas cannicas: Cuando una funcin se expresa como suma de
productos cannicos o como producto de sumas cannicas, se dice que dicha
funcin se encuentra expresada en su forma cannica.
Formas
equivalentes:
Dos
expresiones
booleanas,
F1
F2,
F2
son
Se
comprobar
que
formas
booleanas
diferentes
pero
DEFINICIONES BSICAS
Tabla de verdad: La tabla de verdad de una funcin lgica es una forma
de representacin de la misma, en la que se indica el valor 0 1 que toma
la funcin para cada una de las combinaciones de valores de las variables
de dicha funcin
Ejemplo:
0
1
2
3
4
5
6
7
abc
0
0
0
0
1
1
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
DEDUCCIN DE LA FORMA
CANNICA
De la tabla de verdad de una funcin lgica, es fcil deducir las
formas cannicas de dicha funcin.
As pues, si se quiere que la funcin F del ejemplo est expresada
como suma de productos cannicos debe asegurarse que para cada
una de las combinaciones de la tabla de verdad en que la funcin
valga 1 se obliga a que el trmino cannico valga tambin 1. Por
ejemplo para la combinacin a=0, b=0 y c=1 de la tabla de
verdad se ve que la funcin vale 1 as pues el trmino cannico ser
a b c , se debe entender que a' significa que la variable a est
negada.
Obsrvese que el trmino a b c vale 1 para la combinacin 0 0 1
y slo para esa combinacin, cualquier otra combinacin hara que
el producto cannico a b c sea 0.
SUMA DE PRODUCTOS
Construyendo la funcin con todos sus trminos se llega a la conclusin que
para:
La
La
La
La
La
combinacin
combinacin
combinacin
combinacin
combinacin
010
100
101
110
111
el
el
el
el
el
trmino
trmino
trmino
trmino
trmino
ser:
ser:
ser:
ser:
ser:
a b c'
a b c
a b c
a b c
abc
PRODUCTO DE SUMAS
Tambin se puede recurrir a realizar la funcin como producto de sumas
cannicas, en este caso se tienen en cuenta los 0 de la funcin; as para la
combinacin 000 y 011 del ejemplo, la funcin vale 0. Por tanto el trmino
correspondiente a la combinacin 000 ser (a + b + c),
c) obsrvese que este
trmino slo vale 0 para la combinacin 000,
000 para cualquier otra vale 1. Del
mismo modo para la combinacin 011 el trmino ser (a + b' + c'),
obsrvese tambin que este trmino slo vale 0 para la combinacin 011,
011
cualquier otra combinacin har que dicho trmino valga 1.
La funcin expresada como producto de sumas cannicas quedar:
F = ( a + b + c ) ( a + b' + c' )
Obsrvese que existen dos trminos que corresponden con los dos 0 de la
funcin.
Otra forma de expresarla es F = ( 0, 3 ) significa producto F Producto
de trminos cannicos en que la funcin vale 0 y los nmeros entre
INTRODUCCIN AL
ALGEBRA DE BOOLE Y LOS
MAPAS DE KARNAUGH
Algebra de BOOLE
1854 George Boole An invesigation of the laws of thought
on which to found the mathematical theories of logic and
probabiblities
Operaciones del algebra de Boole:
Leyes Booleanas
- Ley conmutativa
- Ley asociativa
- Ley distributiva
Funciones Lgicas
Algebra de BOOLE
Definicin:
Un conjunto B dotado con dos operaciones algebraicas ms (+) y
por () representa un lgebra de Boole, s y slo s se verifican
los siguientes postulados:
1. Las operaciones + y son conmutativas.
2. Existen en B dos elementos distintos representados por los
smbolos 0 y 1, respectivamente, tal que :
a +0=0+a=a
a 1=1 a=a
Algebra de BOOLE
3.
4.
+
+
+
+
0
1
0
1
=
=
=
=
0
1
1
1
0
0
1
1
0
1
0
1
=
=
=
=
0
0
0
1
Algebra de BOOLE
Representacin con interruptores.
Interruptor Abierto
equivale a nuestro 0 lgico
Interruptor Cerrado
equivale a nuestro 1 lgico
La combinacin
es equivalente a
Es decir dos interruptores abiertos puestos en serie equivalen a un solo
interruptor abierto.
Es equivalente a decir en el Algebra de Boole que: 0 . 0 = 0
Algebra de BOOLE
Representacin con interruptores.
La combinacin
Es equivalente a:
Es decir que un interruptor abierto en serie con un interruptor cerrado,
equivale a un interruptor abierto.
Es equivalente a decir en el Algebra de Boole que:
0.1=0
1.1=1
Algebra de BOOLE
Representacin con interruptores.
La combinacin
Es equivalente a:
Es decir dos interruptores abiertos puestos en paralelo, equivalen a un solo
interruptor abierto.
Es equivalente a decir en el Algebra de Boole que:
0+0=0
La combinacin
Es equivalente a:
Es decir un interruptor abiertos en paralelo con un interruptor cerrado,
equivale a un solo interruptor cerrado.
Es equivalente a decir en el Algebra de Boole que:
0+1=1
Algebra de BOOLE
Representacin con interruptores.
Como ejemplo se analizar el siguiente circuito:
Lmpara = (A + B) C
==
(A OR B) AND C
Algebra de BOOLE
Operaciones bsicas.
y
0
1
0
1
0
0
0
1
A
0
1
X=A
1
0
Algebra de BOOLE
Leyes del lgebra de BOOLE.
Ley conmutativa
1.
2.
X+Y=Y+X
XY=YX
Ley asociativa
1.
X+(Y+Z)=(X+Y)+Z=X+Y+Z
2.
X ( Y Z ) = ( X Y ) Z + (X Y X )
Ley distributiva
1.
2.
X(Y+Z)=(XY)+(XZ)
(W+X)(Y+Z)=WY+XY+WZ+XZ
Algebra de BOOLE
y
X0=0
X1=X
XX=X
X X' = 0
X+0=X
X+1=1
X+X=X
X + X = 1
X = X
X + (X Y) = X
X + (X Y) = X + Y
(X + Y) (X + Z) = X + (Y Z)
Algebra de BOOLE
Teoremas de Morgan
Los teoremas de Morgan sirven para transformar sumas lgicas en
productos lgicos o viceversa y pueden llegar a tener una gran
importancia dado que todas las operaciones lgicas se pueden
llegar a resolver con un mismo tipo de puerta.
Verifican matemticamente la equivalencia de las compuertas:
NAND y negativa-OR
NOR y negativa-AND
1. (X + Y) = X Y
2. (X Y) = X + Y
Algebra de BOOLE
y
Funciones Lgicas
Es un conjunto de variables relacionadas entre s de
acuerdo a las tres operaciones (AND,
AND OR,
OR NOT),
NOT se
representa como:
F = f (A, B, C, ...)
Algebra de BOOLE
Simplificacin de circuitos lgicos
Mapas de Karnaugh
y
A
B
AB
AB
AB
AB
m0
m2
m1
m3
Representando funciones en
un Mapa de Karnaugh (1)
Realizacin.
y
Representando funciones en un
Mapa de Karnaugh (2)
A
0
b
0
B
0
1
1
F(a,b) = m(0,3)
X
1
AB
11
10
ABC
ABC
ABC
ABC
ABC
ABC
00
01
ABC
ABC
C
0
11
10
00
01
10
AB
00
01
11
ABCD
ABCD
ABCD
ABCD
00
ABCD
ABCD
ABCD
ABCD
01
11
ABCD
ABCD
ABCD
ABCD
10
ABCD
CD
00
01
ABCD
ABCD
00
01
11
10
12
13
11
15
11
10
14
10
CD
ABCD
AB
00
01
11
10
00
CD
00
01
01
01
11
11
10
10
ACD
00
ABD
11
10
Extendiendo el concepto de
adyacencia para agrupar ms
celdas
AB
AB
00
01
11
10
00
01
11
10
0
1
AC
AC
AB
00
01
11
10
00
11
10
AB
CD
01
11
01
11
10
AD
00
BD
10
BD
AB
01
11
11
10
10
00
01
11
10
00
CD
CD
00
10
00
01
11
01
xy
00
z
0
01
10
11
00
01
11
10
1
xy
00
z
0
01
11
10
1
xy + xy + xz
Problema
Para desarrollar en clase.
1.
Ejemplo:
Decodificador de BCD a 7 segmentos
Utilizando las tcnicas del diseo digital combinacional y
los Mapas de Karnaugh, disee un decodificador de BCD a
7 segmentos.
Nmero
binrio
Descodificador
Display de 7 segmentos
Solucin al Ejemplo
y
0
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
0
0
0
1
1
0
0
1
1
1
1
0
1
1
1
0
1
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
0
1 0 0 1
Restantes casos
Solucin al Ejemplo
y
B1B 0
00 01 11 10
B3 B2
00 1
01 0
11 0
10 1
a = B B + B B B + B B B + B B B1
3 1
3 2 0
3 2 0
3 2
b
B 1B 0
00 01 11 10
B 3B 2
00 1
01 1
11 0
10 1
b = B B + B B B + B B B + B B B1
3 2
3 1 0
3 1 0
3 2
LGICA
COMBINACIONAL
MODULAR
COMPARADORES
Utiliza compuertas OR exclusiva , admite dos bits e indica
en su salida si los dos bits son iguales o diferentes.
DECODIFICADORES
Slo una salida se activa por cada cdigo de entrada,
puede ser activado por un alto y el resto permanecen en
bajo o se activan en bajo y el resto permanecen en alto
A0
A1
A2
A3
AN-1
DECODIFICADOR
HABILITADOR
X0
X1
X2
X3
XM-1
E1 E2 E3
A2 A1 A0
DEC 3:8
74LS138
O7 O6 O5 O4 O3 O2 O1 O0
A2
0
0
0
0
1
1
1
1
A1
0
0
1
1
0
0
1
1
A0
0
1
0
1
0
1
0
1
E1
0
1
X
X
O7
0
0
0
0
0
0
0
1
E2
0
X
1
X
O6
0
0
0
0
0
0
1
0
E3
1
X
X
0
O5
0
0
0
0
0
1
0
0
O4
0
0
0
0
1
0
0
0
O3
0
0
0
1
0
0
0
0
O2
0
0
1
0
0
0
0
0
O1
0
1
0
0
0
0
0
0
SALIDA
Habilitado
Deshabilitado (Altos)
Deshabilitado (Altos)
Deshabilitado (Altos)
O0
1
0
0
0
0
0
0
0
SALIDAS
ENTRADAS
DECODIFICADOR
6 A 64
MEMORIA
DIRECCION
DATO
CODIFICADORES
Nmero de lneas a la entrada, al activarse una, produce
un cdigo de salida de N bits
A0
A1
A2
AM-1
CODIFICADOR
X0
X1
X2
XN-1
CODIFICADOR 8:3
A0 A1 A2 A3 A4 A5 A6 A7
CODIFICADOR
8 lneas a 3 lneas
O2
A0
X
X
X
X
X
X
X
X
A1
1
0
1
1
1
1
1
1
A2
1
1
0
1
1
1
1
1
A3
1
1
1
0
1
1
1
1
A4
1
1
1
1
0
1
1
1
O1 O0
A5
1
1
1
1
1
0
1
1
A6
1
1
1
1
1
1
0
1
A7
1
1
1
1
1
1
1
0
O2
0
0
0
0
1
1
1
1
O1 O0
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
MULTIPLEXORES
Selecciona una de varias seales de entrada y la enva a la
salida
I0
I1
IN-1
MULTIPLEXOR
SELECTOR DE DATOS
SALIDA
MUX 74ALS151
I0 I1 I2 I3 I4 I5 I6 I7
S0
S1
S2
MUX 74ALS151
E S2
1 X
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
S1 S0
X X
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
Z
1
I0
I1
I2
I3
I4
I5
I6
I7
Z
0
I0
I1
I2
I3
I4
I5
I6
I7
APLICACIONES
Enrutamiento de datos: Utilizando un MUX 74ALS157
selecciona el contenido de los contadores BCD y lo enva a
los visualizadores
CONTADOR 1
DECENAS
CONTADOR 1
UNIDADES
MUX
CONTADOR 2
DECENAS
CONTADOR 2
UNIDADES
MUX
DECODIFICADORES
DECODIFICADORES
VISUALIZADOR
VISUALIZADOR
APLICACIONES
Conversin paralelo a serial
D0
D1
D2
DATOS
D3
D4
MUX
D5
D6
D7
RELOJ
Salida Serial
DEMULTIPLEXOR
Una entrada activa una salida, la cul se escoge por medio
de las lneas de seleccin
Demultiplexor de 1 a 4
SELECTORES
ENTRADAS
DEMUX
SALIDAS
HABILITADOR
DEMULTIPLEXOR
TABLA DE EXCITACIN
S1
S0
X0
X1
X2
X3
ESTNDARES COMERCIALES
DEMULTIPLEXORES/DECODIFICADORES COMERCIALES
La siguiente es una lista de los demultiplexores/decodificadores
ms populares en circuito integrado de la familia TTL.
74138:
74139:
74141:
74154:
74159:
74155:
74156:
Demux/decodificador de 3 a 8
Demux/decodificador de 2 a 4, doble
Decodificador/driver BCD - decimal
Demux/Decodificador de 4 a 16
Demux/decodificador de 4 a 16 con salidas de open colector
Demux/decodificador doble de 2 a 4
igual al 74155, pero con salidas de colector abierto
DEMUX 74138
Arquitectura para el DEMUX 74138
DEMUX 74138
Tabla de la verdad para el DEMUX 74138
Comunicacin Multiplexor-Demultiplexor
ENTRADAS
MUX
DEMUX
SELECTORES
SALIDAS
RAM1
RAM2
RAM3
SALIDAS
SELECTORES
ENTRADA
DEMUX
1A4
RAM4
REALIZACIN DE FUNCIONES
Utilizando decodificadores
Un circuito decodificador completo genera todos
fundamentales (minitrminos) de las variables de entrada.
los
productos
REALIZACIN DE FUNCIONES
Utilizando decodificadores
A veces puede ocurrir que se
necesita decodificar ms lneas de
las que permite el circuito (Deco),
se bebe entonces construir un
decodificador de mayor tamao
usando
decodificadores
ms
pequeos.
Por ejemplo para 4 bits (X,Y,Z,W).
Se utilizan dos decodificadores de 3:8,
3:8
con la lgica dispuesta para ampliar
su salida 4:16. (ver figura)
REALIZACIN DE FUNCIONES
Utilizando Multiplexores
Se parte de la siguiente afirmacin: un multiplexor de 2n entradas puede
realizar cualquier funcin lgica de n+1 variables.
Se pueden usar dos mtodos:
Mtodo algebraico
Mtodo tabular
REALIZACIN DE FUNCIONES
Utilizando Multiplexores
As, las columnas, vendrn determinadas por las variables de control del
MUX,
MUX y las filas por el dato o los datos que se quieren transmitir. Las
variables de control deben ser las de menor peso. Evaluando cada columna
se identifica el valor que hay que colocar en cada entrada.
Ej:
Ej Realizacin del mapa para la funcin propuesta:
f(A,B,C,D) = 4m(0,2,3,7,8,13,15)
BCD
A
0
I0
000
I1
001
I2
010
I3
011
I4
100
I5
101
I6
110
I7
111
0
8
Resultado:
0
9
10
/A
0
11
/A
1
12
0
13
1
14
15
REALIZACIN DE FUNCIONES
Utilizando Multiplexores
3. Realizar el diagrama
lgico
del
circuito
colocando
en
cada
entrada de datos lo que
la tabla indique.
Ej: La tabla indica que en
la entrada I0 del MUX,
se debe colocar un 1;
en la I1,
I1 un 0; y as
sucesivamente.
El
circuito resultante se
aprecia en la siguiente
figura:
TALLER
1.
TALLER
2.
TALLER
3.
Deducir la funcin
que
realiza
el
siguiente circuito y
elaborar su tabla
de verdad.
Es ptimo este
sistema? Justifique
su respuesta.
SISTEMAS Y CIRCUITOS
SECUENCIALES
INTRODUCCIN
Sistemas secuenciales sncronos y asncronos.
Elementos bsicos de memoria:
memoria
Registros
Contadores
Memorias de acceso aleatorio (RAM)
PLDs
SISTEMA SECUENCIAL
MODELO GENERAL
MODELO GENERAL
Una misma combinacin de
entradas puede generar
distinta salida ya que el
estado puede ser distinto
dependiendo de la historia
de las entradas.
La historia pasada de las
entradas est representada
en el estado que posea el
circuito
SISTEMA SECUENCIAL
Caractersticas de funcionamiento
En el modelo general el valor de las salidas Zi depende, a
travs de la funcin de salida que implementa el circuito
combinacional, no slo de los valores actuales de las
entradas Xi,
Xi sino tambin del contenido actual de los
elementos de memoria
En estos elementos, lo que se almacena es el llamado estado
actual del sistema secuencial (registro histrico).
El paso desde el estado actual del sistema a un estado
siguiente, viene a su vez definido por la llamada funcin de
transicin de estados [que depende de los valores actuales
de las entradas y del estado actual].
SISTEMA SECUENCIAL
Los sistemas secuenciales pueden ser
sncronos o asncronos.
1. Sistema Secuencial Sncrono:
es aquel sistema secuencial
en el que los cambios de
estado se producen cuando se
recibe una seal de activacin
a travs de una entrada
especial
del
sistema,
denominada
entrada
de
reloj.
SISTEMA SECUENCIAL
Seal de reloj
SISTEMA SECUENCIAL
Seal de reloj
SISTEMA SECUENCIAL
Seal de reloj
SISTEMA SECUENCIAL
2. Sistema Secuencial Asncrono: es aquel sistema secuencial
en el que los cambios de estado se producen cuando cambia
alguna de sus entradas, sin necesidad de que se active por una
seal de reloj.
De esta forma, el cambio en las salidas se produce de forma
inmediata en respuesta al cambio en las entradas.
BIESTABLES
Latch Cerrojo con inversores.
Latch SR Asncrono
Con Puertas NOR.
Con Puertas NAND.
Latch SR Sncrono.
Con entradas Asncronas.
Latch D Sncrono.
Flip Flop D Master Slave.
Flip Flop JK.
Flip Flop T.
BIESTABLES
Introduccin
Circuito secuencial con dos estados estables (salida 0 y salida 1)
en los que se pueden mantener indefinidamente.
Objetivo: almacenar un bit (memoria).
BIESTABLES
Latch (Cerrojo) con inversores
BIESTABLES
Latch SR NOR
TABLA DE LA VERDAD
TABLA DE LA VERDAD
TABLA DE LA VERDAD
TABLA DE LA VERDAD
LATHC SR (NAND)
CARACTERSTICAS DE FUNCIONAMIENTO
LATHC SR SNCRONO
Los latches-SR vistos hasta ahora son:
Asncronos.
LATHC SR SNCRONO
CARACTERSTICAS DE FUNCIONAMIENTO
LATHC SR SNCRONO
ENTRADAS ASNCRONAS
Biestable SR sncrono con entradas de Preset y Clear asncronas.
CLEAR
Tienen prioridad sobre las seales de reloj y permiten poner el estado de uno
(1) o de cero (0).
Latch SR sncrono activo por nivel alto de reloj, con entradas asncronas PRESET y
CLEAR activas por nivel bajo.
LATHC D SNCRONO
BIESTABLE D ACTIVO POR NIVEL
Se utilizan para la implementacin de elementos de memoria, cuya nica
finalidad es es almacenar el valor de la lnea de informacin (un bit).
FLIP-FLOPs
Los Latches son biestables activos por nivel:
Problema:
si hay un pulso no deseado en la entrada de datos el pulso
no deseado se trasladar a la salida.
Se necesita un elemento de almacenamiento que no pueda
cambiar su estado ms de una vez durante un ciclo de reloj
Solucin:
biestables activos por flanco
FLIP-FLOP D MASTER-SLAVE
BIESTABLE D ACTIVO POR FLANCO DE BAJADA
Para implementar biestables que se activen por flanco se utiliza la
configuracin MASTER-SLAVE o MAESTRO-ESCLAVO. Ver figura.
FLIP-FLOP D MASTER-SLAVE
DIAGRAMA DE TIEMPOS
FLIP-FLOP D MASTER-SLAVE
CARACTERSTICAS DE FUNCIONAMIENTO
Flip-Flop D Master-Slave activado por flanco de subida.
subida
BIESTABLE J-K
Problema:
En el biestable S-R se presenta una situacin indeseada, cuando S
y R son iguales a uno (1)
Solucin:
Determinar un estado cuando se d esta situacin, por ejemplo
que el biestable cambie de estado (Q(t+1) = /Q(t)).
DISEO DE SISTEMAS
SECUENCIALES
MQUINAS DE ESTADO
MAQUINAS DE ESTADO
Tpicos de estudio:
Definicin
y Clasificacin
y Mquinas de estado asncronas*
y Maquinas de estado sncronas
y
Anlisis
Sntesis (Diseo)
* No sern objeto de estudio en este curso.
MAQUINAS DE ESTADO
DEFINICINES:
y
MAQUINAS DE ESTADO
CLASIFICACIN:
En una mquina de estados, cada estado siempre ser funcin del
estado anterior y de las entradas. Sin embargo, atendiendo a la
forma en que se generan las salidas es posible hablar de dos tipos
diferentes de mquinas de estado finitas:
MEALY: las salidas son funcin del estado y entradas actuales
MOORE: las salidas son funcin del estado actual
a,b Estados
x Entrada
z Salida
MOORE vs MEALY
Principales caractersticas:
1. La mquina de MEALY es ms econmica en componentes
fsicos que la mquina de MOORE.
MOORE
2. En un diseo tipo MOORE es ms fcil seguir la operacin del
sistema en pasos a travs de sus estados. Ms fcil la deteccin
de errores.
3. En un sistema tipo MEALY las salidas pueden cambiar con
cambios indeseados de las entradas.
4. En un diseo con modelo MOORE la salida es sncrona con el
reloj,
reloj en MEALY no lo es.