Facultad de Ingeniera.

UNJu

TP
4

LABORATORIO DE COMPUTADORAS
Tema: Arquitectura
Apellido y Nombre:

LU:

Carrera:

Fecha:

2016

CONCEPTOS
A. Considerando la arquitectura de la computadora sencilla, indique la longitud de sus registros, nmero
de instrucciones, cantidad de palabras de memoria y las microoperaciones que es capaz de realizar.
B. Describa el funcionamiento interno de la arquitectura bsica o mejorada, e indique todas las
microoperaciones que se pueden realizar. Ejemplifique el uso de las microoperaciones ROR y ROL.
C. Describa la secuencia de microinstrucciones correspondientes al ciclo de bsqueda de la arquitectura
mejorada. Pueden dos instrucciones diferentes tener ciclos de bsqueda distintos? Justifique.
D. Consigne y explique el ciclo de instruccin de CSR direccin (llamado subrutina).

EJERCICIOS
1. Considerando la arquitectura de la computadora sencilla presentada a continuacin:
TERMINALES DE CONTROL DE
LA ARQUITECTURA
Registro PC
IPC: Incrementar PC.
Registro MAR
TPC: Transferir PC a MAR
TIR: Transferir IR(AD) a MAR
Registro IR
TB: Transferir bus a IR
Memoria
E: Habilitar operacin sobre
memoria
R/W!: Leer/Escribir memoria
Registro CI
W: Escribir CI
R: Leer CI
C: Complementar CI
I: Incrementar CI
Registro ACC
WA: Escribir ACC
RA: Leer ACC

a) Analice los ciclos de instruccin de las siguientes instrucciones y determine su propsito:

UNJU. FACULTAD DE INGENIERA

Pgina 1

LABORATORIO DE COMPUTADORAS
Ciclo de Instruccin

Descripcin Simblica

Terminal de Control

PCMAR

TPC

PC+1PC

IPC

MIR

E, R/W!, TB

IR(AD)MAR

TIR

MCI

E, R/W!, W

ACC+CIACC

R, WA

ACC+CIACC

R, WA

ACC+CIACC

R, WA

Ciclo de Instruccin

Descripcin Simblica

Terminal de Control

PCMAR

TPC

BSQUEDA

PC+1PC

IPC

MIR

E, R/W!, TB

ACCCI

RA, W

CI!CI

CI+1CI

ACC+CIACC

R, WA

Descripcin Simblica

Terminal de Control

PCMAR

TPC

PC+1PC

IPC

MIR

E, R/W!, TB

IR(AD)MAR

TIR

MCI

E, R/W!, W

CI!CI

CI+1CI

ACC+CIACC

R, WA

ACC+CIACC

R, WA

Descripcin Simblica

Terminal de Control

PCMAR

TPC

PC+1PC

IPC

MIR

E, R/W!, TB

IR(AD)MAR

TIR

ACCCI

RA, W

CI!CI

CI+1CI

ACC+CIACC

R, WA

MCI

E, R/W!, W

ACC+CIACC

R, WA

ACC+CIACC

R, WA

ACC+CIACC

R, WA

ACCM

RA, E, R/W!

BSQUEDA

EJECUCIN

EJECUCIN

Ciclo de Instruccin
BSQUEDA

EJECUCIN

Ciclo de Instruccin
BSQUEDA

EJECUCIN

UNJU. FACULTAD DE INGENIERA

Pgina 2

LABORATORIO DE COMPUTADORAS

b) Escriba el ciclo de instruccin para ACCACC-1; ACC -ACC; ACC2*ACC+M; M3*ACC-2*M

indicando en cada caso los terminales de la arquitectura que se activan al ejecutar estas
operaciones.
2. Considerando la arquitectura de una computadora sencilla, suponga que las siguientes tablas
representan el contenido de una porcin de memoria y los cdigos de instruccin definidos para dicha
mquina. Establezca el contenido y significado de cada direccin de memoria y determine qu es lo que
se quiere realizar. Suponga que el Acc, inicialmente, vale +2510. Determine el contenido de la posicin
de memoria 1010102.
Direccin de
Memoria

Contenido de
Memoria

000000

11101000

000001

01101000

000010

10101001

000011

11101010

000100

00XXXXXX

Cdigo

Instruccin (descripcin)

00

Alto

01

Suma al Acc

10

Resta del Acc

11

Transfiere el contenido del Acc a memoria

:
101000

00010001

101001

11111111

101010

01010100

101011

00010011

3. Suponiendo una arquitectura que posee el siguiente set de instrucciones:

Cdigo

Instruccin

Descripcin

000

HLT

Detiene el sistema

001

CRA

Borra el contenido del acumulador

010

CA

Complementa (base -1) el contenido del acumulador

011

INCA

Incrementa en 1 el contenido del acumulador

100

ADDM

Suma el contenido de un registro de memoria al acumulador

101

STAM

Transfiere el contenido del acumulador a un registro de memoria

110

DECA

Decrementa en 1 el contenido del acumulador

111

INCM

Incrementa en 1 el contenido de un registro de memoria

a) Escriba la secuencia de instrucciones apropiada para calcular ACC ACCM1

b) Escriba la secuencia de instrucciones apropiada para calcular M12*M11
c) Escriba la secuencia de instrucciones que ejecute M2 M1+M2ACC
d) Escriba la secuencia de instrucciones que ejecute M1 M1
Considere que los registros de memoria M1 ($110) y M2 ($234) contienen los valores $07 y $81
respectivamente, y que el acumulador almacena el valor $05. Indique los resultados de cada operacin.
4. Considerando el esquema de la arquitectura bsica mejorada, complete el siguiente cuadro con las
longitudes apropiadas de los registros, de acuerdo a las caractersticas arquitectnicas indicadas:

UNJU. FACULTAD DE INGENIERA

Pgina 3

LABORATORIO DE COMPUTADORAS

Palabras de
Memoria

N de
Instrucc.

Bits por
Palabra

PC

MAR

ACC

GPR

GPR(OP)

GPR(AD)

8
12

16
200

OPR

5
9

10
24

524.288
700

21
33

134.217.728

5. Dada la siguiente secuencia de microoperaciones (ciclo de ejecucin de una instruccin) determine su

propsito, indique el modo de direccionamiento y el resultado final.
INSTRUCCIN: OP M
Ciclo

Microoperacin

GPR(AD)MAR

MGPR

GPR(AD)MAR

ACCGPR

0F

ROL F, ACC

10

0F

11

ROL F, ACC

12

ACC+GRPACC

13

ACCGPR

14

GPRM

ACC=$004, F=$1, M($32)=$712, M($12)=$407

Descripcin
Transfiere la direccin almacenada en GPR(AD) al
registro de direcciones de memoria MAR.

6. En la posicin de memoria $21 se encuentra la instruccin M($50)2*M($50)1. Considere que el

contenido de la memoria $50 es $013 y el acumulador tiene almacenado el valor $008. Suponga que el
cdigo de la operacin es $9 y corresponde a una instruccin en modo directo. Analice la ejecucin de
la instruccin y especifique, en notacin hexadecimal, el contenido de cada registro de la arquitectura,
para cada ciclo de reloj, hasta que se complete la ejecucin de la instruccin.
7. En la posicin de memoria $B0 se encuentra la instruccin AccM($20)F. Considere que el contenido
de la memoria $20 es $C17 Suponga que el cdigo de la operacin es $3 y corresponde a una
instruccin en modo indirecto. Analice la ejecucin de la instruccin y especifique, en notacin
hexadecimal, el contenido de cada registro de la arquitectura, para cada ciclo de reloj, hasta que se
complete la ejecucin de la instruccin.
8. En la posicin de memoria $3E se encuentra la instruccin M($22)4*M($22)8*F+2*ACC. Considere
que la memoria $22 es $002, el acumulador guarda el valor $008 y el registro F $1. Suponga que el
cdigo de la operacin es $5 y corresponde a una instruccin en modo indirecto. Analice la ejecucin
de la instruccin y especifique, en notacin hexadecimal, el contenido de cada registro de la
UNJU. FACULTAD DE INGENIERA

Pgina 4

LABORATORIO DE COMPUTADORAS

arquitectura, para cada ciclo de reloj, hasta que se complete la ejecucin de la instruccin.
9. Indique la secuencia de microinstrucciones del ciclo de ejecucin de las instrucciones de la arquitectura
bsica presentadas a continuacin. Considere que Q y P son posiciones de memoria:
N

Mnemotcnico

Modo de direccionamiento

Operacin

CLRA

Implicado

Acc0

CLR P

Directo

M0

ADDA Q

Indirecto

AccAcc+M+5

SUBFA P

Indirecto

AccAcc-M+4F

INCA

Implicado

AccAcc+1

INC Q

Directo

MM+1

SUBA

Directo

AccAcc-M

COMA

Implicado

Acc Acc

NEGA

Implicado

Acc0-Acc

10

COM P

Directo

M M

11

DECA

Implicado

AccAcc-1

12

DEC Q

Indirecto

MM-1

13

LDAA P

Directo

AccM

14

STAA Q

Indirecto

MAcc

15

SOAF P

Implicado

Acc3Acc-4*F

16

SRD

Indirecto

MAcc-(M-1)

17

OP1

Implicado

Acc-3F

18

OP2

Implicado

Acc7F+1

19

OP3 P

Indirecto

MAcc+2M-31

20

OP4 Q

Directo

Acc9M/4

21

OP5 P

Indirecto

M3*M-4ACC+F

22

OP6 Q

Directo

MM-Acc+4*F

23

OP7 P

Directo

MM/8+3F

24

OP8 Q

Directo

M3Acc/4-3M-8F

25

ROR Q

Indirecto

26

LSR P

Directo

27

ASL Q

Indirecto

28

ROL Q

Directo

29

ASR P

Indirecto

30

ASL Q

Directo

UNJU. FACULTAD DE INGENIERA

Pgina 5

LABORATORIO DE COMPUTADORAS

ARQUITECTURA BSICA
PC + 1

PC

GPR(AD)

PC

Contador de
Programa
(PC)
8 bits
8

R (Leer)
M
GPR

8
M
Memoria
12 bits

8
PC
GPR(AD)

MAR
MAR

Registro de
Direccin de
Memoria
(MAR)
8 bits

W (EScribir)
GPR
M

8
12

GPR(OP)

OPR

Registro de
Operacin
(OPR)
4 bits

12 bits
Registro
de Propsito
General
(GPR)

GRP

ACC

GPR

PC

GPR (AD)

GPR + 1

12

GPR

12

Sumador
12 bits

Controlador
F

...
GPR + ACC

Salidas a los
terminales de
control de todos
los registros,
memoria y ALU

F
0

Registro
Acumulador
12 bits

ACC

ACC

ROR F ACC
ROL F ACC
ACC
ACC + 1

ACC
ACC

UNJU. FACULTAD DE INGENIERA

Pgina 6