Академический Документы
Профессиональный Документы
Культура Документы
2012
I.E.S. ANDRS DE VANDELVIR A
DEP ART AM ENT O DE T ECNOLOG A
J. Garrigs
TECNOLOGA 4 ESO
NDICE
1.-INTRODUCCIN .......................................................................
2.- DEFINICION DE DIGITAL Y ANALGICO ...................................
3.-NATURALEZA BINARIA DE LA LGICA DIGITAL ........................
4.-OPERACIONES FUNDAMENTALES DEL ALGEBRA DE BOOLE........
2
3
4
4
TECNOLOGA 4 ESO
1.-INTRODUCCIN
A mediados del siglo XIX, el filsofo y matemtico George Boole, desarroll una teora
matemtica completamente distinta a la que hasta entonces se conoca, y cuya expansin ha
sido tan importante, que en la actualidad se utiliza para la resolucin y anlisis de la mayora de
las operaciones industriales complejas. Tanto los procesos de fabricacin como los equipos se
han ido complicando a causa del progreso general y la constante evolucin, hasta el punto de
necesitar automatizar el control de la mayor parte de sus fases.
La teora de Boole considera todos los elementos como biestables, es decir, que solo
tienen "dos estados vlidos posibles, y por otra parte, opuestos entre s".
As, por ejemplo, el tratamiento que el lgebra de Boole permite a una lmpara
considerarla en sus dos nicos estados posibles: encendida o apagada; un interruptor slo
podr estar conectado o desconectado; un transistor conduciendo o bloqueado, un rel
activado o desactivado; y as sucesivamente. No se admiten estados intermedios. El que slo
existan dos estados vlidos para cada elemento, en esta estructura matemtica, ha llevado a
llamarla "lgebra binaria" y tambin "lgebra lgica", pues los razonamientos que en ella se
emplean son de carcter intuitivo y lgico.
Una vez obtenida una ecuacin bsica, se puede simplificar para hallar el circuito cuyas
interconexiones sean lo ms simples y eficientes.
El lgebra de Boole difiere de la clsica en que sta ltima cuenta con relaciones
cuantitativas, mientras aquella cuenta con relaciones lgicas.
cantidades simblicas tales como X,Y,A,B, etc. para representar nmeros. En la resolucin d
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
Consideremos una lmpara de un saln, la cual est constituida por 10 bombillas, que
se encienden y apagan desde un mismo panel. Si en este panel cada interruptor gobierna 2
lamparas; podremos ir consiguiendo una iluminacin gradual del saln hasta que tengamos la
mxima luz que nos pueden dar todas las lmparas.
Pero otra forma en la que se pueden controlar las lmparas, puede ser por medio de un
simple potencimetro que realice el encendido gradual a medida que se va girando desde la
posicin de apagado hasta la de encendido.
En el primero de los casos, el aumento de luz se efecta mediante pasos discretos,
mientras que en el segundo es de una manera continua. Es decir, que el primero de los
sistemas lo podemos encuadrar bajo el trmino digital y el segundo bajo el de analgico.
analgica, mientras que en la digital se efecta por pasos o etapas de valor bien definido. Dos
ejemplos que pueden ser tanto analgicos como digitales son los relojes y los polmetros. Las
agujas de un reloj mecnico comn, se mueven continuamente mientras que en un reloj digital
los nmeros cambian de repente, al final de cada segundo o de cada minuto. Del mismo modo
un polmetro analgico dispone de una aguja de medida que puede desplazarse gradualmente
desde un extremo al otro de la escala, mientras que en un polmetro digital, el valor de la
magnitud de medida, se muestra mediante dgitos discretos, cada uno de los cuales cambian
de repente.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
Onda digital
Onda analgica
4.-OPERACIONES
BOOLE
FUNDAMENTALES
DEL
ALGEBRA
DE
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
B
L
A.- Si uno de los contactos est cerrado, y deja pasar la corriente, decimos que est a estado
lgico 1, lmpara en funcionamiento.
B.- Si ambos contactos estn abiertos, no dejan pasar la corriente, decimos que la lmpara
est a estado lgico 0, lo que significa que la lmpara estar apagada.
Pero el estado lgico, no slo se aplica al estado de la lmpara sino tambin al de los
contactos A y B, de forma que diremos que estn a estado lgico 1 si estn cerrados
(dejan pasar la corriente), y a estado lgico 0 si estn abiertos ( no dejan pasar la corriente).
Las condiciones que se cumplen en el circuito de la figura anterior son las siguientes:
1.- Si A est cerrado (A=1) y B est abierto (B=0), pasa la corriente y por tanto la lmpara
est encendida (L=1).
2.- Si A est abierto (A=0) y B est cerrado (B=1), pasa la corriente, lo que implica L=1.
3.- Si A est cerrado (A=1) y B est cerrado (B=1), pasa la corriente (L=1).
4.- Si A est abierto (A=0) y B est abierto (B=0), no pasa la corriente y la lmpara estar
apagada (L=0).
Todas estas condiciones las podemos expresar mediante una tabla que nos indica el
estado de la salida en funcin del estado de las entradas, que para el caso que nos ocupa
sera:
A
A este tipo de tablas, que indican el estado de las salidas (Lmpara), en funcin del de
las entradas (Contactos A y B) se le denomina Tabla de verdad o de la verdad.
En base a todo lo anterior, decimos que una operacin suma (operacin OR en ingls)
de dos variables de entrada es aquella, en la cual, la salida tomar estado lgico 1 (lmpara
en funcionamiento (L=1)), si alguna de las entradas tiene estado lgico 1 (contactos A y/o B
cerrados).
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
As por ejemplo, la operacin suma para el caso de tres variables de entrada (A,B y C)
ser:
L=A+B+C
C
A+B+C
2 =8
4.2. OPERACIN PRODUCTO.
La forma de representar la operacin producto mediante
contactos elctricos es la disposicin en serie de los contactos del
circuito. La siguiente figura representa un circuito elctrico que
puede dejar pasar la corriente, de forma que:
B
L
1.- Si A est abierto (A=0) y B est abierto (B=0), no pasa la corriente y la lmpara estar
apagada (L=0).
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
2.- Si A est cerrado (A=1) y B est abierto (B=0), no pasa la corriente y por tanto la
lmpara est apagada (L=0).
3.- Si A est abierto (A=0) y B est cerrado (B=1), no pasa la corriente, lo que implica
lmpara apagada (L=0).
4.- Si A est cerrado (A=1) y B est cerrado (B=1), pasa la corriente y la lmpara estar
encendida (L=1).
Todas estas condiciones las podemos expresar mediante la siguiente tabla de la
verdad:
A
En base a todo lo anterior, decimos que una operacin producto (operacin AND en
ingls) de dos variables de entrada es aquella, en la cual, la salida tomar estado lgico 1
(lmpara en funcionamiento (L=1)), si todas las entradas tiene estado lgico 1 (contactos A y B
cerrados).
La forma matemtica de expresar esta operacin sera: L = A * B
As por ejemplo, la operacin producto para el caso de tres variables de entrada (A,B y
C) ser:
L=A*B*C
C
A*B*C
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
El contacto cerrado
A
L1
L2
es el complementario de A.
En base a todo lo anterior, decimos que una operacin inversin (operacin NO) de
una variable, es aquella que la salida tomar estado lgico 1 si la entrada es 0, y tomar
estado lgico 0 si la entrada est a 1 lgico.
X Y = X *Y + X *Y
X Y
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
9 ) 0 = 1
10 ) 1 = 0
5.2. PROPIEDADES DEL LGEBRA DE BOOLE
Propiedades de la funcin AND
1) X*0=0
2) 0*X=0
3) X*1=X
4) 1*X=X
Propiedades de la funcin OR
5) X+0=X
6) 0+X=X
7) X+1=1
8) 1+X=1
Combinando una variable con ella misma o con su complemento
9 ) X * X = X
10 ) X * X = 0
11 ) X + X = X
12 ) X + X = 1
13 )X = X
Ley conmutativa
14) X*Y=Y*X
15) X+Y=Y+X
Ley distributiva
16) X*(Y+Z)=X*Y + X*Z
17) X+ Y*Z= (X+Y)*(X+Z)
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
Ley asociativa
18) X*(Y*Z)=(X*Y)*Z
19) X+(Y+Z)=(X+Y)+Z
Absorcin
20) X + X*Y=X
21) X* (X+Y)=X
Una identidad
22 ) X + X * Y = X + Y
23 ) X * ( X + Y ) = X * Y
5.3. LEYES DE MORGAN
1 ) A + B + C + ...... + Z = A * B * C * ...... * Z
2 ) A * B * C * ....... * Z = A + B + C + ....... + Z
Demostracin de las leyes de Morgan:
A B = A B
= Interseccin
x A B
= Unin
x A
x A B o
x B
x A
x A B
o
x B
x A
x A B y
x B
x A
x A B
y
x B
A B = A B
x A B
Salidas
X+Y
(X + Y )* Z
X +Y
X *Y
X *Y
Z *(X + Y )
X Y Z
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
10
TECNOLOGA 4 ESO
X
Y
NAND
X
Y
X
Y
NOR
X
Y
S
O Exclusiva
Inversor
Excitador
OR
X
Y
NOR Exclusiva
X
S
Y
Aunque los smbolos anteriores son los principales, no obstante, y atendiendo a las
normas BS 3939, IEC 117 y ANSI Y.32.14, tambin podemos encontrarnos los siguientes:
AND
X
Y
&
NAND
X
Y
X
Y
NOR
>1
X
Y
X
Y
O Exclusiva
Inversor
Excitador
&
OR
X
Y
=1
>1
NOR Exclusiva
=1
La tabla de la verdad para la salida S en cada una de las puertas lgicas indicadas
anteriormente es la que se muestra en la siguiente tabla:
X Y AND NAND
OR
NOR
Inversor
Excitador
O Exclusiva
NOR Exclusiva
0 0
1 0
0 1
1 1
11
TECNOLOGA 4 ESO
Como se puede apreciar existen unas franjas de tensin donde la tecnologa TTL puede
considerar un 1 o un 0 lgicos, a estas franjas de tensin se les denomina zona de
indefinicin para las entradas y zona de prohibicin para las salidas.
Zona
Zona
Tecnolog indefinida
prohibid
a
de
a salida
entrada
0.4 a
TTL
0.8 a 2v
2.4v
0.01 a
CMOS
1.5 a 3.5v
4.99v
Siendo:
Vcc
5v
3 a
15v
VIH
VIL
VOH
VOL
2 a
5.5v
3.5 a
5v
0 a
0.8v
0 a
1.5v
2.4 a
5.5v
4.99 a
5v
0 a
0.4v
0 a
0.01v
Vcc = Tensin de alimentacin de las puertas. En CMOS se ha supuesto dicha tensin en 5v.
VIH = Nivel alto de tensin (H) de entrada (L)
VIL = Nivel bajo de tensin (L) de entrada (L)
VOH = Nivel alto de tensin (H) de salida (O)
VOL = Nivel bajo de tensin (L) de salida (O)
Otro concepto que conviene tener bastante presente en las puertas lgicas, es el
llamado fan-out, que nos indica el mximo nmero de puertas que se pueden alimentar
simultneamente desde la salida de una de ellas. En la tecnologa TTL su fan-out es de 10, en
tanto que CMOS tiene un fan-out de 50.
EN
S = A* B + A* B
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
12
TECNOLOGA 4 ESO
A
B
B
A
A*B
B
A
A*B + A*B=S
A*B
Esquema de contactos
Ejemplo 2
M1 = A * (B * C + B * C )
M 2 = A * (B + C )
Esquema de puertas lgicas
A
B
B*C
B
C
B*C + B*C
B*C
A*(B*C + B*C)=M1
A
B
C
B+C
A
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
A*(B + C)= M2
13
TECNOLOGA 4 ESO
Esquema de contactos
M1
M2
Ejemplo1
Considrese la ecuacin siguiente de la cual deseamos obtener otra con el mnimo
nmero de trminos posibles.
S = A* B *C * D + A* B *C * D + A* B *C * D + A* B *C * D
Mediante la aplicacin de la ley distributiva podemos sacar factor comn de los dos
primeros sumandos de la ecuacin lgica
S = A * B * C(D + D ) + A * B * C * D + A * B * C * D
pero sabemos que
A + A = 1 , y X*1=X, de ah:
S = A* B *C + A* B *C * D + A* B * C * D
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
14
TECNOLOGA 4 ESO
S = A * B * C + A * B * C * ( D + D) = A * B * C + A * B * C
De nuevo sacamos factor comn y simplificamos obteniendo el resultado final:
S = A * B * (C + C )
S = A* B
Ejemplo
Considrese la ecuacin siguiente de la cual deseamos obtener otra con el mnimo
nmero de trminos posibles.
P = A BC + ABC + A BC
Dado que
P = A BC + ABC + A BC = A BC + ABC + A BC + A BC
Ahora sacamos factor comn de los sumandos primero y tercero, por un lado, y
segundo y cuarto por otro, volvemos a simplificar de nuevo y obtenemos el resultado final
P = A B(C + C ) + AC ( B + B )
P = A B + AC
P = A* (B + C )
A * B * C + A * B * C = A * B * (C + C ) = A * B
Se trata de encontrar parejas de trminos iguales, a excepcin de una variable, que en
uno est negada y en el otro no. Obsrvese que en todos los diagramas de Karnaugh, al pasar
de una cuadrcula a la adyacente siguiendo una fila o una columna (no en diagonal) siempre
cambia de estado una de las variables. Cambia incluso entre la primera cuadrcula y la ltima
de cada fila o de cada columna.
tabla de verdad.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
15
TECNOLOGA 4 ESO
Si tomamos los valores de X para las filas y los de Y para las columnas, una de las
posibilidades sera la que se refleja en la siguiente cuadrcula, donde tambin se han indicado
los valores que toman las variables en cada uno de los cuadros:
Y
X
0
1
X=0
Y=0
X=1
Y=0
X=0
Y=1
X=1
Y=1
X=0
Y=0
X=1
Y=0
X=0
Y=1
X=1
Y=1
A estas alturas, el lector seguramente est pensando que para dos variables es fcil
construir el mapa de Karnaugh, pero Y para tres, cuatro, cinco,. variables?, como se
podemos saber que se han contemplado todos los estados posibles de las variables de
entrada. Daremos, a continuacin, una regla prctica que suele ser de mucha utilidad en estos
casos, imaginemos un papel cuadrado doblado muchas veces, de forma que cada doblez
dejamos su superficie en la mitad. Una vez doblado n veces, imaginemos que dibujamos un
mapa de Karnaugh de dos variables con un rotulador que ha sido capaz de calcar la cuadrcula
en todas las caras del papel doblado. A partir de aqu, si deseamos obtener un mapa de
Karnaugh de tres variables abatiremos el papel de izquierda a derechas quitando uno de los
dobleces; de esta forma veramos lo que se muestra en la figura:
Obsrvese que la lnea de la variable Y tambin se dibuja, pues se supone que tambin
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
16
TECNOLOGA 4 ESO
X
El siguiente paso, ser obtener el mapa para cuatro variables. Siguiendo con nuestro
hipottico papel doblado, dado que antes lo hemos desdoblado hacia la derecha, ahora lo
haremos hacia abajo, y aadiremos una nueva variable para los cuadros nuevos creados,
resultando finalmente el mapa de Karnaugh de 4 variables como se indica en la siguiente
figura:
X
T
U
Y
X
T
De esta forma, obtendramos los mapas de Karnaugh para n variables, tomando como
regla general que cuando el nmero de variables que tenemos en el mapa es impar
desdoblamos hacia la derecha para obtener una nueva, y si el nmero de variables es par
desdoblaramos hacia abajo.
17
TECNOLOGA 4 ESO
se denominan "lazos" y alrededor de ellas se dibuja una lnea que los contiene. Cada lazo
formar un trmino en la versin simplificada de la ecuacin. Existen unas reglas para
confeccionar los lazos o agrupaciones de 1, exponindose a continuacin las ms importantes:
1.- Cada lazo debe de contener el mayor nmero de unos posible, debiendo constar de
2,4,8,16 (potencias de 2) o en ltimo caso un simple 1. y entonces no habr simplificacin
de dicho trmino.
2.- Los lazos pueden quedar superpuestos y no importa que haya cuadriculas de valor uno
que correspondan a la vez a dos lazos diferentes.
3.- No s pueden formar lazos entre parejas de unos situados en diagonal.
4.- Debe tratarse de conseguir, el menor nmero de lazos, y que como se indico
anteriormente, cada lazo contenga el mayor nmero de unos.
5.- La columna ms a la derecha se considera adyacente a con la de ms a la izquierda, y la
primera fila del diagrama se considera adyacente a la ltima.
6.- De entre las distintas posibilidades que existen de formar lazos, se debe elegir aquella
que tenga el menor nmero de lazos.
7.- Cada lazo del diagrama representa un trmino de la ecuacin simplificada final, y dicha
ecuacin rene todos los trminos o lazos mediante la operacin OR o suma lgica.
8.-
Si en un lazo hay una variable que est en estado uno en alguna cuadrcula y en
Si una variable est con el mismo estado en todas las cuadrculas de un lazo, debe ser
R = A* B *C + A* B*C + A* B*C
a)
Las cuadriculas que cumplen la ecuacin en un diagrama de Karnaugh para tres variables,
se indican en la figura 1.
FIGURA 1
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
18
b)
TECNOLOGA 4 ESO
LAZO A
FIGURA 2
B*C .
En el lazo B sus dos cuadrculas tienen A=0 y C=0, sin embargo, en una de
ellas B=0 y en la otra B=1, as que se elimina B y dicho lazo queda expresado como
A*C .
C.
Ejemplo 2.
Simplificar por Karnaugh la ecuacin:
R = A* B *C + A*C * D + A* B *C * D + A*C * D
a) El mapa de Karnaugh de 4 variables resuelto para la ecuacin anterior se indica en la
figura 3.
FIGURA 3
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
19
b)
TECNOLOGA 4 ESO
En la figura 3 se han hecho los lazos, contemplando el hacer el menor nmero de lazos
con el mayor nmero de unos.
c)
A [1,0,1,0]
Eliminada
B [1,1,0,0]
C[1,1,1,1]
D[1,1,1,1]
Eliminada
Lazo A = C* D
**L AZO B **
A [0,0,0,0]
B [1,1,1,1]
C[0,1,0,1]
D[0,0,1,1]
Eliminada
Eliminada
Lazo B = A*B
9.- OPERACIONES
ECUACIONES.
NAND
NOR
CONVERSIN
DE
puede suponer
A + B + C = A* B * C
A* B *C = A + B + C
Se deja al alumno que compruebe la veracidad de estos teoremas mediante tablas de
verdad.
9.2. RESOLUCIN DE ECUACIONES MEDIANTE OPERADORES NOR
Seguidamente se desarrolla el modo de realizar operaciones lgicas utilizando
nicamente operadores NOR.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
20
TECNOLOGA 4 ESO
A
B
A+B
A
B
A+B
A+B = A+B
desprende que la suma negada es igual al producto de las negadas de cada una de las
variables.
A
B
A+B=A*B
A
B
A+B=A*B=A*B
Se puede observar que para obtener el producto de dos variables hay que introducirlas
negada en la puerta lgica.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
21
TECNOLOGA 4 ESO
A*B
A*B=A*B
A*B
A* B = A + B
Una operacin NAND de sus entradas negadas es equivalente a la suma de dichas
entradas.
A
B
A*B=A+B=A+B
S = A* B + A D + C
22
A
B
TECNOLOGA 4 ESO
A*B
A* D + C
D+C
A+D+C = A*(D+C)=A*(D+C)
A
A*B
A*B + A* (D+C)
A*B + A* (D+C)
D+C
C
A*(D+C)
A
EJEMPLO 2
Obtngase el esquema de puertas lgicas que responde a la ecuacin propuesta,
utilizando nicamente operadores NAND
S = A* B + A D + C
a) Obtencin de
A
B
A* B
A*B
b ) Obtencin de
A * (D + C )
A
D
C
A*(D+C)
D*C=D+C
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
23
A
B
A*B
(A*B)*[A*(D+C)] = A*B + A*(D+C)
A
TECNOLOGA 4 ESO
A*(D+C)
D*C=D+C
S = A * B + C * (D + AB )
10.RESOLUCIN
COMBINACIONALES.
LGICA
DE
AUTOMATISMOS
Cuando se desea resolver problemas por medio del lgebra de Boole, es muy
recomendable seguir un procedimiento metodolgico basado en 4 fases, que se desarrolla
seguidamente. Existe, no obstante, una fase inicial, no contemplada en la mecnica general de
resolucin, pero que resulta fundamental. Esta fase inicial consiste en una buena comprensin
del enunciado del problema, de forma que ser necesario dedicar todo el tiempo preciso para
entender claramente los objetivos del mismo y deducir que actuar como variables de entrada y
cual, o cuales, sern las variables de salida. A menudo, se emplea un sistema consistente en
simular el problema como una caja negra, cuyas entradas son variables, siendo los resultados
las salidas de dicha caja.
ENTRADAS
SALIDAS
Variables
CAJA NEGRA
Resultados
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
24
TECNOLOGA 4 ESO
A* B *C
b.
A* B *C
M = A* B *C + A* B *C
3 FASE.- Simplificacin de las ecuaciones lgicas. La eliminacin de variables dentro de una
ecuacin, que es en lo que consiste la simplificacin, supone un ahorro econmico derivado de
la reduccin de componentes, tiempo y mano de obra del montaje. A ttulo de ejemplo, si nos
fijamos en la ecuacin anterior, y sacamos el factor comn, la ecuacin es la misma, pero pasa
de seis elementos a cinco.
M = C * A* B + A* B
4 FASE.- Representacin elctrica y por puertas lgicas de las ecuaciones simplificadas. Esta
fase es de vital importancia pues ser donde se obtienen los planos elctrico y electrnico del
circuito.
Cada uno de los depsitos est controlado por una electrovlvula: Ea para el depsito
del agua, En para el depsito de la naranja y El para el depsito del limn.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
25
TECNOLOGA 4 ESO
NARANJA
Ea
LIMN
En
El
Botonera
a
Vaso
Pulsador NC
Variables de salida
Ea
En
El
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
26
TECNOLOGA 4 ESO
a * n* l
a * n* l
a * n* l
La ecuacin de salida se obtiene como suma de cada uno de los trminos obtenidos
para cada estado en que la variable de salida est activa, resultando finalmente:
Ea = a * n * l + a * n * l + a * n * l
Ecuacin de la electrovlvula de la naranja:
Como se aprecia en la tabla de la verdad, la electrovlvula de la naranja slo se activa
en un estado que se corresponde con los siguientes valores de las variables de entrada:
En = a * n * l
Ecuacin de la electrovlvula del limn:
De forma similar al caso anterior, tal y como se aprecia en la tabla de la verdad, la
electrovlvula del limn slo se activa en un estado que se corresponde con los siguientes
valores de las variables de entrada:
En = a * n * l
3 Fase. Simplificacin de ecuaciones.
En este caso las ecuaciones de las electrovlvulas de la naranja y limn no pueden
simplificarse, puesto que slo tienen un sumando.
electrovlvula del agua, considerando la propiedad del lgebra de Boole que indica que A+A=A
obtenemos:
Ea = a * n * l + a * n * l + a * n * l
Ea = a * n * l + a * n * l + a * n * l + a * n * l
Sacando factor comn del primer y segundo sumando y del tercero y cuarto
respectivamente, y simplificando tenemos:
Ea = a * n * ( l + l ) + a * l * ( n + n )
Ea = a * n + a * l
Ea = a * ( n + l )
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
27
TECNOLOGA 4 ESO
2. Dibujamos un uno en cada uno de los cuadros que se corresponden con los tres
sumandos
de
la
ecuacin
de
partida
de
la
electrovlvula
del
agua:
Ea = a * n * l + a * n * l + a * n * l
a*l
Lazo B:
a*n
Ea = a * l + a * n
Ea = a * ( n + l )
Lazo A
Lazo B
Sea cual sea el mtodo utilizado, llegamos a la conclusin que las ecuaciones
simplificadas de nuestro problema son:
Ea = a * ( n + l )
En = a * n * l
El = a * n * l
4 Fase. Representacin del circuito elctrico y de puertas lgicas:
Ser este el momento, que en este caso particular, elegiremos para colocar el pulsador
del vaso.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
28
TECNOLOGA 4 ESO
CIRCUITO ELCTRICO
En
El
Ea
a
n
Ea
a
n
l
n+l
a
a*(n + l )
En
a*n
a*n*l
l
a
l
n
El
a*l
a*n*l
n
NOTA: Con los conocimientos estudiados hasta aqu, el esquema de puertas lgicas
anterior
sera
componentes
vlido,
ms
pero
(Circuito
en
de
la
prctica
potencia,
hay
que
resistencias
completarlo
de
los
con
pulsadores
algunos
de
las
y
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
29
TECNOLOGA 4 ESO
De todas las familias lgicas posibles, en este texto nos centraremos en la denominada
TTL (Lgica Transistor Transistor) por tener buen comportamiento con los fenmenos de
electricidad esttica,
una velocidad de
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
30
TECNOLOGA 4 ESO
31
SN7400
SN7404
SN7410
SN7432
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
TECNOLOGA 4 ESO
SN7402
SN7408
SN7427
SN7486
32
TECNOLOGA 4 ESO
Los sistemas que forman parte de la lgica secuencial son aquellos en los que el estado d sus
salidas dependen adems del estado de las entradas, de los estados intermedios por los que
ha pasado el sistema. De este ltimo tipo de lgica se desprende que, cuando se repite la
misma combinacin de las entradas, la salida puede ser diferente, segn cuando se haya
producido la secuencia de los estados anteriores, dicho de otro modo, depende de la historia
del sistema.
Variables primarias de entrada.- Son aquellas que estn impuestas por el enunciado
del problema y vienen definidas por el estado de una serie de pulsadores, interruptores,
captadores o finales de carrera.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
33
TECNOLOGA 4 ESO
ENUNCIADO
Un motor elctrico monofsico de poca potencia debe arrancar al accionarse
momentneamente un pulsador de marcha (A), y debe quedar funcionando an cuando deje de
accionarse dicho pulsador. La parada del motor se har cuando se active momentneamente
un pulsador de paro (B).
a aquellos que se
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
34
TECNOLOGA 4 ESO
5=1
Para distinguir los estados 1 y 3 del cilo, se debe emplear una nueva variable de
entrada (variables de entrada secundaria). Dicha variable permitir recordar al sistema, al
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
35
TECNOLOGA 4 ESO
llegar al estado 3, que ya ha pasado por estado 1, y servir para distinguir (por sus diferentes
valores) un estado del otro.
B
Sobre la matriz primitiva de los estado se irn escribiendo de forma sucesiva, y
empezando por el estado 1, todos los estados por los que pasa el sistema. Cada estado se
representa con el nmero correspondiente situado dentro del cuadro que le corresponda. Dicho
cuadro, est definido por los valores que toman las variables independientes para ese estado.
A
1
3
B
Cuando esto sucede, se deja en ese cuadro el primer estado que se incluy, en nuestro
caso en estado 1. Es necesario pues,
Esto se consigue doblando simtricamente la matriz inicial, lo que implica aadir una
nueva variable (X) denominada variable de entrada secundaria. De este modo tendremos el
siguiente mapa de Karnaugh
B
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
36
TECNOLOGA 4 ESO
Antes de situar sobre esta nueva matriz el estado 3, es necesario pasar por un estado
intermedio, que denominaremos con una comilla encima del nmero correspondiente al estado
anterior (recuerda que los cambios de estados caractersticos se producen cuando cambia una
sola variable). El estado intermedio 2 tiene los mismos valores para las variables de entrada A
y B que el estado 2, pero se encuentra ya bajo la zona donde X=1.
A
1
2'
B
El prximo estado sera el 4, en el cual, a partir del estado 3 en el que el motor se
encuentra en funcionamiento con la variable secundaria X=1, se activa momentneamente el
pulador B y el motor se para. Para representar el estado 4 bastar con bajar una casilla.
A
1
2'
Para pasar del estado 4 al 5, que es idntico al 1, habr que conseguir primero poner a
cero la variable secundaria X=0. Para ello, y dado que no podemos desplazarnos en diagonal
sobre la matriz pasamos por estado intermedio 4 donde hacemos X=0 y cuyos estados de las
variables A y B siguen siendo los mismos.
A
1
2'
4'
A
5=1
A partir de la matriz
4'
2'
3
4
primitiva
de
los
estados
se
obtiene, en la forma explicada, los valores de las variables secundarias de entrada. En nuestro
caso, slo ha sido necesario utilizar una sola variables de entrada secundaria X, pero en caso
de tener que utilizar ms de una el proceso a seguir es idntico, duplicndose el numero de
cuadros de la matriz por cada variable aadida.
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
37
TECNOLOGA 4 ESO
2=2
4=4
5=1
En cada uno de los mapas construidos se dispondrn el estado que tiene la variable
analizada en cada uno de los estados contemplados en la matriz primitiva de los estados. A
estos nuevos diagramas les denominaremos diagramas, matrices o mapas de salida. De ellos
se obtendrn las ecuaciones minimizadas que corresponden a cada una de las variables de
salida u variables de entrada secundarias (variables de memoria)
para
la
simplificacin.
estas
condiciones
puestas
arbitrariamente
las
Una vez construidas todas las matrices de salida e indicados sobre ellas todos los
valores que toman las funciones en cada estado caracterstico se obtendrn las ecuaciones
lgicas correspondientes de forma idntica a como se haca en los circuitos combinacionales.
A
0
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
1
0
38
TECNOLOGA 4 ESO
Los bucles o lazos que se deben realizar, para obtener la ecuacin ms simplificada de
la funcin M, son los que se indican en la figura siguiente, donde el smbolo representa una
condicin poco importa que tomamos en este caso como 1.
M
0
M = A + BX
Para obtener la ecuacin correspondiente a la variable secundaria de entrada X se
procede de igual modo.
La
ecuacin
simplificada
X
0
de
X,
obtenida
como
unin
de
las
expresiones
X = A + BX
As, y en este problema en particular, podemos observar que las ecuaciones de M y X
son idnticas, por ello, la funcin de salida se podr expresar tambin como M=X
M
A1
A2
X
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
39
TECNOLOGA 4 ESO
digitales
se
emplea
el
sistema
binario
debido
su
sencillez.
SISTEMA DECIMAL
Su origen lo encontramos en la India y fue introducido en
Espaa por los rabes. Su base es 10. Emplea 10 caracteres o
dgitos diferentes para indicar una determinada cantidad: 0, 1, 2, 3,
4, 5, 6, 7, 8, 9. El valor de cada smbolo depende de su posicin
dentro de la cantidad a la que pertenece. Vemoslo con un ejemplo:
SISTEMA BINARIO
Es
el
sistema
digital
por
excelencia,
aunque
no
el
nico,
valores
reciben
el
nombre
de
bits
(dgitos
binarios).
As,
Binario
Decimal
Binario
0000
1000
0001
1001
0010
10
1010
0011
11
1011
0100
12
1100
0101
13
1101
0110
14
1110
0111
15
1111
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
40
TECNOLOGA 4 ESO
SISTEMA HEXADECIMAL.
Est compuesto por 16 smbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F. Su base es
16. Es uno de los sistemas ms utilizados en electrnica, ya que adems de simplificar la
escritura de los nmeros binarios, todos los nmeros del sistema se pueden expresar con
4
cuatro bits binarios al ser 16 = 2 .
En la siguiente tabla se muestran los primeros nmeros decimales y su conversin
binaria y hexadecimal:
N Decimal
N binario
N Hexadecimal
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
CONVERSIONES
Conversin entre binario y decimal
Si la conversin es de binario a decimal, aplicaremos la siguiente regla: se toma la
cantidad binaria y se suman las potencias de 2 correspondientes a las posiciones de todos sus
dgitos cuyo valor sea 1. Veamos dos ejemplos:
101111 2 = 1 * 2 5 + 0 * 2 4 + 1 * 2 3 + 1 * 2 2 + 1 * 2 1 + 1 * 2 0 = 32 + 0 + 8 + 4 + 2 + 1 = 47 10
1010111 2 = 1 * 2 6 + 0 * 2 5 + 1 * 2 4 + 0 * 2 3 + 1 * 2 2 + 1 * 2 1 + 1 * 2 0 = 64 + O + 16 + 0 + 4 + 2 + 1 = 87 10
Existe otro mtodo ms rpido de convertir un nmero binario a decimal, el cual,
consiste en hacer una retcula con tantas celdas como dgitos tenga el nmero binario que
deseamos convertir, despus, a cada una de las celdas le asignamos un valor decimal, igual a
0
1
2
las potencia de 2, que se corresponde con la posicin de la celda comenzando por 2 , 2 , 2 y
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
41
TECNOLOGA 4 ESO
as sucesivamente. Finalmente, sumamos el valor de las celdas donde hay unos binarios,
descartando los valores de las celdas que tienen asignados ceros.
Ejemplo: Supongamos que deseamos saber el valor decimal del nmero binario 1010111
Construimos una tabla de una fila y 7 columnas (igual al nmero de dgitos del nmero
binario), y asignamos a cada una su valor decimal (en la parte superior)
6
32
16
32
16
En la parte inferior, sumamos el valor asignado a las celdas en las que hay un 1
binario, descartando aquellas que tienen un 0 binario.
64
32
16
64
+ 0
+ 16 +
0 +
2 + 1 = 8710
125 2
05 62 2
1 02
31 2
0 11
15 2
1 1
7
1
2
3 2
1 1
42
TECNOLOGA 4 ESO
01112=716
00102=216
1 0111 00102=17216
Conversin de hexadecimal a binario.
716 = 0111
C16 = 1100
248 16
88 15
8
EJERCICIOS PROPUESTOS
Solucin: 2510
Solucin: 73110
a) 86BF16
Solucin:
10000110101111112
b) 2D5E16
Solucin:
00101101010111102
DEPARTAMENTO DE TECNOLOGA
J.Garrigs
43