SISTEMAS DIGITAIS II

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Projecto de Circuitos de Controlo Baseados em Contadores

Integrados, a Partir de Fluxogramas
Neste tipo de circuitos, usaremos:

Contadores

Descodificadores

Lgica combinatria

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 1 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

A estrutura de um circuito:

Entradas

Lgica combinatria

Sinal de relgio

Contador com
carregamento paralelo

Descodificador

Sadas
Figura 1

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 2 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Anlise de um circuito
Dado o sistema cujo logigrama se segue, pretende-se obter um fluxograma e um diagrama de
estados que descrevam o seu funcionamento.

Clock
PLA

PLB

PLC

Contador decimal

Vcc

Descodificador
A

Figura 2

Analisando o circuito, facilmente se constata que, se no se efectuassem operaes de

carregamento paralelo, no contador, este efectuaria ciclos de contagem, de dez estados (0 a 9), e
que, como o descodificador possui apenas trs entradas, as suas sadas seriam activadas
sequencialmente, de acordo com o seguinte diagrama de estados (sequncia Oi ou atribuio de
estados, utilizando um estado com designao i, para representar a activao de uma sada Oi):

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 3 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Figura 3

Importa agora identificar os estados em que se efectuam carregamentos no contador:

So os estados 2, 5 e 6, no caso de se observar A=1 (contacto aberto) e o estado 7 (neste caso,
incondicionalmente).
No primeiro caso ocorrncia de flanco de relgio com O2 e A=1 implicando PLA=1 e P3 P2 P1
P0 = 0001 e, portanto, evoluo para o estado 1.
No segundo caso ocorrncia de flanco de relgio com O5 ou O6 e A=1 implicando PLB=1 e
P3 P2 P1 P0 = 0100 e, portanto, evoluo para o estado 4.

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 4 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

No terceiro caso ocorrncia de flanco de relgio com O7 implicando PLC=1 e P3 P2 P1 P0 =

0000 e, portanto, evoluo para o estado 0.
Portanto, o diagrama de estados do sistema ser:

Figura 4

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 5 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

A simulao
200

ns

400

600

800

1000

1200

1400

1600

Clock
Q

000

001

010

001

010

011

100

101

100

101

100

101

110

100

101

110

111

000

001

A
PLa
PLb
O0
O1
O2
O3
O4
O5
O6
O7

Figura 5

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 6 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Em fluxograma:

Figura 6

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 7 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Projecto de um circuito
Seja o caso em que se pretende conceber um circuito sncrono que gere sinais para controlar um
processo industrial que envolve o accionamento sequencial de doze dispositivos elctricos ou
electromecnicos (0, 1, 2, ., 11).
No circuito, existem duas entradas de controlo, A e B (sinais provenientes de sensores).
Se, ao aparecer o flanco ascendente do sinal de relgio que sucede a activao do dispositivo 1, a
entrada A assumir o valor 1, a sequncia de procedimentos deve ser abortada, voltando a ser
activado o dispositivo 0 e depois do dispositivo 1, .
Se, aps a activao de qualquer dos dispositivos 5 ou 6, a entrada B no assumir o valor 1, deve
haver retrocesso no processo, voltando a enviar-se ordem para activar o dispositivo 4 e retomandose, um seguido, a sequncia de procedimentos.
Os dispositivos 8 e 9 devero ser activados se, e s se, no perodo final de activao do dispositivo
7, as entradas A e B assumirem, ambas, o valor 1. No caso contrrio, activa-se o dispositivo 10.
O processo cclico, isto , aps ter-se activado o dispositivo 11, volta a activar-se o dispositivo
zero. Note-se, no entanto, que se no perodo final de activao do dispositivo 11, a entrada A no
assumir o valor 0, o processo no deve ser reiniciado. Neste caso o circuito deve evoluir para um
estado que provoca o disparo de um alarme (dispositivo 12). O alarme deve continuar activado
enquanto se mantiver seja A=1; quando tal suceder, o alarme deve ser desactivado e o processo
reiniciado.
Todos os dispositivos, incluindo o sistema de alarme, so activados por nvel low.

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 8 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

O diagrama de estados:
0

A=1

A=0

4
B=0

5
B=0

6
B=1

7
A=1
B=1

A=0

A=0

10

11

12

A=1

Figura 7

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 9 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O

B A S E A D O S

C O N T A D O R E S

E M

I N T E G R A D O S

O fluxograma:
INCIO
X

Y
Activar o
dispositivo 0

A:1"
=

Activar o
dispositivo 1

B:1"
=

A:1"

Activar o
dispositivo 8
Activar o
dispositivo 9

Activar o
dispositivo 2
Activar o
dispositivo 3

Activar o
dispositivo 10
Activar o
dispositivo 11

Activar o
dispositivo 4

Activar o
alarme

Activar o
dispositivo 5
Y
=

A:0"

B:0"
Activar o
dispositivo 6

B:0"

Activar o
dispositivo 7
X

Figura 8

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 10 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O

B A S E A D O S

C O N T A D O R E S

E M

I N T E G R A D O S

Componentes do circuito:

Um contador do tipo 74161

Um descodificador do tipo 74154 (4 entradas/16 sadas) com sadas activadas no estado low.

Um circuito combinatrio (portas lgicas).

Existe a possibilidade de se efectuar o carregamento de dados em paralelo, que provoque

evoluo para os estados 0, 4, 10 ou 12 (correspondendo este ao disparo do alarme).

Condies em que cada um dos carregamentos deve ser efectuado:

P3

P2

P1

P0

Estado

PL0 = A.S1 + A.S11 + A.S12 = A.S1 + A.( S11 + S12 )

=>

PL 4 = B.S5 + B.S6 = B.( S5 + S6 )

=>

PL10 = (A + B).S7

=>

10

PL12 = A.S12

=>

12

Tabela 1

PL = PL 0 + PL 4 + PL10 + PL12
P3 = PL 10 + PL12
P 2 = PL 4 + PL12
P1 = PL10
P0 = 0

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 11 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

O circuito:

Figura 9

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 12 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O

B A S E A D O S

C O N T A D O R E S

E M

I N T E G R A D O S

A simulao
2

us

Clock
Qa

10

11

12

10

11

PL12
P10
PL4
PL0
A
B
S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12

Figura 10

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 13 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Exerccio Resolvidos
ER.1
Analise o diagrama de estados que se segue e, adoptando a metodologia acima apresentada,
obtenha um fluxograma equivalente e projecte um circuito que funcione de acordo com o mesmo.
Note que basta utilizar um contador decimal (apenas se recorre a sete estados) e um descodificador
com trs linhas de entrada.
Seleccione os circuitos adequados para o seu projecto e admita que a permanncia do sistema num
determinado estado, i, implica a activao de uma sada, i, no nvel low.

Figura 11

Simule o circuito e teste o seu funcionamento.

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 14 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O
C O N T A D O R E S

B A S E A D O S

E M

I N T E G R A D O S

Resoluo
O primeiro passo a efectuar consiste em analisar o diagrama de estados e obter as equaes de
carregamento paralelo do sistema.

D2 D1 D0 Estado
PL0 = X S0 +S 6

PL2 = X (S3 + S5 )

Tabela 2

Analisando a tabela, conclui-se que:

PL=PL0+PL2
D0=0
D1=PL2
D3=0
Agora, necessrio agora proceder escolha dos circuitos integrados que iro ser usados na
implementao do sistema. Recorrendo a dispositivos bem conhecidos, pode optar-se por:

Um contador do tipo 7490

Um descodificador do tipo 74138

Segue-se o desenho do logigrama e do esquemtico do circuito, tendo em ateno que, na definio

das funes que do conta das operaes de carregamento paralelo, assumiu-se que as sadas do
sistema, Si, so active high, enquanto as do circuito integrado escolhido so active low, bem como a
entrada de controlo, PL, do contador.

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 15 de 16

SISTEMAS DIGITAIS II
C

I R C U I T O S

D E

C O N T R O L O

B A S E A D O S

C O N T A D O R E S

PL0

E M

I N T E G R A D O S

Clock

Rst
1

Qc

CLR

QbQa

7
9
10
11
12
13
14
15

Y7 G1 6
Y6 G2A 4
5
Y5 G2B
Y4 138
Y3
C 3
Y2
B 2
A 1
Y1
Y0

LOAD

6
5
4
3

D
C
B
A
QD
QC
QB
QA

RCO CLK 2

15

161 T

PL2

1
0

11
12
13
14

P 10

X
S6
S5
S4
S3
S2
S1
S0

1
0

Figura 12

Passando fase de simulao do circuito, obteve-se como era esperado o seguinte diagrama
temporal:
200

ns

400

600

800

1000

Clock
X
PL2
PL0
Qa

S0
S1
S2
S3
S4
S5
S6

Figura 13

Victor Semedo Gonalves

Lus Miguel Charrua Figueiredo

Pgina 16 de 16