UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS
(Universidad del Per, DECANA DE AMRICA)

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

E.A.P. INGENIERA ELECTRNICA
Laboratorio de Circuitos Digitales I Informe previo N3

CIRCUITOS SCHMITT TRIGGER, PUERTAS DE

TRES ESTADOS, BUFFER INVERSOR CON
SALIDA EN COLECTOR ABIERTO, TIMER 555
Profesor

Ing. Oscar Casimiro Pariasca

Estudiante
Cdigo

Peralta Napan, Jos Jesus

14190141

Horario

Martes 14 16 hrs.
Fecha de entrega mxima

3 de mayo del 2016

Ciudad Universitaria, 3 de mayo del 2016

CUESTIONARIO PREVIO
1. Explique el funcionamiento del Schmitt Trigger 74LS14 y sus aplicaciones.

U
n dispositivo que tiene un tipo de entrada de disparador de Schmitt est
diseado para aceptar seales ruidosas con cambios lentos, y producir una
salida con transiciones libres de oscilaciones. La salida tendr tiempos de
transicin muy rpidos que son independientes de las caractersticas de la
seal de entrada.
Este tipo de dispositivos son utilizados para convertir las seales con
cambios lentos en seales limpias de ruido, con cambios rpidos que
puedan ser controladas por los CI estndar.
El CI 74LS14 es un inversor.
2. Explique el funcionamiento del buffer inversor con salida en colector abierto
74LS16.

Algunas veces, varios dispositivos digitales comparten el uso de un solo

conductor para poder transmitir una seal hacia algn dispositivo de destino,
esto significa que varios dispositivos deben tener sus salidas conectadas al
mismo conductor, lo que en esencia los conecta a unos con otros. Cada salida
tiene dos estados, ALTO y BAJO. Cuando una salida est en ALTO mientras la
otra est en BAJO y cuando se conectan juntas tenemos un conflicto
ALTO/BAJO. El circuito de transistores cuyo transistor de salida tenga la
resistencia en "ENCENDIDO" ms baja arrastrar el voltaje de salida hacia su
direccin.
Una solucin al problema de compartir un conductor comn entre
compuertas es remover el transistor de puesta en alto activo del circuito de
salida de cada compuerta. De esta forma, ninguna de las compuertas
tratar siquiera de asegurar un nivel ALTO lgico. Las salidas TTL que estn
modificadas de esta forma se llaman salidas de colector abierto.
El equivalente de TTL se llama salida de colector abierto ya que el colector
del transistor inferior en el ttem se conecta en forma directa a la terminal
de salida y en ninguna otra parte, como se muestra en la figura. La

estructura de colector abierto elimina los transistores de puesta en alto Q3,

D1 y R4. En el estado BAJO de salida, Q4 est ENCENDIDO (tiene
corriente de base y en esencia es un corto entre colector y emisor); en el
estado ALTO de salida, Q4 est APAGADO (no tiene corriente de base y es
en esencia un circuito abierto entre colector y emisor). Como este circuito
no tiene una forma interna de elevar la salida a ALTO, el diseador del
circuito debe conectar una resistencia de puesta en alto externa Rp a la
salida, como se muestra en la figura.
Cuando Q4 est ENCENDIDO, lleva el voltaje de salida a BAJO. Cuando
Q4 est APAGADO, Rp lleva la salida de la compuerta a ALTO. Observe
que, sin la resistencia de puesta en alto, el voltaje de salida sera
indeterminado (flotante). El valor de la resistencia Re se elige, por lo
general, de forma que sea 10K. Este valor es lo bastante pequeo como
para que, en el estado ALTO, la cada de voltaje a travs de la resistencia
debido a la corriente de carga no reducir el voltaje de salida por debajo del
VoH mnimo. Es lo bastante grande como para que, en el estado BAJO,
limite la corriente que pasa a travs de Q4 a un valor por debajo de
IoL(mx).
3. Explique el funcionamiento de las puertas triestado y sus aplicaciones
(74LS126 o 74LS367)

La configuracin triestado es un tercer tipo de circuitos de salida que se

utilizan en las familias TTL y CMOS. Aprovechan la operacin de alta

velocidad del arreglo de salida puesta en alto/puesta en bajo, al tiempo que
permite conectar las salidas juntas para compartir un conductor comn. Se
llama triestado porque permite tres posibles los estados de salida: ALTO,
BAJO y alta impedancia (Hi-Z). El estado Hi-Z es una condicin en la que
tanto el transistor de puesta en alto como el de puesta en bajo se APAGAN,
de forma que la terminal de salida sea una alta impedancia tanto para tierra
como para el voltaje de alimentacin +V. La figura ilustra estos tres estados
para un circuito inversor simple.
Los dispositivos con salidas triestado tienen una entrada de habilitacin. A
menudo esta entrada se etiqueta como E (habilita).
Cuando E = 1, el circuito opera como INVERSOR normal, ya que el nivel
lgico ALTO en E habilita la salida. sta se encontrar en ALTO o en BAJO,
dependiendo del nivel de entrada.
Cuando E =O, la salida del circuito se deshabilita. Cambia a su estado Hi-Z
con ambos transistores en el estado no conductor. En este estado, la
terminal de salida es en esencia un circuito abierto (no est conectada a
nada).
Las salidas de los Cls triestado pueden conectarse juntas (comparten el uso
de un ron ductor comn) sin sacrificar la velocidad de conmutacin, ya que
cuando se habilita una salida triestado opera como una salida en forma de
ttem para TTL, o como una salida CMOS de puesta en alto/puesta en bajo
activa con sus caractersticas asociadas de alta impedancia y alta
velocidad. No obstante, es importante tener en cuenta que cuando las
salidas triestado se conectan juntas, slo una de ellas debe estar habilitada
en un momento dado.
Al conductor compartido se le conoce como lnea de bus. Un bus completo
est compuesto de varias lneas conductoras que se utilizan para

transportar informacin digital entre dos o ms dispositivos que comparten

el uso del bus.

4. Analizar el funcionamiento interno del CI. LM555. Describir el uso de sus

terminales.
El circuito interno del integrado 555 tiene 20 transistores, 15 resistencias y 2
diodos dependiendo esto del fabricante.

Diagrama de bloques

Encapsulado

Terminales
1)

Tierra o masa: (Ground) Conexin a tierra del circuito (a polo

2)

negativo de la alimentacin).
Disparo: (Trigger) En este pin es donde se establece el inicio del
tiempo de retardo, si el 555 es configurado como monoestable. Este
proceso de disparo ocurre cuando este pin va por debajo del nivel de
1/3 del voltaje de alimentacin. Este pulso debe ser de corta
duracin, pues si se mantiene bajo por mucho tiempo la salida se

quedar en alto hasta que la entrada de disparo pase a alto otra vez.
3) Salida: (Output) Aqu estar el resultado de la operacin del
temporizador, ya sea que est funcionando como monoestable,
astable u otro. Cuando la salida es alta, el voltaje ser igual a Vcc
menos 1.7 Voltios. Esta salida se puede poner a 0 voltios con la
ayuda del pin 4 (reset).
4) Reset: Si este pin se le aplica un voltaje por debajo de 0.7 voltios,
entonces la patilla de salida 3 se pone a nivel bajo. Si esta patilla no
se utiliza hay que conectarla a Vcc para evitar que el 555 se resetee.

5) Control de voltaje: (Control) El voltaje aplicado a la patilla # 5 puede

variar entre un 40 y un 90% de Vcc en la configuracin monoestable.
Cuando se utiliza la configuracin astable, el voltaje puede variar
desde 1.7 voltios hasta Vcc. Modificando el voltaje en esta patilla en
la configuracin astable causar que la frecuencia del astable sea
modulada en frecuencia (FM). Si este pin no se utiliza, se recomienda
ponerle un condensador de 0.01uF para evitar las interferencias.
6) Umbral: (Threshold) Es una entrada a un comparador interno que
tiene el 555 y se utiliza para poner la salida (Pin 3) a nivel bajo-bajo.
7) Descarga: (Discharge) Utilizado para descargar el condensador
externo utilizado por el temporizador para su funcionamiento.
8) Vcc: Este es el pin donde se conecta el voltaje positivo de la
alimentacin que puede ir desde 4.5 voltios hasta 16 voltios
(mximo).
5. Explicar los tres estados posibles de un temporizador 555 (alto, bajo y
memoria). Cmo estn controlados por los terminales de disparo y de
umbral? Describir el uso de los dems terminales.
-

Funcionamiento del Circuito Integrado 555 como Monoestable

En este modo de funcionamiento, la patilla de salida (3) puede
encontrarse en 2 estados diferentes:
o Estado estable: o nivel bajo, es decir en la patilla 3 tendremos 0V.
o Estado inestable: o nivel alto, es decir en la patilla 3 tendremos
tensiones cercanas a la de alimentacin.
Paso de un estado a otro:
El circuito slo saldr del estado estable (0V) cuando desde la patilla de
disparo (2) se provoque el cambio al estado inestable (voltaje de
alimentacin), pero transcurrido un tiempo, volver al estado anterior.

Cuando la patilla 2 est en nivel alto, que es su estado normal de

reposo, la salida 3 se mantiene a nivel bajo (estado normal de reposo de
3). Si llevamos por un instante la patilla de disparo (2) a nivel bajo (0V),
la patilla 3 se pondr a nivel alto. Transcurrido un tiempo, vuelve la salida
vuelve a nivel bajo. Para que vuelva alcanzar el nivel alto necesitamos
volver activar la patilla de entrada (2), ponindola a nivel alto.

Funcionamiento del 555 como astable

En este modo, el 555 no tiene estado estable, la salida 3 va cambiando
continuamente

entre

el

nivel

bajo

el

alto

continuamente,

independientemente del estado de la entrada (2). el tiempo que estar la

salida en alto y bajo depender de los componentes del circuito.
6. Determinar en forma analtica la frecuencia de la seal de salida de un CI
555 trabajando como multivibrador astable. Cmo se calcula el Ciclo de
Trabajo? Calcular los tiempos en alto y bajo de la seal de salida del circuito
del experimento. Cul es la frecuencia de salida.
MULTIVIBRADOR ASTABLE
Si se usa en este modo el circuito su principal caracterstica es una forma
de onda rectangular a la salida, en la cual el ancho de la onda puede ser
manejado con los valores de ciertos elementos en el diseo.

T H =0.693( R 1+ R 2 )C 1
T L =0.693R 2C 1
T =T H +T L =0.693( R 1+ 2 R 2)C 1
f salida =

1
0.693(R 1+2 R 2)C 1

7. Determinar en forma analtica el tiempo de duracin del pulso de salida de

un CI 555 trabajando como multivibrador monoestable. Calcular los tiempos
de duracin del pulso de salida del circuito del experimento.
MULTIVIBRADOR MONOESTABLE
En este caso el timmer 555 en su modo monoestable funcionar como un
circuito de un tiro. Dentro del 555 hay un transistor que mantiene a C1

descargado inicialmente. Cuando un pulso negativo de disparo se aplica a

terminal 2, el flip-flop interno se setea, lo que quita el corto de C1 y esto
causa una salida alta (un high) en el terminal 3 (el terminal de salida).
Cuando el voltaje a travs de C1 iguala dos tercios de Vcc el comparador
interno del 555 se resetea el flip-flop, que entonces descarga el capacitor
C1 rpidamente y lleva al terminal de salida a su estado bajo (low). El
circuito e activado con un impulso de entrada que va en direccin negativa
cuando el nivel llega a un tercio de Vcc. Una vez disparado, el circuito
permanece en ese estado hasta que pasa el tiempo de seteo, aun si se
vuelve a disparar el circuito.

T pulso =1.1R 1C 1
8. Presente los circuitos de simulacin de este experimento.
(Archivos adjuntos)

BIBLIOGRAFA

REA TECNOLOGA. Qu es un circuito integrado? Consultado el da 6 de

mayo del 2016, desde

http://www.areatecnologia.com/electronica/circuito-

integrado-555.html

CIRCUITO INTEGRADO 555. Consultado el da 2 de mayo del 2016, desde

http://electronica-electronics.com/info/555/555.html

FOROS DE ELECTRNICA. Temporizador 555. Consultado el da 6 de mayo

del 2016, desde http://www.forosdeelectronica.com/tutoriales/555.htm

TOCCI Ronald. Et Al. (2007). Sistemas digitales. Principios y aplicaciones. Ed.

Pearson Educacin. Ed. 10. Mxico.