Академический Документы
Профессиональный Документы
Культура Документы
ere
anne
lectronique Numrique
Electronique numrique
Logique combinatoire et
squentielle
Luc MUSEUR
Universit Paris 13, Institut Galile.
ere
anne
lectronique Numrique
ere
anne
lectronique Numrique
1.1.1.
1.1.2.
1.2.
1.2.1.
1.2.2.
1.2.3.
Thorme de Morgan......................................................................... 11
1.2.4.
1.2.5.
1.3.
1.3.1.
Gnralits ......................................................................................... 13
1.3.2.
Karnaugh
1.3.3.
Conclusion.......................................................................................... 19
1.4.
Exercices .................................................................................................... 21
1.5.
2.1.1.
2.1.2.
2.2.
2.2.1.
2.2.2.
2.3.
2.3.1.
2.3.2.
2.3.3.
ere
anne
lectronique Numrique
2.4.
Exercices .................................................................................................... 41
2.5.
3.1.1.
3.1.2.
3.1.3.
3.1.4.
3.2.
3.3.
3.3.1.
3.3.2.
3.3.3.
3.4.
3.4.1.
3.4.2.
3.4.3.
Le dcodeur-dmultiplexeur............................................................... 57
3.5.
Exercices .................................................................................................... 59
3.6.
Introduction ................................................................................................. 73
4.2.
4.2.1.
4.2.2.
4.2.3.
La bascule D....................................................................................... 80
4.2.4.
4.2.5.
La structure matre-esclave................................................................ 83
4.2.6.
ere
anne
lectronique Numrique
4.2.7.
4.2.8.
4.3.
Exercices .................................................................................................... 93
4.4.
5.1.1.
5.1.2.
5.1.3.
5.1.4.
5.2.
5.2.1.
5.2.2.
5.3.
5.3.1.
5.3.2.
5.3.3.
5.4.
Les registres..............................................................................................115
5.4.1.
Dfinitions.........................................................................................115
5.4.2.
5.4.3.
5.4.4.
5.4.5.
5.5.
5.5.1.
5.5.2.
5.5.3.
5.6.
5.6.1.
ere
anne
lectronique Numrique
5.6.2.
5.6.3.
5.6.4.
5.7.
Exercices ..................................................................................................131
5.8.
ere
anne
lectronique Numrique
Chapitre 1
Algbre de Boole
Logique ngative
Dans ce cours nous nous placerons toujours dans le cas de la logique positive si bien
que
ere
anne
lectronique Numrique
0 0
1 0
1 1
0 1
Lcriture de la table de vrit fait partie de lanalyse dun systme donn. A linverse
une fois la table de vrit connue, il faut pouvoir dterminer le schma lectronique
permettant de raliser cette table : cest la phase de synthse.
ere
anne
lectronique Numrique
F= x
Relation caractristique x = x x
Fonction OU (OR).
Cest une fonction de deux variables galement appele somme logique
Notation : F = x + y
Table de vrit
F =x+ y
0 0
1 0
1 1
0 1
ere
anne
lectronique Numrique
x+0= x
x + 1 =1
x+ x=x
x+ x=x
Fonction ET (AND).
Cest une fonction de deux variables galement appele produit logique
Notation : F = x y
Table de vrit
F = x y
0 0
1 0
1 1
0 1
x0=0
x 1 = x
x x= x
x x=0
ere
anne
lectronique Numrique
x y = y x
x + y = y + x
3. Les fonctions ET et OU sont distributives lune par rapport lautre.
x + (y + z) = (x + y) + z = x + y + z
x (y z) = (x y) z = x y z
x + (y z) = x + y z
(x + y) z
0 x = 0 , 1 x = x quelque soit x
Elles se transforment en
11
ere
anne
lectronique Numrique
1 + x = 1 , 0 + x = x quelque soit x
qui ne sont rien dautre que les relations caractristiques de la loi OU.
Le thorme de De Morgan est symbolis par :
x y=x+ y
mais il est trs gnral et porte sur toutes relations. Ainsi le complment dune fonction
logique sera obtenu en remplaant les variables par leur complment, les signes + par des
et les signes par des +. Ainsi
F = f( K xi K , + , ) entraine F = f( K x i K , , + )
x+ x y = x
x+ x y = x+ y
x ( x + y) = x
x ( x + y) = x y
x A+ x B + A B = x A+ x B
( x + A) ( x + B ) ( A + B ) = ( x + A) ( x + B )
Ces relations permettent, avec un peu de pratique, de simplifier lcriture des fonctions
logiques. Les deux dernires relations sont connues sous le nom de relations du
consensus.
ere
anne
lectronique Numrique
F = (y + x) (y x) = (y + x) (y + x) = produit de sommes
= yy + yx + xy + xx
= y x + x y = somme de produits
On commence par dresser la table de vrit en calculant la valeur de la fonction F pour les
4 combinaisons possibles des variables x et y.
0 0
1 0
0 1
1 1
En utilisant les oprateurs logiques NON, ET et OU, on crit ensuite les diffrentes
combinaisons des variables dentres pour lesquelles F = 1. On obtient ainsi
F ={
yx + {
x y = somme de produits
ligne 2
ligne 3
1.3.1. Gnralits
La base des oprations de simplification rside dans les identits (o A et B sont des
expressions quelconques)
13
ere
anne
lectronique Numrique
A x + A x = A et ( A + x) ( A + x) = A
Il faut leur ajouter les expressions tires de la rgle du consensus
x A + x B + A B = x A + x B et (x + A) (x + B) (A + B) = (x + A) (x + B)
Avec un peu dhabitude un examen attentif des expressions logiques suffit dgager
les simplifications. Le point de dpart le plus commode est la premire forme canonique
car les simplifications y paraissent plus familires compte tenu des analogies avec la
distributivit de la multiplication par rapport laddition.
Pour les fonctions de quatre ou cinq variables au plus, il existe cependant une
mthode graphique permettant dobtenir simplement la forme la plus simplifie de la
fonction logique.
x
y
0 0
0 0
1 1
1 0
z t
x
y
0 0
0 0
1 1
1 0
z t
14
ere
anne
lectronique Numrique
Bien que cela ne soit pas vident priori, il faut se rendre compte que, sur une ligne
donne, les cases de la premire et de la quatrime colonnes correspondent des
combinaisons adjacentes ne diffrant que par la valeur de variable x (0 dans la premire
colonne et 1 dans la quatrime). Il faut donc simaginer la table de Karnaugh comme
enroule sur elle-mme de sorte que les colonnes 1 et 4 se touchent. Le mme
raisonnement tient aussi pour les lignes 1 et 4 puisque, sur une colonne donne, les
combinaisons de ces deux lignes ne diffrent que par la valeur de la variable z (1 sur la
ligne du bas et 0 sur celle du haut).
x y z+x y z =x y
Lide est donc de reprer les 1 contigus dans la table de Karnaugh et deffectuer la
simplification correspondante. On procde en trois tapes :
1. On regroupe les cases contigus contenant des 1 en rectangles (ou carrs) de 1,
2, 4 ou 8 lments les plus grands et les moins nombreux possible. La mme case
peut servir dans plusieurs regroupements puisque
A x y + A x y + A x y = ( A x y + A x y ) + ( A x y + A x y) = A y + A x
2. On traduit les regroupements obtenus en produits logiques, cest dire que lon
crit la combinaison correspondante des variables dentre.
3. On fait la somme logique des diffrents produits obtenus ltape prcdente.
Dans la pratique il y a intrt faire porter les premiers regroupements sur les 1 les
plus isols sous peine deffectuer des regroupements non indispensables.
c. Exemples.
1. Simplifions la fonction F dfinie par le tableau suivant:
1
15
ere
anne
lectronique Numrique
y
0
1
F1
F1 = x y + x y + x y + x y
14243 14243
regroupement
horizontal = y
regroupement
vetical = x
F1 = y + x
Un mauvais choix des regroupements comme par exemple celui reprsent en
pointills sur la table ci dessus, aboutit une expression plus complique pour la fonction
F1, en loccurrence : F1 = x y + x .
Avec un peu de pratique on crit directement la fonction simplifie sans faire figurer
explicitement les simplifications ralises.
2. Simplifions la fonction F dfinie par :
2
F2
Les regroupements en traits pleins conduisent lexpression
F2 = {
z +{
y
carr
central
ligne
du bas
16
ere
anne
lectronique Numrique
F2 = z + y z
3. Soit la fonction F dfinie par :
3
0 0
0 1
1 1
1 0
F3
La simplification nest pas plus complique que dans les exemples prcdents si lon
pense regrouper ensemble les 1 figurants dans les quatre coins de la table. Ainsi :
F3 = {
yz + {
y t + x y t
123
carr
central
4 coins
petit
regroupement
vertical
0 0
0 1
1 1
1 0
F4
Deux regroupements sont ncessaires pour obtenir lexpression simplifie :
17
ere
anne
lectronique Numrique
F4 =
x
+ z t
123
123
ligne
du bas
5. Il peut arriver que la valeur de la fonction logique ne soit pas dfinie pour certaines
combinaisons des variables logiques. Cela signifie que pour ces combinaisons la valeur
de la fonction est indiffrente (souvent parce que ces combinaisons ne se produisent
jamais ou quelles ne sont pas juges pertinentes). Cest le cas par exemple de la fonction
F dfinie par la table de vrit ci-contre.
5
La fonction F
importance et peut donc tre choisie librement. La table de Karnaugh correspondante est
crite ci-dessous.
18
ere
anne
lectronique Numrique
Les six cases correspondant aux combinaisons pour lesquelles la fonction F nest pas
5
dfinie sont remplies par des . Pour ces six combinaisons la valeur de la fonction peut
tre choisie librement ( = 0 ou 1).
0 0
0 1
1 1
1 0
F5
Lors de la simplification, on choisit pour chaque la valeur 0 ou 1 afin dobtenir la
fonction la plus simple possible. Dans cet exemple, trois sont intgrs dans des
regroupements et prennent donc la valeur 1, alors que les trois autres prennent la valeur
0. La fonction simplifie scrit ainsi partir de deux regroupements :
F5 = x t + z t
Les fonctions incompltement spcifies laissent donc certains degrs de libert pour
effectuer les regroupements. On doit veiller ne pas tomber dans les situations extrmes
qui consisteraient imposer les valeurs 1 ou 0 pour tous les . Le choix doit seffectuer au
cas par cas en fonction de la possibilit de regroupements les plus gros et les moins
nombreux possible.
1.3.3. Conclusion
La mthode des tables de Karnaugh est trs efficace pour simplifier les fonctions
logiques et ne pose aucun problme si elle est applique correctement en respectant les
rgles suivantes :
1. Il faut regrouper tous les 1 par groupes de 2, 4, 8 ou 16 ( !) les plus gros et les
19
ere
anne
lectronique Numrique
20
ere
anne
lectronique Numrique
1.4. Exercices.
Exercice 1
Dmontrer les relations suivantes en utilisant les rgles de calculs de lalgbre de
Boole
x+ x y = x
x+ x y = x+ y
x ( x + y) = x
x ( x + y) = x y
x A+ x B + A B = x A+ x B
( x + A) ( x + B ) ( A + B ) = ( x + A) ( x + B )
21
ere
anne
lectronique Numrique
f1 = a b + a b d + a b c d
f2 = a b c + a c d + a b d + a c + b c d
f3 = a b c + c d a + a b c d
22
ere
anne
lectronique Numrique
x A + x B + A B = x A + x B + A B ( x + x)
= x A+ x B + A B x + A B x
= x A (1 + B ) + x B (1 + A)
=x A + xB
e) On applique le thorme de De Morgan la relation prcdente en effectuant la
transformation x x, x x, A A, B B, + et + ce qui donne :
( x + A) ( x + B) ( A + B) = ( x + A) ( x + B)
On retrouve bien lexpression cherche. Pour sen convaincre il suffit de rcrire cette
expression avec le changement de variables
x y, x y, A C , B D on obtient
alors
( y + C ) ( y + D) (C + D) = ( y + C ) ( y + D)
23
ere
anne
lectronique Numrique
Exercice 2 :
Pour obtenir lexpression algbrique dune fonction logique partir de sa table de vrit il
suffit de faire la somme logique des diffrentes combinaisons des variables pour
lesquelles la fonction vaut 1.
a) La fonction F =1 si
x = 0 ET y = 0 ET z = 1 OU
x = 0 ET y = 1 ET z = 0
OU
F =x y z+ x y z+ x y z+ x y z
On peut simplifier cette expression pour obtenir
F =x y z+ x y z+ x y z+ x y z
= y z ( x + x) + x y z + x y z
= y z+ x y z + x y z
b)
La fonction G =1 si
x = 0 ET y = 0 ET z = 0 OU x = 0 ET y = 0 ET z = 1 OU
G=x y z+ x y z+ x y z+ x y z
On peut simplifier cette expression pour obtenir
G = x y ( z + z) + x y ( z + z)
=x y+ x y
= y ( x + x) = y
24
ere
anne
lectronique Numrique
Exercice 3
1.
0 0
0 1
1 1
1 0
c d
f1
A partir des trois regroupements proposs la fonction f1 scrit f1 = a d + a c + a b
25
ere
anne
lectronique Numrique
0 0
0 1
1 1
1 0
c d
F2
f2 = a c + a c + c d
Dans cet exemple dautres regroupements sont possibles qui aboutissent une
expression diffrente de f 2 .
0 0
0 1
1 1
1 0
c d
F2
26
ere
anne
lectronique Numrique
On obtient alors f 2 = a c + a c + a d .
Les deux expressions de f 2 sont rigoureusement quivalentes et lon passe de lune
lautre en appliquant les rgles de lalgbre de Boole. En effet
f2 = a c + a c + c d
= a c + a c + c d + a d (relation du consensus)
=a c + a c+ a d +c d
= a c + a c + a d (relation du consensus)
0 0
0 1
1 1
1 0
A
c d
F3
27
ere
anne
lectronique Numrique
28
ere
anne
lectronique Numrique
Chapitre 2
Reprsentation des nombres, codage
2.1.
A = a n 1 a n 2 a n 3 L a 2 a 1 a 0 , a 1 a 2 a 3 L
Chaque coefficient a i est un symbole (le plus souvent un chiffre) compris entre 0 et
( A ) b = a n 1 b n 1 + a n 2 b n 2 + K + a 1 b 1 + a 0 b 0 + a 1 b 1 + a 2 b 2 + K
Les symboles disponibles pour crire un nombre dpendent de la base utilise et sont
compris dans lintervalle [0, b 1] .
29
ere
anne
lectronique Numrique
( 1596 ) 10 = 1 10 3 + 5 10 2 + 9 10 1 + 6 10 0
Cette base, trs pratique lorsque l'on a 10 doigts, nest pas adapte au fonctionnement
des microprocesseurs pour lesquels on fait appel dautres bases.
c. Numration binaire (code binaire naturel).
La numration en base 2 ou numration binaire utilise deux symboles 0 et 1. Cette
base est trs pratique en lectronique numrique pour distinguer deux tats logiques. On
crit :
( a n 1 a n 2 L a 1 a 0 ) 2 = a n 1 2 n 1 + a n 2 2 n 2 L + a 1 2 1 + a 0 2 0
La partie droite de l'quation donne la valeur en dcimal du nombre binaire crit
gauche. Par exemple:
( 1011 , 01) 2 = 1 2 3 + 0 2 2 + 1 2 1 + 1 2 0 + 0 2 1 + 1 2 2 = 11 , 25
Un lment binaire 0 ou 1 est appel un bit. En code binaire naturel, le poids du bit de
rang n est 2 n (attention on compte le rang 0). Le bit de poids le plus fort est appel MSB
(Most Significant Bit) et celui de poids le plus faible LSB (Less Significant Bit)
d. Numration hexadcimale (code hexadcimal)
L'utilisation de la base b = 16 rsulte du dveloppement des micro-ordinateurs. Les
symboles utiliss dans cette base sont les dix chiffres de 0 9 complts par les lettres A
(pour 10), B (pour 11), C (pour12), D (pour 13), E (pour 14) ef F (pour 15). On crit
( a n 1 a n 2 L a 1 a 0 ) 2 = a n 1 16 n 1 + a n 2 16 n 2 L + a 1 16 1 + a 0 16 0
Comme prcdemment la partie droite de l'quation donne la valeur en dcimal du
nombre hexadcimal crit gauche. Par exemple:
( AA ) 16 = A 16 1 + A 16 0 = 10 16 + 10 1= ( 170 )10
( B 7 ) 16 = B 16 1 + 7 16 0 = 11 16 + 7 1= ( 183 ) 10
30
ere
anne
lectronique Numrique
( N ) b = a n 1 b n 1 + a n 2 b n 2 + K + a 1 b 1 + a 0 b 0 + a 1 b 1 + a 2 b 2 + K
o b est cod en dcimal. La conversion est ainsi ralise automatiquement puisque le
rsultat est crit directement en base 10.
b. Conversion de la base 10 vers la base b.
L'opration repose sur la remarque suivante : le chiffre recherch de poids le plus
faible est le reste de la division du nombre par la base b. En effet, soit N le nombre
convertir on peut crire :
( N ) b = a n 1 b n 1 + a n 2 b n 2 + K + a 1 b 1 + a 0 b 0
= ( a n 1 b n 2 + a n 2 b n 2 + K a 2 b 1 + a 1 ) b + a 0 avec a 0 < b
44 = 22 x 2 + 0
22 = 11 x 2 + 0
11 = 5 x 2 + 1
5=2x2+1
2=1x2+0
1=0x2+1
ere
anne
lectronique Numrique
diffrentes puissances de b pour obtenir les chiffres dans l'ordre des poids dcroissants.
Cette seconde mthode appliquer l'exemple prcdent se traduit par la squence
suivante:
89 = 64 + 25 = 25 + 26 x 1
25 = 25 + 25 x 0
25 = 16 + 9 = 9 + 24 x 1
9 = 8 + 1 = 1 + 23 x 1
1 = 1 + 22 x 0
1 = 1 + 21 x 0
1 = 1 + 0 = 0 + 20 x 1
32
ere
anne
lectronique Numrique
0 0 1 (+1)
+ 1 0 1 (-1)
= 1 0 1
(-1)
mais
Correct
+ 1 1 0 (-2)
= 1 1 1
(-3)
Faux
33
ere
anne
lectronique Numrique
x crit sur n bits est obtenu en complmentant chacun des bits. On a alors
n
CR ( x ) + x = 111
K4
111
142
3 = 2 1
n bits
Les nombres reprsentables avec n = 3 bits sont donns dans le tableau ci-dessous.
La reprsentation des nombres positifs ne change pas, il s'agit toujours d'un bit de signe
gal 0 suivi de la valeur absolue, en revanche, pour les nombres ngatifs le bit de signe
est toujours 1 mais la valeur absolue napparat plus.
+ 3 est reprsent par 0 1 1
34
ere
anne
lectronique Numrique
N M = N M + 2 n = N + (2 n M )
1424
3
CV ( M )
N M = ( M N ) = 2 n ( M N ) si N < M
1442443
CV ( M N )
l'addition
0 1 1 (+3)
+ 1 0 1 (-3)
= 1 1 1
(-1)
+
Correct
1 1 1 (-1)
=X
1 0 1 0 (+2)
Correct
retenue
La complmentation 2 permet donc de ramener trs simplement la soustraction
Attention le codage sur 3 bits d'un nombre sign ne permet de reprsenter le nombre 4.
35
ere
anne
lectronique Numrique
N M = N M + 2 n 1 + 1 = N + (2 n 1 M ) + 1
142
4 43
4
si N > M
CR ( M )
N M = ( M N ) = 2 n 1 ( M N ) = N + ( 2 n 1 M )
142
4 43
4
si N < M
CR ( M )
mais
+ 1 0 0 (-3)
= 1 1 0
(-1)
Correct
1 1 0 (-1)
=X
1 0 1 0 (+2)
Correct
retenue
36
ere
anne
lectronique Numrique
1 1 0 (-2)
+
0 1 1 (+3)
1 0 1 (-3)
=X
1 0 1 1
(+3)
Faux
0 1 0 (+2)
1 0 1 (-3)
Faux
37
ere
anne
lectronique Numrique
La transmission d'une information se fait en ralit sur 8 bits. le dernier bits est en
principe un bit de parit servant la dtection des erreurs: il est mis 0 si le nombre de
bits du signal est pair , et 1 dans le cas inverse. On peut ainsi dtecter un erreur se
produisant sur un bit. En ralit le code ASCII, qui a t mis au point pour la langue
anglaise, ne contient pas de caractres accentus ni de caractres propres une langue.
Le 8eme bit est donc souvent utilis pour transmettre ces caractres. On parle alors de
code ASCII tendu.
b. Codes adjacents.
Lorsque deux chiffres ou nombres conscutifs ont toujours des reprsentations qui ne
diffrent que par un seul bit on dit qu'il s'agit d'un code adjacent. Si l'adjacence est
complte (avec retour au point de dpart) on parle de code cyclique. Ces codes
permettent de diminuer les risques de comportement erratique lors des changements de
combinaison.
On a reprsent ci-dessous la construction des codes cycliques appels code GRAY,
pour les numrations hexadcimale et dcimale.
Gray Hexadecimal
Gray decimal
10
11
12
13
14
15
Il arrive que deux chiffres changent simultanment entre deux nombres conscutifs:
38
ere
anne
lectronique Numrique
par exemple lors du passage de 19 20. Dans ce cas on perd le bnfice du caractre
cyclique du code GRAY . Pour viter cet inconvnient on utilise la convention suivante.
Le chiffre des units est reprsent par le code GRAY si la dizaine est paire (par
exemple 08, 24 )
Le chiffre des units est reprsent par le code CRAY de son complment 9 (en
dcimal) si la dizaine est impaire (18, 35 )
Bit de parit
On dtecte ainsi les erreurs qui portent sur un seul bit, mais ce sont les plus frquentes
sauf si le taux d'erreur est exorbitant!
b. Codes p parmi n
Dans ce type de code les chiffres de 0 9 sont reprsents par des combinaisons qui
comportent toujours p bits 1 parmi les n bits codant le chiffre. Le tableau suivant donne
l'exemple du code 2 parmi 5. Ce type de code permet galement de dtecter les erreurs
portant sur un seul bit.
39
ere
anne
lectronique Numrique
Code 2 parmi 5
binaire standard
a b
A B C D E
40
ere
anne
lectronique Numrique
2.4. Exercices.
Exercice 1.
Effectuer les conversions suivantes:
a. (7852)10 en base hexadcimal puis en binaire.
b. (1101001011)2 en hexadcimal puis en dcimal
c. (2EA)16 en binaire puis en dcimal.
Exercice 2.
On reprsente des entiers signs sur 16 bits.
1. Quel est le plus grand entier positif que l'on puisse crire? Quel est le plus petit
entier ngatif que l'on puisse crire?
2. Ecrire, en valeur absolue, les entiers prcdents en base hexadcimal et dcimal.
3. Donner les complments 1 et 2 de l'entier le plus grand.
Exercice 3.
Effectuer les oprations suivantes en complment 2 sur 8 bits. Vrifier les rsultats et
indiquer les ventuels dbordements. Comment peut on dtecter que le rsultat est faux ?
a. 125 26
b. 105 + 35
c. 40 60
d. - 38 96
41
2.5.
ere
anne
lectronique Numrique
Exercice 1
1. on applique la mthode expose dans le paragraphe 2.1.2
7852 = 16 x 490 + 12 =16 x 490 + C
490 = 16 x 30 + 10 = 16 x 30 + A
30 = 16 x 1 + 14 = 16 x 1 + E
1 = 16 x 0 + 1
{
3
11= B
A ) = ( 1011101010 ) 2
{ { { 16
10 0100 1010
Exercice 2.
1. Les entiers tant signs un bit est ncessairement consacr au signe (celui le plus
gauche). Le plus grand entier positif s'crit 0 111 1111 1111 1111 .
Le plus petit entier ngatif est 1111 1111 1111 1111
2. Les deux nombres sont identiques en valeur absolue et s'crivent (7FFF)16=
(32767)10 = 215 1.
42
ere
anne
lectronique Numrique
Exercice 3.
Pour commencer il faut reprsenter chacun des nombres sur 8 bits, en utilisant le code
CBN pour les nombres positifs et le code complment 2 pour les nombres ngatifs. Le
rsultat, si il est ngatif, est obtenu en complment 2 et on ne garde que les 8 premiers
bits.
a.
Retenues
1 1111 100
125
0111 1101
- 26
1110 0110
= 99
= 1 0110 0011
Dbordement
b.
Retenues
0 1100
011
105
0110
1001
+ 35
0010
0011
= 140
= 0 1000
1100
FAUX
43
ere
anne
lectronique Numrique
c.
Retenues
0 0000
000
40
0010
1000
- 60
1100
0100
= -20
= 0 1110
1100
d.
Retenues
1 0010
000
- 38
1101
1010
1001
0001
= 1 0110
1011
96
=- 134
FAUX
Dbordement
Compte tenu du nombre de bits le rsultat de lopration doit tre compris entre 127 et
+127. En dehors de cette plage le rsultat est ncessairement faux comme cest le
cas pour oprations b) et d). En pratique deux situations mnent un rsultat faux :
44
ere
anne
lectronique Numrique
Chapitre 3
Logique combinatoire.
Un circuit gouvern par les rgles de la logique combinatoire possde une ou plusieurs
entres, et une ou plusieurs sorties, et obit la proprit suivante :
Ltat de la (ou des) sortie(s) un instant donn ne dpend que du circuit et de la
valeur des entres cet instant.
Une mme combinaison des entres donnera ainsi toujours la mme valeur des
sorties. Cette proprit, qui peut paratre de bon sens, nest pas systmatiquement
vrifie. Nous verrons dans le chapitre 4 quil existe des circuits pour lesquels ltat des
sorties est influenc par lhistoire du circuit. Nous parlerons alors de logique squentielle.
45
ere
anne
lectronique Numrique
F = x y
0 0
1 0
1 1
0 1
F =x+ y
0 0
1 0
1 1
0 1
46
ere
anne
lectronique Numrique
F =x y
0 0
1 0
1 1
0 1
1re mthode :
On ralise la fonction F = x y = x y + x y telle quelle est crite. Obtient alors le
schma de la
Figure 5
Cette solution nest pas satisfaisante pour au moins deux raisons
1. On na pas chercher minimiser le nombre de portes utilises.
2. On utilise 3 types de portes diffrents donc 3 botiers diffrents sur le montage.
Sachant quun botier contient plusieurs portes (4 ou 6 gnralement) on peut facilement
gagner de la place en nutilisant quun seul type de portes.
47
ere
anne
lectronique Numrique
2eme mthode :
Pour simplifier la ralisation, on cherche a nutiliser quun seul type de portes, par
exemple des portes NAND.
La fonction scrit alors
F = x y = x y+ x y = x yx y
et obtient le schma suivant (Figure 6), avec 5 portes NAND, en notant que x x = x.
Il faut noter ici que la fonction NAND, comme dailleurs la fonction NOR, est dite
complte car elle permet de raliser elle seule toutes les fonctions logiques.
48
ere
anne
lectronique Numrique
3eme mthode :
En tant astucieux on remarque que
x y = x ( y + x) = x x y
x y = y ( y + x) = y x y
La fonction F peut alors se rcrire sous la forme
F = xx y yx y
ce qui conduit au schma de la Figure 7 qui ne comporte que 4 portes NAND!
Une remarque simpose : Ce nest pas ncessairement lexpression la plus simplifie
de la fonction logique F qui donne le logigramme (et donc le circuit lectronique) le plus
simple ou le plus optimis. Ici nous avons gagn une porte logique en crivant
F = x ( y + x) + y ( y + x) au lieu de F = x y + x y.
ere
anne
lectronique Numrique
x
Figure 8
e
t
t
(a)
t
(b)
50
ere
anne
lectronique Numrique
(abc) = (111) (011) (o lon ne change que la variable a) la sortie F passe un court
instant par la valeur 0, alors que la table de Karnaugh indique quelle devrait rester 1.
Dans cet exemple ce sont les deux variables intermdiaires x = a b et y = a c qui
provoquent lala en raison de leur lger retard lune par rapport lautre lors du
changement ( xy ) = (01) (10) .
51
ere
anne
lectronique Numrique
b=c=1
a
a
x
y
F
t
t
t
t
t
52
ere
anne
lectronique Numrique
Une nouvelle fois on constate que la simplification dune fonction logique ne doit pas
tre une fin en soi. Non seulement la forme la plus simplifie ne conduit pas
obligatoirement la ralisation matrielle la plus simple, mais elle peut galement induire
des phnomnes parasites comme les alas.
Ils dterminent la bande passante dun montage (un compteur par exemple), cest
dire la frquence maximum pour un fonctionnement fiable.
3.4.
53
ere
anne
lectronique Numrique
Principe du multiplexeur.
Un multiplexeur possde plusieurs entres et une seule sortie. Il agit comme un
slecteur de donnes en orientant vers sa sortie la donne prsente sur lune de ses
entres. Pour fixer les ides, considrons le multiplexeur le plus simple reprsent sur la
Figure 12. Il sagit un circuit logique deux entres, D et D , permettant dafficher sur sa
0
sortie F la donne prsente sur une des deux entres. Ceci nest ralisable que si il existe
une entre supplmentaire S 0 , dite entre de slection ou dadresse, telle que
F = D0 si S 0 = 0
F = D1 si S 0 = 1
Un multiplexeur comporte donc deux types dentres : les entres de donnes (ou
dinformations), et les entres de slection (ou dadresse) dont les combinaisons servent
numroter les entres dinformations
Gnralisation.
Pour slectionner parmi quatre entres il faut imprativement disposer de deux entres
de slection: chacune des quatre combinaisons possibles des entres de slection
correspondra laiguillage dune entre, et dune seule, vers la sortie. De la mme faon
pour slectionner parmi huit entres donnes, trois entres de slections sont ncessaires
ere
anne
lectronique Numrique
sera aiguille vers la sortie si ladresse binaire crite sur les entres de
slection est4:
S2
S1
S0
Les multiplexeurs ont de nombreuses applications. Ils peuvent par exemple tre utiliss
comme :
slecteur de donnes.
n
S 2 S1 S 0 . En fait un multiplexeur n entres dadresses (et donc 2 entres de
donnes) peut raliser toutes les fonctions logiques combinatoires de n+1 variables.
Considrons par exemple, la ralisation de la fonction F = x y z + x y z + y z
avec un multiplexeur 2 entres dadresse.
poids faible.
55
ere
anne
lectronique Numrique
x
x
y
z
Figure 13 Ralisation de la fonction logique
F = x y z + x y z + y z avec un
binaire standard alors on a m=2 et lencodeur est dit binaire. Il existe bien entendu des
encodeurs pour les codes BCD, GRAY, ASCII ... Dans le cas du code ASCII lencodeur
est utilis pour coder les touches dun clavier, cest dire pour gnrer le code ASCII
56
ere
anne
lectronique Numrique
E0
E1
E2
E3
a1
a0
3.4.3. Le dcodeur-dmultiplexeur.
Un dmultiplexeur est un aiguilleur une entre de donne, n entres dadresse et m
sorties. La valeur de lentre se retrouve sur la sortie dont le numro est cod par
ladresse. Dans cette fonction le circuit joue le rle inverse du multiplexeur.
Ces circuits sont aussi des dcodeurs : si lentre est maintenue active, le numro de
la sortie reflte le code de ladresse. Dans le cas dun code binaire on a m = 2 n . Mais il
existe aussi des dcodeurs pour les codes BCD, GRAY ,
Un dmultiplexeur dont lentre E est maintenue active au niveau 1 peut galement
servir de gnrateur de fonctions logiques. En effet, puisque lon retrouve sur les sorties
toutes les combinaisons possibles des entres dadresse, une porte OU suffit pour
fabriquer une fonction logique sous sa premire forme canonique.
Soit la fonction logique de trois variables f = a b c + a b c + a b c + a b c . Le
codage des sorties avec ladresse (c b a ) correspond aux sorties 6, 5 , 3 et 7. Do le
schma suivant
57
ere
anne
lectronique Numrique
58
ere
anne
lectronique Numrique
3.5. Exercices.
Exercice 1
On considre le montage de la Figure 15.
1. Quelle est la fonction logique F ralise par ce montage ?
2. Simplifier la fonction F (on peut utiliser indiffremment des tables de Karnaugh ou le
thorme de De Morgan).
3. Proposer un montage plus simple permettant de raliser la fonction F.
Figure 15
59
ere
anne
lectronique Numrique
Exercice 2
Raliser la fonction quivalence f = x y = x y + x y laide de 4 portes logiques NOR
uniquement.
Exercice 3
1 . Donner lquation de la fonction logique F ralise par le multiplexeur reprsent sur la
Figure 16.
Figure 16
F = A B C + A B C + A BC
3. A laide dun multiplexeur 3 entres dadresses, raliser la fonction
F = A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
+ A B C D + A B C D
60
ere
anne
lectronique Numrique
Exercice 4
En binaire, un chiffre dcimal (compris entre 0 et 9) est cod sur 4 bits a b c d dans
lordre des poids dcroissants. Ce chiffre est visualis sur un afficheur 7 segments
reprsent sur la Figure 17. Chaque segment est reprsent par une lettre allant de A
G. Lors de laffichage du chiffre 6 (respectivement 9) le segment A (respectivement D) est
allum.
1. Donner les expressions logiques, en fonction de a b c d , des fonctions logiques f
f
et
A
F
B
C
D
Figure 17 Afficheur 7 segments.
61
ere
anne
lectronique Numrique
F =(C + A) B D + A C D + B
2. On simplifie en appliquant le thorme de Morgan puis les rgles de calcul de
lalgbre de Boole
F =(C + A) B D + A C D + B
= A C B D+ A C D B
= A C B ( D + D) = A C B= A C + B
3. Le logiramme de la fonction F peut donc se rcrire
Figure 18
Exercice 2
On procde comme pour la fonction XOR (OU EXCLUSIF) la page 49. Lide est
dintroduire des termes supplmentaires qui en apparence compliquent lcriture de la
fonction logique mais qui en pratique simplifient la ralisation.
62
ere
anne
lectronique Numrique
y x = x + y = x + y ( x + x) = x + y x + y x = x + y x
x y = y + x = y + x ( y + y) = y + x y + y x = y + y x
La fonction f se rcrit donc f = x y = x y + x y = x + ( x + y ) + y + ( x + y ) ce qui
aboutit au schma suivant :
Figure 19
Exercice 3
1. Ladresse est crite sous la forme ( z y ) . Les entres de donnes dadresses 1
S1S 0 = B C 5. Avec ce choix le bit A doit tre reli aux entres de donnes selon le tableau
ere
anne
lectronique Numrique
entre
adresse
D0
adresse
D1
adresse
D2
adresse
D3
A
A
C
B
3. On applique exactement la mme dmarche. Si on choisit dcrire ladresse sous la
forme S 2 S1 S 0 = B C D . Le bit A doit tre reli aux entres de donnes selon le tableau
64
ere
anne
lectronique Numrique
entre
adresse
D0
adresse
D1
adresse
D2
adresse
D3
adresse
D4
adresse
D5
adresse
D6
adresse
D7
65
ere
anne
lectronique Numrique
GND
66
ere
anne
lectronique Numrique
Exercice 4
1. On dresse la table de vrit des fonctions f A et f D
fA
fD
fA =a bc d +a bc d +a bc d +a bc d + a bc d + a bc d + a bc d + a bc d
fD =a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d
2. Pour simplifier les fonctions prcdentes le plus simple est dutiliser la mthode des
67
ere
anne
lectronique Numrique
tables de Karnaugh, dautant plus que les deux fonctions sont incompltement spcifies
et que des regroupements supplmentaires vont ventuellement tre possibles.
0 0
0 1
1 1
1 0
c d
fA
Soit f A = c + a + b d + b d
0 0
0 1
1 1
1 0
c d
fD
Soit f D = a + b d + c b + c d + b c d
Dans les deux simplifications prcdentes toutes les situations indtermines
68
ere
anne
lectronique Numrique
A =c
+ a +bd + bd =c+a+bd +b + d
= c + a + (b + d ) (b + d )
=c+a +b d
= c + a (b d )
On aboutit ainsi un circuit logique ne comportant que 5 portes NAND et une porte NOR
(Figure 20)
Figure 20
et choisissons dcrire ladresse sous la forme S 2 S1 S 0 = c b a . Le bit d doit tre reli aux
entres de donnes selon le tableau
69
ere
anne
lectronique Numrique
fD
adresse
D0
adresse
D1
adresse
D2
adresse
D3
adresse
D4
adresse
D5
adresse
D6
adresse
D7
entre
70
ere
anne
lectronique Numrique
Figure 21
71
ere
anne
lectronique Numrique
72
ere
anne
lectronique Numrique
Chapitre 4
Logique squentielle.
4.1.
Introduction
Tous les circuits que nous avons tudis jusqua prsent ont t raliss en agenant,
de faon plus ou moins astucieuse, des portes logiques les unes derrire les autres. A
aucun moment la sortie dune porte logique na t reboucle, plus ou moins directement,
vers son entre (Figure 22.a). Ce type de circuit, pour le quel on peut toujours calculer de
proche en proche la valeur des sorties lorsque l'on connat les entres, est dcrit dans le
cadre de la logique combinatoire. Pour ces circuits une mme combinaison des entres
donnera toujours la mme valeur des sorties.
Figure 22 (a) circuit dcrit par la logique combinatoire. (b) circuit dcrit par la logique
squentielle
La situation est compltement diffrente lorsque la sortie dune porte est reboucle sur
son entre (Figure 22.b). Dans cette situation ltat de sortie du circuit un instant donn
dpend :
ere
anne
lectronique Numrique
Ces circuits sont videmment parfaitement dterministes mais leur tat prsent est fix
par toute la squence des entres, c'est--dire par les valeurs qui ont prcdes les
valeurs actuelles. Une tude temporelle est donc indispensable pour en comprendre le
fonctionnement. Ces circuits nobissent plus aux rgles de la logique combinatoire. Il
doivent tre dcrit et tudis dans le cadre de la logique squentielle. Le terme
squentielle fait ici rfrence une succession dvnements dans le temps et
sapplique aux systmes o le temps joue un rle part entire pour la dtermination de
ltat de sortie.
Bien entendu, toutes les rgles dalgbre de Boole que nous avons vues
prcdemment sappliqueront en logique squentielle.
Lexistence de deux tats de sortie stables. Cest dire deux tats dans
lesquels la bascule peut se maintenir indfiniment sans action extrieure.
Nous allons tout de suite donner lexemple de la bascule la plus simple trs connue
sous le nom de bascule RS.
ere
anne
lectronique Numrique
b. Fonctionnement
La bascule tant constitue sur la base de portes NOR, ds que lune de ses entres
est au niveau 0, les sorties Q et Q sont ncessairement complmentes. En effet,
compte tenu de la table de vrit de la fonction NOR, on remarque que :
75
ere
anne
lectronique Numrique
Ainsi :
nentrane aucun dommage pour les circuits et quelle soit parfaitement ralisable en
pratique, on a coutume de la dsigner comme interdite pour une bascule RS.
c. Chronogramme
Le comportement de la bascule RS lors de changements successifs des entres R et
S est illustr sur le chronogramme suivant (Figure 24). Les flches sur le dessin indiquent
les relations de cause effet entre les signaux. En pratique on trouvera souvent ce type
dinformations dans les DATA BOOKS des constructeurs.
Q : 0 1 .
ere
anne
lectronique Numrique
Q
t1
t2
t3
t4
Q0
Q0
Mmoire
Reset
Set
Interdit
ere
anne
lectronique Numrique
Karnaugh :
S
Q0
Q
On obtient :
Q = S R + Q0 R = R (Q0 + S )
e. Conclusion.
Plusieurs conclusions peuvent tre tires de ltude prcdente.
1. La bascule RS base de portes NOR possde un mode mmoire S = R = 0 au
quel sont associs deux tats stables en sortie, soit Q = 1 et Q = 0 , soit Q = 0 et Q =1 .
2. La transition R : 0 1 avec S = 0 entrane Q 0 . Pour cette raison lentre R est
appele lentre RESET (de langlais to reset).
3. La transition S 1 avec R = 0 entrane Q1. Pour cette raison lentre S est
appele lentre SET (de langlais to set).
4. Les entres R et S sont des entres de commande permettant de passer dun tat
stable un autre.
5. Ce type de bascule prsente au moins deux inconvnients:
a) Une faible immunit aux parasites, puisque toute variation des entres (mme non
dsire) est prise en compte et est susceptible de modifier ltat des sorties.
b) La difficult de connecter entre elles un grand nombre de bascules. En effet les
bascules commutant chacune leur rythme il est impossible de les synchroniser pour
raliser un systme complexe.
Pour remdier, au moins en partie, ces problmes dautres types de bascules ont t
78
ere
anne
lectronique Numrique
dvelopps.
4.2.2.
a. Schma
Le schma de principe dune bascule RS avec validation est reprsent sur la Figure
25. On reconnat aisment la bascule RS dont les entres sont maintenant notes R et S
et sur lesquelles on a ajout deux portes AND. Lentre de validation E (pour Enable en
anglais) permet de contrler louverture des 2 portes AND.
b. Fonctionnement
Raisonnons en considrant les deux valeurs possibles du signal de validation.
79
ere
anne
lectronique Numrique
lorsque E = 0 la bascule est bloque dans ltat impos par les valeurs de R et S au
moment o E passe 0. Dans cette situation les variations des entres R et S naffectent
plus les sorties.
4.2.3. La bascule D.
a. Schma.
Le logigramme de la bascule D est donn sur la Figure 26. Il sagit en ralit dune
bascule RS avec validation (voir le paragraphe 4.2.2) sur laquelle on a ajout un
inverseur. La prsence de cet inverseur entrane obligatoirement R ' = S ' lorsque E = 1 si
bien que dans cette situation la bascule nest jamais en mode mmoire.
b. Fonctionnement.
Comme pour la bascule RS avec validation, nous allons raisonner sur les deux valeurs
possibles de lentre de validation E.
Lorsque E = 0 alors R ' = S ' = 0. La bascule est en mode mmoire et les variations
de lentre D naffectent pas les sorties.
80
ere
anne
lectronique Numrique
Pour t < t1 Les variations de lentre D ne sont par rpercutes sur les sorties. La
bascule reste dans ltat dquilibre Q = 0, Q = 1 .
Q : 1 0 (mode reset).
R ' = S ' = 0. La bascule est en mode mmoire et elle mmorise la valeur prsente
sur la sortie Q au moment de la transition E :1 0, en loccurrence Q = 1 .
c. Equation caractristique.
Lquation caractristique de la bascule D sobtient facilement partir de celle de la
bascule RS en crivant que R ' = D et S ' = D. En effet :
Q = R ' ( S ' + Q0 ) = D ( D + Q0 )
Q = D Q0 + D D = D (Q0 + 1)
Q=D
81
ere
anne
lectronique Numrique
Q
t1
t2
t3
t4
82
ere
anne
lectronique Numrique
Les circuits synchrones ont une de leurs entres, gnralement appele entre
dhorloge (ou CLK pour clock), sensible des impulsions7, les autres entres restant
sensibles des niveaux. Pour ces systmes, quelle que soit la valeur des entres, le
passage dun tat un autre ne se fait quau moment o lentre dhorloge reoit une
impulsion.
Les circuits synchrones avec horloge sont trs rpandus. En effet, dans de nombreux
systmes, les ordinateurs par exemple, les oprations doivent tre parfaitement
cadences de manire se produire dans un ordre bien dtermin. La synchronisation
par une horloge commune est alors indispensable.
83
ere
anne
Bascule
dentre
lectronique Numrique
Bascule
de sortie
Validation
Figure 28 Principe de la structure matre-esclave
Figure 29 Schma dune bascule D synchrone base sur deux bascules RS asynchrones
84
ere
anne
lectronique Numrique
b. Fonctionnement.
A partir du schma prcdent, on tablit facilement les expressions logiques donnant
la valeur des entres des deux bascules:
R ' = CLK D
S ' = CLK D
R = CLK Q '
S = CLK Q '
On constate ainsi que si CLK = 0, la premire bascule est en mode mmoire
( R = S ' = 0 ) tandis que la seconde, qui est en mode dcriture (set ou reset R = Q '
'
( R = S = 0 ).
Dans lintervalle t1 < t < t 2 lentre CLK est au niveau bas (CLK = 0) la bascule
dentre passe en mode mmoire. Les sorties Q' et Q ' gardent en mmoire les
valeurs de
descendant sur CLK). Ainsi Q ' = D (t1 ) et Q ' = D (t1 )). En revanche la seconde
bascule est en mode dcriture avec R = Q ' et S = Q ' . Elle recopie ltat de la
bascule matre ( Q = Q ' = D(t1 ) ).
Lorsque t 2 < t < t 3 . alors CLK = 1, la bascule dentre est active avec R ' = D et
S ' = D . Elle recopie la valeur prsente sur lentre D ( Q ' = D , Q ' = D ). La bascule
85
ere
anne
lectronique Numrique
CLK
D
R
S
Q
Q
R
S
Q
t0
t1
t2
t3
t4
t5
86
ere
anne
lectronique Numrique
Les bascules D
Les bascules JK, identiques aux bascules RS pour les entres autres que 11
(lentre J correspond S et lentre K R). Pour les entres 11 ces bascules
fonctionnent en mode Toggle savoir que leur sortie Q change de valeur
chaque impulsion dhorloge. Par rapport aux bascules RS, les bascules JK
permettent dutiliser toutes les combinaisons des entres.
On a reprsent sur la Figure 31 les symboles utiliss pour chacune de ces bascules.
87
ere
anne
lectronique Numrique
Figure 32 Reprsentation des principales bascules synchrones actives sur front descendant.
a) la bascule RS, b) la bascule D, c) la bascule JK
Dans la littrature ces tables sont parfois appeles table de fonctionnement ou tables
dexcitation.
88
ere
anne
lectronique Numrique
Qn+1 et Q n+1 reprsentent les valeurs des sorties juste aprs le nme front actif de
lhorloge CLK.
Ces tables de vrit ne font pas apparatre les entres asynchrones PR et CLR qui,
rappelons le, peuvent tre asynchrones et prioritaires sur les autres entres. On notera
galement que lentre horloge ne figure pas explicitement dans les tables de vrit. Il ne
faut cependant pas oublier que dans un circuit synchrone les transitions seffectuent
uniquement au moment ou lentre dhorloge (CLK) reoit une impulsion. Toute variation
des entres entre deux impulsions est sans effet sur les sorties
a. Bascule RS.
Les tables de vrit et de commandes scrivent respectivement :
Sn
Rn
00
0 1
Set
1 0
Interdit
11
Qn Qn+1
Sn
Rn
Qn+1
Qn +1
Qn
Qn
Mmoire
Reset
et
89
ere
anne
lectronique Numrique
Sn
Rn
Qn
Qn + 1
Il vient ainsi
Qn +1 = S n Rn + Rn Qn .
Bascule D.
Les tables de vrit et de commandes scrivent respectivement :
Qn+1
Qn +1
Qn Qn+1
et
Dn
00
0 1
1 0
11
Ces deux tables sont bien entendu videntes pour une bascule D et on retrouve sans
peine lquation caractristique de ce type de bascule :
Qn+1 = Dn
Bascule JK.
Les tables de vrit et de commandes scrivent respectivement :
90
ere
anne
lectronique Numrique
Qn Qn+1
Jn
Kn
Qn+1
Qn +1
Qn
Qn
Mmoire
Reset
Qn
Qn
J n Kn
00
0 1
Set
1 0
Toggle
11
et
Par rapport la bascule RS lentre J joue le rle de S (mode Set) et lentre K celui
de R (mode Reset). On remarque galement quil ny a plus de ligne indtermine.
Lorsque les entres sont toutes les deux au niveau haut la bascule fonctionne en mode
Toggle. La table des commandes de la bascule JK contient une valeur indtermine
chaque ligne. Il est donc possible, en principe, dimposer J = K et de se ramener une
seule variable. On perd alors le bnfice de simplifications supplmentaires lors de la
phase de synthse dun systme squentiel.
Lquation caractristique de la bascule JK sobtient en crivant la table de Karnaugh:
Jn
Kn
Qn
Qn + 1
Ce qui donne aprs simplification:
Qn+1 = J n Qn + K n Qn
Paramtres dynamiques des bascules.
En complment de toutes les informations concernant la fonction logique des diffrentes
bascules (table de vrit ), les documentations techniques contiennent galement de
nombreuses informations sur les paramtres dynamiques des bascules (frquence
maximum des impulsions, temps de commutation, temps de propagation de linformation
91
ere
anne
lectronique Numrique
). Ces paramtres ne doivent pas tre ignors lorsque lon souhaite raliser un circuit
squentiel complexe ncessitant plusieurs bascules. Nous reviendrons sur ce point dans
le polycopi de 2eme anne.
92
ere
anne
lectronique Numrique
4.3. Exercices.
Exercice 1
Le montage de la Figure 33 reprsente une bascule ralise partir de portes NAND.
Q
Figure 33
93
ere
anne
lectronique Numrique
Exercice 2
On considre le montage de la Figure 34 ralis avec une bascule D synchrone active
sur les fronts montants du signal d'horloge.
1. Donner les expressions des sorties A et B.
2. Complter le chronogramme de la Figure 35.
Figure 34
CLK
A
B
Q
Figure 35
94
ere
anne
lectronique Numrique
Exercice 3
Soit une bascule JK dont la table de vrit est donne ci-dessous. Les entres Clear
et Preset sont synchrones et notes respectivement R et S
CLK
Reset
Set
J
K
Q
95
ere
anne
lectronique Numrique
Exercice 4
On considre le schma de la figure ci-dessous ralis avec des bascules RS
asynchrones base de portes NOR.
1. Donner les expressions logiques des entres R1, S1, R2 et S2 des deux bascules.
2. Rappeler la table de vrit et le fonctionnement dune bascule RS asynchrone
base de portes NOR.
3. Que peut-on dire des bascules 1 et 2 lorsque E = 0?
4. Mme question lorsque E = 1.
5. Complter le chronogramme de la Figure 37.
6. Quelle est la fonction ralise par ce montage?
Figure 36
96
ere
anne
lectronique Numrique
E
R1
S1
Q1
Q1
R2
S2
Q
Figure 37
97
ere
anne
lectronique Numrique
Q0
Q0
Mmoire
Reset
Set
98
ere
anne
lectronique Numrique
Exercice 2
1. Directement partir du schma on lit A = Q + CLK et B = Q + CLK
2. La bascule D synchrone recopie sur sa sortie la valeur prsente sur son entre au
moment du front montant sur le signal d'horloge CLK
CLK
A
B
Q
Exercice 3
La bascule est active sur fronts montants. L'entre R (Reset) est prioritaire sur toutes
les autres. Le chronogramme s'obtient directement partir de la table de vrit.
CLK
Reset
Set
J
K
Q
99
ere
anne
lectronique Numrique
Exercice 4
1. Il sagit dune bascule matre esclave. Sur le schma on lit directement
R1 = E Q 2
R 2 = E Q1
S1 = E Q 2
S 2 = E Q1
Q0
Q0
Mmoire
Reset
Set
Interdit
100
lectronique Numrique
matre reset
esclave mmoire
matre mmoire
esclave reset
matre set
esclave mmoire
anne
matre mmoire
esclave reset
matre set
esclave mmoire
matre mmoire
esclave set
ere
matre mmoire
esclave set
matre reset
esclave mmoire
matre mmoire
esclave reset
matre set
esclave mmoire
E
R1
S1
Q1
Q1
R2
S2
Q
Figure 38
ere
anne
lectronique Numrique
102
ere
anne
lectronique Numrique
Chapitre 5
Compteurs, registres et mmoires.
Dans ce chapitre nous allons combiner entre elles plusieurs bascules synchrones pour
raliser des fonctions logiques plus volues. Nous nous attarderons sur trois types de
circuits numriques extrmement rpandus : les compteurs, les registres et les mmoires.
Un compteur binaire par 2 compte modulo 2 les impulsions arrivant sur son entre, et
prsente le rsultat en binaire naturel sur ses n sorties. Un tel compteur possde donc au
minimum une entre synchrone, qui reoit les impulsions, et n sorties notes
circuit squentiel 2 tats. Chaque tat correspond une combinaison particulire des
sorties et le compteur volue cycliquement d'un tat un autre au fur et mesure des
impulsions qu'il reoit.
Le tableau suivant reprsente la table de transition dun compteur binaire par 8 (n=3).
Comme prcdemment ltat n est ltat juste avant limpulsion (tat prsent) et ltat n + 1
celui juste aprs limpulsion (tat futur). Le compteur possde trois bits de sortie Q A , Q B
0
ere
anne
lectronique Numrique
faible (LSB) et Q
Entre
Compteur par 23
QC
QB
QA
Etat n
Etat n+1
QC Q B Q A
QC Q B Q A
ere
anne
lectronique Numrique
Figure 39 Bascules T
Lorsqu'un compteur est bas sur le principe qu'un bit de sortie commute ( 0 1ou
1 0 ) si, et seulement si, tous les bits de poids plus faible sont au niveau 1, il est
qualifi de synchrone. En effet, supposons que les p premiers bits de poids faible
soient 1 et que le bit de rang p+1 soit 0. Au moment de limpulsion dhorloge les p
premiers bits passent simultanment 0 et le bit p+1 1. Les p+1 premiers bits du
compteur commutent donc au mme moment9. Do le qualificatif de synchrone.
Lorsqu'un compteur est bas sur l'ide qu'un bit de sortie commute ( 0 1 ou 1 0 )
si, et seulement si, le bit de poids immdiatement infrieur passe de 1 0, il est
qualifi d'asynchrone. Supposons toujours que les p premiers bits soient 1 et le bit
suivant 0. Au moment de limpulsion dhorloge le premier bit commute, passant de 1
0 ; il entrane alors la commutation du second bit et ainsi de suite. Cette cascade
sarrte au bit de rang p+1 qui passe de 0 1 avec un retard, par rapport limpulsion
initiale, gal p+1 fois le temps de commutation dune bascule lmentaire. Dans
cette approche les bascules commutent les unes aprs les autres d'o le qualificatif de
compteur asynchrone.
105
ere
anne
lectronique Numrique
5.2.
106
ere
anne
lectronique Numrique
Figure 40 Compteur asynchrone par 16 de rfrence 7493. Le comptage par 16 est obtenu en
connectant la sortie du compteur par 2 ( Q A ) avec lentre B du compteur par 8.
Les bits commutant les uns aprs les autres, sur un compteur de grande
capacit le bit de poids fort peut commuter bien longtemps aprs le bit de
poids faible. Ce dcalage peut tre source de problmes.
107
ere
anne
lectronique Numrique
a. Fonctionnement.
Ces compteurs, trs utiliss cause du code BCD, sont en gnral constitus dun
compteur par 2 (entre A, sortie Q A ) et dun compteur par 5 (entre B, sorties Q D QC Q B )
dont le cycle de comptage est tronqu10. Ce dernier compteur compte suivant le cycle 0, 1,
2, 3, 4, 0, 1 Le premier tage Q (LSB) et le dernier tage Q (MSB) ont un donc un
B
transitions ci dessous.
Etat n
Etat n+1
Q D QC Q B
Q D QC QB
Les bits Q B (LSB) et Q D (MSB) ne suivent donc pas les rgles relatives aux
compteurs binaires nonces dans le paragraphe 5.2.1. Il en rsulte que lhorloge du
dernier tage ne peut pas tre directement commande par la sortie Q . Les transitions
C
10
108
ere
anne
lectronique Numrique
La transition 0 1 du bit Q
Pour les trois autres tats Q D QC Q B = 000, 001, 010 le bit de poids fort doit rester
0 ( Q D : 0 0 ). On doit donc avoir S = 0, R = .
QB
QB
QD QC
QD QC
On obtient S = Q B QC et R = Q D .
Le bit de poids faible Q , qui est matrialis par une bascule JK, a galement un
B
109
ere
anne
lectronique Numrique
Figure 41 Compteur asynchrone par 10 (type 7490). Toutes les entres J et K non connectes sur
le dessin sont en ralit au niveau haut.
Figure 42.a) reprsente le cycle de comptage du compteur par 5 que nous venons
dtudier. On remarque aisment que trois des huit combinaisons possibles des bits
Q Q Q ne sont pas utilises dans le cycle de comptage ; ce sont les combinaisons
D C B
compteur lorsquil se trouve dans lun de ces tats11? Peut-il y rester bloqu ou va-t-il
rejoindre le cycle normal comptage aprs une ou plusieurs impulsions?
11
Cette situation peut se produire la mise sous tension lorsque le compteur se retouve
alatoirement dans lun des huit tats possibles.
110
ere
anne
lectronique Numrique
Pour rpondre il faut, pour chaque tat, tablir les valeurs des entres des bascules.
On en dduit alors facilement lvolution de ltat.
Pour ltat Q D QC Q B = 110 les entres des bascules sont J =0, K =1, J =1,
B
D C B
effet, la sortie Q B
Pour ltat Q D QC Q B = 111 les entres des bascules sont J =0, K =1, J =1,
B
B
C
K =1, et S = 1, R = 1. Les valeurs futures de Q D QC Q B seront donc 000.
C
Les trois tats en dehors du cycle voluent donc, en une seule impulsion, vers un tat
du cycle de comptage. La Figure 42.b) schmatise le fonctionnement complet du
compteur avec lvolution des tats hors cycle.
111
ere
anne
lectronique Numrique
111
000
000
100
001
011
010
100
001
011
010
110
a)
101
b)
Figure 42Cycle de comptage du compteur par 5. Les transitions entre tats se produisent sur
les fronts descendants du signal prsent sur lentre B.
ere
anne
lectronique Numrique
ere
anne
lectronique Numrique
zro est immdiate et indpendante des impulsions arrivant sur le compteur: on parle
alors de remise zro asynchrone. Dans le second cas la remise zro ne sera effective
que au moment de la prochaine impulsion arrivant sur le compteur: La remise zro est
alors synchrone.
Les compteurs disposant d'une remise zro synchrone permettent de raliser
facilement des cycles de comptage par N 2 n . Par exemple, pour raliser un compteur
par 10 il suffit de dcoder en sortie la valeur 9 ( Q D Q C Q B Q A = 1001) et de rtro-agir
sur lentre CLEAR synchrone du compteur. Limpulsion suivante entranera alors la
remise zro du compteur. On ralise de la mme faon des compteurs par 7, 5, 11. La
Figure 45 propose un exemple de compteur par 10 ralis partir dun compteur
synchrone par 16 de rfrence 74163.
Comme dans le cas des compteurs asynchrones, la ralisation de cycles de comptage
dans des codes autres que le code binaire standard (CBN) ncessite une synthse
complte du compteur, ce qui sort du cadre du cours de 1ere anne.
Figure 45 Ralisation dun compteur synchrone par 10 en utilisant une contre raction sur
lentre CLEAR synchrone.
114
ere
anne
lectronique Numrique
115
ere
anne
lectronique Numrique
Figure 47 Schma de principe dun registre dcalage avec une entre srie (E). Le dcalage
se fait de Q A vers Q B .
1re impulsion : Chaque bascule recopie sur sa sortie Q la valeur prsente sur son
2eme impulsion : Seule lentre S de la troisime bascule est au niveau haut. Aprs
ere
anne
lectronique Numrique
Q AQB QC QD = 0001. Ainsi au fur et mesure des impulsions sur lentre dhorloge (CLK)
le 1 prsent initialement sur Q A a t progressivement dcal vers la droite.
p
La multiplication dun nombre cod a n K a 0 par 2 se traduit par le dcalage
de tous les bits de p cases vers la gauche.
117
ere
anne
lectronique Numrique
serial right
serial left
118
ere
anne
lectronique Numrique
119
ere
anne
lectronique Numrique
Mmoires
Mmoires
semi-conducteurs
SRAM
Electriquement
programmables
PROM
Mmoires
optiques
CD / DVD
Mmoires mortes
Mmoires vives
DRAM
Mmoires
magntiques
Mmoires
holographiques
Non programmables
ROM
EPROM
EEPROM
12
En pratique les condensateurs sont les capacits parasites des grilles de transistors MOS.
120
ere
anne
lectronique Numrique
121
ere
anne
lectronique Numrique
Aprs programmation, cest dire aprs la destruction de certains fusibles ont peut obtenir
la situation reprsente sur la Figure 51.b . Une ligne de sortie vaut 1 en labsence de
diode (liaison dtruite) entre elle et la ligne dadresse slectionne. A linverse si une diode
est prsente, elle ramne le potentiel de la ligne 0. Le contenu de cette mmoire 20 bits
est le suivant :
Adresse
a1 a 0
Sorties
S 4 S 3 S 2 S1S 0
0 0 1 0 1
1 0 1 0 1
0 1 1 0 1
1 1 1 1 0
Les PROM sont plutt utilises pour des systmes fabriqus en sries restreintes ou
souvent renouveles
a)
b)
ere
anne
lectronique Numrique
les phases de dveloppement ou dans les systmes fabriqus en trs petites sries.
les
bits
A5 A4 A3 A2 A1 A0
( A5 = MSB
et
A0 = LSB ).
Ladresse
13
En lectronique les broches des composants ont souvent des noms mnmotechniques en
rapport avec leur fonction. Par convention, si le nom est surmont dune barre la fonction est active
au niveau bas. Ainsi
ere
anne
lectronique Numrique
deux autres entres de contrle. Dune part lentre CS (Chip Select) qui permet de
mettre la RAM en mode actif ou en mode veille (en mode veille la consommation
lectrique de la RAM est nettement rduite mais aucune action de lecture ou dcriture
nest possible). Dautre part lentre WE (Write Enable) qui nautorise lcriture que si elle
est au niveau bas.
I/O1 . . . . . . I/O8
Tampon entres / sorties
0
A3
A4
A5
Dcodeur 1 parmi 64
A0
A1
A2
1
2
OE
Registre 0
Registre 1
Registre 2
WE
CS
62
63
Registre 62
Registre 63
124
ere
anne
lectronique Numrique
CS
OE
Adresses
Donnes
WE
(1nm = 10
ere
anne
lectronique Numrique
a)
b)
Figure 54 a) Sur un disque CD les donnes sont crites le long dune spirale qui part du centre
vers lextrieur du disque. b) Coupe transversale dun disque CD.
b. Lecture.
Le rle principal dun lecteur de CD est de focaliser un laser le long de la spirale sur
laquelle sont graves les microcuvettes. Le faisceau laser passe travers le
polycarbonnate et se rflchi sur la couche mtallique. Selon que le laser est rflchi dans
une cuvette ou sur une partie plate, une photodiode dtecte, ou pas, le rayonnement.
Cette modulation de la rflexion permet de reconstituer le signal inscrit sur le disque
(Figure 56). En fait cest le dlai entre deux transitions conscutives qui constitue
linformation. Ce type de fonctionnement impose des contraintes trs fortes sur la fiabilit
et la prcision des parties mcaniques dun lecteur de CD.
126
ere
anne
lectronique Numrique
CD en rotation
Sortie
CD-ROM
laser
CAN
photodiode
Signal
numrique
Ampli
Signal
analogique
Figure 56 Principe de la lecture des donnes sur un disque CD. Lorsque le laser arrive sur un
creux, le rayon nest pas rflchi vers la photodiode et nest donc pas dtect (0 logique).
Un moteur qui fait tourner le disque et dont la vitesse de rotation est trs
prcisment contrle entre 200 et 500 tours/min en fonction de la partie du
disque qui est lue.
Un systme mobile comprenant, entre autre, une diode laser, une lentille et une
photodiode.
Un second moteur qui dplace le systme laser le long du disque afin que le
laser suive prcisment la spirale. Ce systme de dplacement doit avoir une
prcision de lordre du micron.
127
ere
anne
lectronique Numrique
Lenregistrement des donnes se fait laide dun laser focalis modul dans le temps
entre deux niveaux de puissance: la puissance de lecture (infrieure au mW) et la
puissance dcriture (comprise entre 6 et 12 mW selon les disques). Le colorant absorbe
la lumire et induit un chauffement local proportionnel la puissance du laser. A la
puissance dcriture le colorant est dgrad et le substrat en plastique subit une
dformation locale. Ces deux effets se traduisent par une baisse de la rflexion. La
modulation de puissance est videmment impose par le signal que lon veut crire.
Les CD-R ne sont enregistrables quune seule fois car les effets du laser sur le
colorant et le support plastique sont irrversibles. Une autre catgorie de CD a donc t
dveloppe afin de permettre leffacement des donnes inscrites.
ere
anne
lectronique Numrique
suffisamment vite pour quil se solidifie en restant dans un tat proche de ltat liquide:
ltat amorphe. Typiquement, la fusion est obtenue autour de 600 C avec une impulsion
laser de 10 mW et dune dure de 10 ns. Si le refroidissement nest pas suffisamment
rapide, les atomes peuvent se dplacer et former un difice cristallin. Cette recristallisation
se traduit par une baisse voir une disparition du contraste.
Figure 58 Image en microscopie lectronique dune marque amorphe dans une matrice
cristalline.
129
ere
anne
lectronique Numrique
Les chiffres prcdents posent un problme. Sur un DVD les microcuvettes tant deux
fois plus petites et la spirale deux fois plus longue que sur un CD, on devrait, priori,
stocker 4 fois plus dinformations. Dou vient le facteur 7 observ en pratique sur la
capacit de stockage? La rponse est, en partie, dans le codage des informations. Pour
garantir une bonne restitution, les informations sont crites dans des codes capables de
corriger les erreurs, cela entrane une augmentation importante du nombre de bits
ncessaires pour coder une information. La mthode de correction utilise sur les CD est
plutt ancienne et beaucoup moins efficace que celle des DVD pour lesquels on obtient
les mmes rsultats en utilisant moins de bits que dans les CD.
Pour conclure signalons enfin que les DVD prenregistrs peuvent contenir des
informations sur les deux faces et que chaque face peut avoir deux niveaux de donnes
(Figure 60). Pour les DVD multicouches la piste extrieure est recouverte dor (couche
semi transparente) et la piste interne daluminium. La lecture de lun ou lautre des
niveaux, se fait on focalisant le laser sur la piste dsire.
130
ere
anne
lectronique Numrique
5.7. Exercices
Exercice 1 Compteurs
1. Raliser un diviseur de frquence par 2 (autrement dit une bascule T) avec une
bascule D.
2. Raliser un compteur par 16 asynchrone avec des bascules D.
3. Comment connecter des blocs de compteurs par 16 asynchrones pour obtenir un
compteur asynchrone 12 bits ?
Exercice 2 Registres
On considre le registre dcalage 74AC11194 dont la table de vrit et le schma
logique sont donns page 117.
1. Quelles doivent tre les valeurs des entres pour avoir un fonctionnement du
registre en mode parallle - parallle ?
2. Quelles doivent tre les valeurs des entres pour avoir un fonctionnement du
registre en mode srie avec un dcalage vers la droite ?
3. Mme question pour avoir un dcalage vers la gauche.
4. Complter le chronogramme de la Figure 61 en considrant que toutes les sorties
131
QD
QC
QB
QA
lectronique Numrique
SE LEFTT
anne
SE RIGHT
ere
CLEAR
S1
S0
CLK
Figure 61
132
ere
anne
lectronique Numrique
2. L'architecture est la mme que pour le compteur par 16 asynchrone ralis avec
des bascules JK.
133
LSB
QA
QB
QC
CLK
ere
anne
lectronique Numrique
QA
QD
QB
QC
QD
CLK
QA
QB
QC
MSB
QD
CLK
Exercice 2
1. Le mode de fonctionnement parallle-parallle correspond la 3me ligne de la table
de vrit. On doit donc avoir S 1 = S 0 = 1 .
2. Le mode de fonctionnement srie avec un dcalage vers la droite est dcrit sur les
lignes 4 et 5 de la table de vrit. Lorsque S 1 = 0 et S 0 = 1 , la valeur prsente sur
l'entre serial right est recopie sur la sortie Q A au moment du front montant sur l'entre
horloge. Dans le mme temps la valeur prcdemment prsente sur Q A est dcale sur
Q B et ainsi de suite
3. Le dcalage vers la gauche est obtenu pour S 1 = 1 et S 0 = 0 . C'est maintenant la
valeur prsente sur l'entre serial left qui est transfre sur Q D .
4. Le chronogramme est reprsent sur la Figure 62. On notera en particulier l'effet de
l'entre asynchrone CLEAR qui remet toute les sorties au niveau bas.
Exercice 3
1. La mmoire est constitue de 4096 registres de 1 bit. Il faut donc 12 bits pour coder
les adresses (212 = 4096). La mmoire a donc une entre de donne et 12 entres pour
l'adresse.
2. Pour engendrer les adresses correspondant tous les registres le compteur doit
compter entre 0 et 4095. Excit par une horloge 10 MHz il lui faudra le temps
t = 4096 / 10 5 = 41ms .
134
QD
QC
QB
QA
lectronique Numrique
SE LEFT
anne
SE RIGHT
ere
CLEAR
S1
S0
CLK
Figure 62
135